

# **FractalCore**

## **Initialwerterzeugung**

### **Registerbeschreibung**

Markus Remy

4. Mai 2026

## Inhaltsverzeichnis

|          |                                                             |          |
|----------|-------------------------------------------------------------|----------|
| <b>1</b> | <b>Registerüberblick</b>                                    | <b>1</b> |
| <b>2</b> | <b>Register</b>                                             | <b>1</b> |
| 2.1      | General/Global Status and Control Register (GSCR) . . . . . | 1        |
| 2.2      | Global Interrupt Enable Register (GIER) . . . . .           | 2        |
| 2.3      | IP Interrupt Enable Register (IPIER) . . . . .              | 2        |
| 2.4      | IP Interrupt Status Register (IPISR) . . . . .              | 2        |
| 2.5      | ID Register (IDR) . . . . .                                 | 3        |
| 2.6      | Version Register (VERR) . . . . .                           | 3        |
| 2.7      | Setup Control Register (SETCR) . . . . .                    | 4        |
| 2.8      | Speed Control Register (SPECR) . . . . .                    | 5        |
| 2.9      | C Step Width Control Register (CSWCR) . . . . .             | 5        |
| 2.10     | XOR Mask RE Control Register (XMRCR) . . . . .              | 6        |
| 2.11     | XOR Mask IM Control Register (XMICR) . . . . .              | 6        |
| 2.12     | LFSR Seed RE Control Register (LSRCR) . . . . .             | 7        |
| 2.13     | LFSR Seed IM Control Register (LSICR) . . . . .             | 7        |
| 2.14     | Diamond Width Control Register (DWCR) . . . . .             | 8        |
| 2.15     | Diamond Height Control Register (DHCR) . . . . .            | 8        |
| 2.16     | Zoom Control Register (ZOMCR) . . . . .                     | 9        |

1 Registerüberblick

|      |                                            |    |    |   |   |       |
|------|--------------------------------------------|----|----|---|---|-------|
|      | 31                                         | 24 | 16 | 8 | 0 |       |
| 0x00 | General/Global Status and Control Register |    |    |   |   | GSCR  |
| 0x04 | Global Interrupt Enable Register           |    |    |   |   | GIER  |
| 0x08 | IP Interrupt Enable Register               |    |    |   |   | IPIER |
| 0x0C | IP Interrupt Status Register               |    |    |   |   | IPISR |
| 0x10 | ID Register                                |    |    |   |   | IDR   |
| 0x14 | Version Register                           |    |    |   |   | VERR  |
| 0x18 | Setup Control Register                     |    |    |   |   | SETCR |
| 0x1C | Speed Control Register                     |    |    |   |   | SPECR |
| 0x20 | C Step Width Control Register              |    |    |   |   | CSWCR |
| 0x24 | XOR Mask RE Control Register               |    |    |   |   | XMRCR |
| 0x28 | XOR Mask IM Control Register               |    |    |   |   | XMICR |
| 0x2C | LFSR Seed RE Control Register              |    |    |   |   | LSRCR |
| 0x30 | LFSR Seed IM Control Register              |    |    |   |   | LSICR |
| 0x34 | Diamond Width Control Register             |    |    |   |   | DWCR  |
| 0x38 | Diamond Height Control Register            |    |    |   |   | DHCR  |
| 0x3C | Zoom Control Register                      |    |    |   |   | ZOMCR |

2 Register

2.1 General/Global Status and Control Register (GSCR)

Address offset: 0x00

Reset value: 0x0000 0000

|          |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |
|----------|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|
| 31       | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| Reserved |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |
| 15       | 14 | 13 | 12 | 11 | 10 | 9  | 8  | 7  | 6  | 5  | 4  | 3  | 2  | 1  | 0  |
| Reserved |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |

- Bit 31:0 - Reserved Bits

2.2 Global Interrupt Enable Register (GIER)


Address offset: **0x04**  
Reset value: 0x0000 0000



- Bit 31:0 - Reserved Bits

2.3 IP Interrupt Enable Register (IPIER)


Address offset: **0x08**  
Reset value: 0x0000 0000



- Bit 31:0 - Reserved Bits

2.4 IP Interrupt Status Register (IPISR)

Address offset: **0x0C**  
Reset value: 0x0000 0000




- Bit 31:0 - Reserved Bits

2.5 ID Register (IDR)

Address offset: **0x10**

Reset value: 0x0000 FEED




- **Bit 31:0 - ID: Distinct ID**  
Dieses Register enthält die ID des IPs.

2.6 Version Register (VERR)

Address offset: **0x14**

Reset value: 0x0000 0001




- **Bit 31:0 - VER: Version**  
Dieses Register enthält die Version des IPs.

## 2.7 Setup Control Register (SETCR)

Address offset: **0x18**

Reset value: 0x0000 0000



- **Bit 31:17 - Reserved Bits**
- **Bit 16 - MME - Minimap Enable**  
(De-)Aktiviert die Minimap im Julia Modus.
- **Bit 15:9 - Reserved Bits**
- **Bit 8 - LD: Load LFSR Seeds**  
Dieses Bit liest immer 0. Schreiben des Bits auf 1 übernimmt die Seeds der beiden LFSRs (RE & IM) für den LFSR Modus.
- **Bit 7:2 - Reserved Bits**
- **Bit 1:0 - MODE: Modus**  
Auswahl des Modus entsprechend der folgenden Tabelle.

| MODE | Modus            |
|------|------------------|
| 00   | Diamond Modus    |
| 01   | LFSR Modus       |
| 1X   | Mandelbrot Modus |

Im Diamond Modus wird als C der Julia Menge eine Raute mit den in DW-CR und DHCR gesetzten Eckpunkten abgefahren.


Im LFSR Modus wird eine pseudozufällige Form abgefahren, deren Ecken durch zwei LFSR bestimmt werden. Dabei wird getrennt für RE und IM je ein Zielwert durch ein LFSR bestimmt. Ist der Wert einer Achse (RE/IM) erreicht, wird für die jeweilige Achse ein neuer Zielwert bestimmt durch shiften des LFSR. Die LFSR können durch die Register LSICR, LSRCR, XMRCR, XMICR modifiziert werden. Die LFSR schieben in Richtung MSB.

Im Mandelbrot Modus wird statisch die Mandelbrotmenge angezeigt. In diesem Modus ist die Minimap nicht verfügbar.

## 2.8 Speed Control Register (SPECR)

Address offset: **0x1C**

Reset value: 0x0000 000F




- **Bit 31:16 - Reserved Bits**
- **Bit 15:0 - SP: Animationsgeschwindigkeit**

Setzt die Geschwindigkeit der Animation in Bilder pro Animationsschritt. Die gesetzte Dauer in Bildern bleibt das angezeigte Bild statisch. Beispielsweise ändert sich das Bild bei einem gesetzten Wert von zwei nur jedes zweite Bild und verringert die Bildwiederholrate so effektiv von 60 auf 30 Hz.

## 2.9 C Step Width Control Register (CSWCR)

Address offset: **0x20**

Reset value: 0x0000 0001




- **Bit 31:17 - Reserved Bits**
- **Bit 16:0 - SW: Step Width**

Faktor für den zurückgelegter Abstand pro Animationsschritt.

## 2.10 XOR Mask RE Control Register (XMRCR)

Address offset: **0x24**

Reset value: 0x0000 0001




- **Bit 31:16 - Reserved Bits**
- **Bit 15:0 - XR: XOR RE**  
 Maske der XOR für das LFSR des RE Animationsziels. (1: XOR, 0: kein XOR)

## 2.11 XOR Mask IM Control Register (XMICR)

Address offset: **0x28**

Reset value: 0x0000 0001




- **Bit 31:16 - Reserved Bits**
- **Bit 15:0 - XI: XOR IM**  
 Maske der XOR für das LFSR des IM Animationsziels. (1: XOR, 0: kein XOR)

## 2.12 LFSR Seed RE Control Register (LSRCR)

Address offset: **0x2C**

Reset value: 0x0000 0001



- **Bit 31:18 - Reserved Bits**


- **Bit 17:0 - SR: LFSR Seed RE**

Dieses Register enthält den Seed für das LFSR des RE C Wertes im LFSR Julia Modus. Der Wert wird übernommen, sobald das LD Bit im SETCR Register gesetzt wird.

## 2.13 LFSR Seed IM Control Register (LSICR)

Address offset: **0x30**

Reset value: 0x0000 0001



- **Bit 31:18 - Reserved Bits**


- **Bit 17:0 - SI: LFSR Seed IM**

Dieses Register enthält den Seed für das LFSR des IM C Wertes im LFSR Julia Modus. Der Wert wird übernommen, sobald das LD Bit im SETCR Register gesetzt wird.

## 2.14 Diamond Width Control Register (DWCR)

Address offset: **0x34**

Reset value: 0x0000 00FF




- **Bit 31:17 - Reserved Bits**
- **Bit 16:0 - DW: Diamond Width**  
Faktor für die Breite der Raute im Diamond Mode.
- (RE Anteil)

## 2.15 Diamond Height Control Register (DHCR)

Address offset: **0x38**

Reset value: 0x0000 00FF




- **Bit 31:17 - Reserved Bits**
- **Bit 16:0 - DH: Diamond Height**  
Faktor für die Höhe der Raute im Diamond Mode.
- (IM Anteil)

2.16 Zoom Control Register (ZOMCR)

Address offset: **0x3C**

Reset value: 0x0000 0001



- **Bit 31:8 - Reserved Bits**
- **Bit 7:0 - DS: Distance**  
Faktor für den Koordinatenabstand zwischen zwei Pixeln.