

Projekt: FractalCore

Projektname

FractalCore

Mitwirkende

Markus Remy, Thomas Schiergl

Projektbeschreibung

FractalCore ist eine hardwarebeschleunigte Visualisierung von der Julia- und Mandelbrot Menge. Ein FPGA gibt dabei über eine VGA Schnittstelle eine Animation der Julia Menge oder wahlweise die Mandelbrot Menge aus.

Es kann zur Laufzeit über eine serielle Schnittstelle konfiguriert werden.

Features/Plan

1. Steuerung der internen Abläufe über einen MicroBlaze SoftCore Prozessor ($\sum 16h$)
 1. MicroBlaze instanziiieren (1h)
 2. Treibersteuerung der internen Komponenten (10h)
 3. Steuerungssoftware (5h)
2. Serielle Schnittstelle um den FractalCore zur Laufzeit zu konfigurieren ($\sum 18h$)
 1. UART IP instanziiieren (0.5h)
 2. IP an MicroBlaze anbinden (0.5h)
 3. Menüführung (5h)
 4. Eingabeverarbeitung (10h)
 5. Fehlerbehandlung (2h)
3. Komponente zur Erzeugung der benötigten Initialwerte für die Berechnungen ($\sum 52h$)
 1. Bildschirmkoordinaten auf komplexe Zahlen abbilden (12h)
 2. Animationssteuerung ($\sum 40h$)
 1. Implementierung ($\sum 30h$)
 1. AXIL Wrapper (10h)
 2. Animationssteuerung (20h)
 2. Testbenches ($\sum 10h$)
 1. AXIL (5h)
 2. Implementierung (5h)
4. Parallele Cores zur Berechnung der Mandelbrot/Julia Folge ($\sum 65h$)
 1. Verteilung der Initialwerte (z_0, c) auf parallele Recheneinheiten (10h)
 2. Optimierte, festkommabasierte Berechnung von $z_{n+1} = z_n^2 + c$ ($\sum 50h$)
 1. Implementierung (20h)
 2. Optimierung (25h)
 3. Testbench (5h)
 3. Ergebnismeldung: divergent/konvergent (5h)
5. Arbitrierung der Ergebnisse (20h)

6. Modul zur Farbcodierung der einzelnen Ergebnisse ($\Sigma 15h$)

1. Farbmapping Ergebnis $\leftrightarrow$ Pixel (8h)
2. Farbschemata (7h)

7. VGA Modul zur Anzeige der Ergebnisse ($\Sigma 70h$)

1. Framebuffer ($\Sigma 35h$)
 1. Schreib-/Lesezugriff (15h)
 2. Synchronisierung der Zugriffe (20h)
2. VGA ($\Sigma 40h$)
 1. Pixelclockanbindung (5h)
 2. Framebufferanbindung (10h)
 3. Bildformaterzeugung (20h)

8. Systementwurf und Schnittstellendefinition (15h)

9. Systemintegration (20h)

10. Clock Domains Crossing (20h)

Für eine bessere Übersichtlichkeit ist auf der folgenden Seite ein erster Entwurf einer möglichen Systemarchitektur als Komponentendiagramm abgebildet.

