

大规模并行处理器编程-实践方法

杨丰

目录

0.1	如何使用这本书	10
0.2	两阶段方法	10
0.3	将它们结合在一起: 最终项目	12
0.4	设计文档	13
0.5	项目报告及座谈会	13
0.6	班级竞赛	13
0.7	课程资源	14
1	介绍	17
1.1	异构并行计算	18
1.2	为什么要提高速度或并行性?	22
1.3	加速实际的应用	24
1.4	并行编程中的挑战	25
1.5	相关并行编程接口	26
1.6	总体目标	28
1.7	本书的组织	29
2	异构数据并行计算	33
2.1	数据并行	33
2.2	CUDA C 程序结构	34
2.3	向量加法核函数	36
2.4	设备全局内存和数据传输	37
2.5	核函数与线程	40
2.6	调用核函数	44

目录	2
2.7 编译	45
2.8 总结	45
2.8.1 函数声明	45
2.8.2 核函数调用和网格启动	46
2.8.3 内置变量	46
2.8.4 运行时应用程序编程接口	46
3 多维网格和数据	47
3.1 多维网格的组织	47
3.2 将线程映射到多维数据	49
3.3 图像模糊：一个更复杂的核函数	53
3.4 矩阵乘法	55
3.5 总结	58
4 计算架构和调度	59
4.1 现代 GPU 架构	59
4.2 Block 调度	60
4.3 同步和透明的规模化	60
4.4 线程束和 SIMD 硬件	62
4.5 控制发散	64
4.6 线程束调度和延迟容忍	66
4.7 资源划分和占用	67
4.8 查询设备属性	69
4.9 总结	71
5 内存架构和数据局部性	73
5.1 内存访问效率的重要性	73
5.2 CUDA 内存类型	74
5.3 平铺以减少内存流量	79
5.4 平铺矩阵乘法内核	81
5.5 边界检查	84
5.6 内存使用对占用的影响	86
5.7 总结	88

6	性能考量	90
6.1	内存合并	90
6.2	隐藏内存延迟	95
6.3	线程粗化	98
6.4	优化清单	100
6.5	了解计算的瓶颈	103
6.6	总结	103
7	卷积：常量内存和缓存简介	105
7.1	背景	105
8	模板 Stencil	106
8.1	背景	106
9	并行直方图：原子操作和私有化简介	107
9.1	背景	107
9.2	原子操作和基础直方图核函数	109
9.3	原子操作的延迟和吞吐量	111
10	归约：减少分支	113
10.1	背景	113
11	前缀和（扫描）：并行算法工作效率介绍	114
11.1	背景	114
12	有序合并：动态输入数据识别介绍	115
12.1	背景	115
13	排序	116
13.1	背景	116
14	稀疏矩阵计算	117
14.1	背景	117
15	图遍历	118
15.1	背景	118

目录	4
16 深度学习	119
16.1 背景	119
17 迭代磁共振成像重建	120
17.1 背景	120
18 静电势图	121
18.1 背景	121
18.2 核函数设计中的分散与聚集	122
19 并行编程和计算思维	125
19.1 并行编程的目标	125
19.2 算法选择	127
19.3 问题分解	130
19.4 计算思维	133
19.5 总结	135
20 异构计算集群编程: CUDA stream 简介	136
20.1 背景	136
20.2 一个运行的例子	137
20.3 总结	137
21 CUDA 动态并行	138
21.1 背景	138
21.2 动态并行概述	139
21.3 总结	139
22 高级实践与未来演进	140
22.1 主机/设备交互模型	140
22.1.1 零拷贝内存和统一虚拟地址空间	141
22.1.2 大型虚拟和物理地址空间	142
22.1.3 统一内存	143
22.1.4 虚拟地址空间控制	145
22.2 核函数执行控制	145
22.2.1 核函数内的函数调用	145

22.2.2	核函数中的异常处理	146
22.2.3	多个网格同时执行	147
22.2.4	硬件队列和动态并行性	147
22.2.5	可中断网格	147
22.2.6	合作核函数	148
22.3	内存带宽和计算吞吐量	148
22.3.1	双精度速度	148
22.3.2	更高的控制流效率	149
22.3.3	可配置的缓存和暂存器	149
22.3.4	增强的原子操作	149
22.3.5	增强的全局内存访问	150
22.4	编程环境	150
22.4.1	统一设备内存空间	150
22.4.2	通过关键路径分析进行分析	151
22.5	未来展望	152
23	结论与展望	153
23.1	重新审视目标	153
23.2	未来展望	154
A	数值考量	156
A.1	浮点数表示	156

推荐序

Wen-mei 和 David 的《大规模并行处理器编程》(第四版)由两位杰出的计算机科学家和 GPU 计算先驱撰写,作者为 Wen-mei W. Hwu、David B. Kirk 和 Izzat El Hajj,继续为该领域做出了宝贵贡献。创建新的计算模型。

GPU 计算已成为现代科学的重要工具。本书将教您如何使用该设备,并为您提供解决最具挑战性问题的超强工具。GPU 计算将成为一台让您看到未来的时间机器,一艘带您前往触手可及的新世界的宇宙飞船。

解决世界上许多最具影响力的问题都需要计算性能。从计算机历史的开始,架构师就寻求并行计算技术来提高性能。一百倍的提升相当于依赖顺序处理的 CPU 进步了十年。尽管并行计算有巨大的好处,但创建一个用户、开发者、供应商和分销商良性循环的新计算模型一直是一个令人畏惧的先有鸡还是先有蛋的问题。

近三十年后,NVIDIA GPU 计算已经普及,数百万开发人员已经学习了并行编程,其中许多是从本书的早期版本中学习的。

GPU 计算正在影响科学和工业的各个领域,甚至计算机科学本身。GPU 的处理速度使深度学习模型能够从数据中学习并执行智能任务,掀起了从自动驾驶车辆、机器人到合成生物学的发明浪潮。人工智能时代正在到来。

人工智能甚至正在学习物理学,并开启了以比以往快一百万倍的速度模拟地球气候的可能性。NVIDIA 正在构建一款名为 Earth-2 的 GPU 超级计算机(地球的数字孪生),并与世界科学界合作,预测当今的行为对数十年后气候的影响。

一位生命科学研究人员曾经对我说:“因为有了你的 GPU,我可以在有生之年完成我一生的工作。”因此,无论您是在推进人工智能还是在进行突破性科学,我希望 GPU 计算能够帮助您完成您一生的工作。

黄仁勋

前言

我们很自豪地向您介绍第四版《大规模并行处理器编程：实践方法》。

结合了多核 CPU 和多线程 GPU 的大众市场计算系统为笔记本电脑带来了万亿级计算，为集群带来了百亿亿级计算。有了这样的计算能力，我们正处于科学、工程、医学和商业学科中广泛使用计算实验的黎明。我们还见证了 GPU 计算在金融、电子商务、石油和天然气以及制造等关键行业垂直市场中的广泛采用。这些学科的突破将通过使用规模、准确性、安全性、可控性和可观察性达到前所未有的水平的计算实验来实现。本书为这一愿景提供了一个关键要素：向数百万研究生和本科生教授并行编程，以便计算思维和并行编程技能将像微积分技能一样普及。

本书的主要目标读者包括所有科学和工程学科的研究生和本科生，这些学科需要计算思维和并行编程技能才能取得突破。本书还被需要更新并行计算技能并跟上不断增长的技术发展速度的行业专业开发人员成功使用。这些专业开发人员的工作领域包括机器学习、网络安全、自动驾驶汽车、计算金融、数据分析、认知计算、机械工程、土木工程、电气工程、生物工程、物理、化学、天文学和地理学，他们使用计算来推进他们的领域。因此，这些开发人员既是各自领域的专家，又是程序员。本书采用通过建立对技术的直观理解来教授并行编程的方法。我们假设读者至少有一些基本的 C 编程经验。我们使用 CUDA C，这是 NVIDIA GPU 支持的并行编程环境。消费者和专业人士手中有超过 10 亿个这样的处理器，超过 40 万程序员正在积极使用 CUDA。作为学习体验的一部分，您将开发的应用程序将可由非常大的用户社区运行。

自 2016 年第三版出版以来，我们收到了读者和讲师的大量评论。他们中的许多人告诉我们他们看重的现有功能。其他人给了我们一些关于如何扩展这本书的内容以使其更有价值的想法。此外，自 2016 年以来，异构并行计算的硬件和软件都取得了巨大的进步。在硬件领域，自第三版以来又推出了三代 GPU 计算架构，即 Volta、Turing 和 Ampere。在软件领域，CUDA 9 到 CUDA 11 允许程序员访问新的硬件和系统功能。新的算法也已被开发出来。因此，我们添加了四个新章节并重写了大量现有章节。

新增的四个章节包括一个新的基础章节，即第 4 章（计算架构和调度），以及三个新的并行模式和应用章节：第 8 章（模板）、第 10 章（约化和最小化分支）和第 13 章（排序）。我们添加这些章节的动机如下：

- 第 4 章（计算架构和调度）：在上一版本中，有关架构和调度注意事项的讨论分散在多个章节中。在本版中，第 4 章将这些讨论整合为一个重点章节，为对此主题特别感兴趣的读者提供集中参考。
- 第 8 章（模板）：在上一版本中，鉴于两种模式之间的相似性，在卷积章节中简要提到了模板模式。在这个版本中，第 8 章对模板模式进行了更彻底的处理，强调了计算背后的数学背景以及使其不同于卷积的方面，从而实现了额外的优化。本章还提供了处理三维网格和数据的示例。
- 第 10 章（约化和最小化分支）：在上一版本中，在性能注意事项章节中简要介绍了约化模式。在本版本中，第 10 章更完整地介绍了约化模式，并采用增量方法应用优化，并对相关性能权衡进行了更彻底的分析。
- 第 13 章（排序）：在上一版本中，在有关合并模式的章节中简要提到了合并排序。在本版本中，第 13 章将基数排序介绍为一种非比较排序算法，该算法非常适合 GPU 并行化，并遵循增量方法来优化它并分析性能权衡。本章还讨论了合并排序。

除新增章节外，所有章节均进行了修订，部分章节进行了大幅重写。这些章节包括以下内容：

- 第 6 章（性能注意事项）：本章之前的一些架构注意事项已移至新的第 4 章，并且约化示例移至新的第 10 章。取而代之的是，本章被重写以提供更全面的说明。处理线程粒度注意事项，更值得注意的是，提供常见性能优化策略和每个策略解决的性能瓶颈的清单。当我们优化代码以实现各种并行模式和应用程序时，在教科书的其余部分中都会引用此清单。目标是强化系统性和增量式方法来优化并程序的性能。
- 第 7 章（卷积）：在上一版本中，有关卷积模式的章节使用一维卷积作为运行示例，最后简要处理了二维卷积。在这个版本中，本章被重写，从一开始就更多地关注二维卷积。这一变化使我们能够解决高维平铺的复杂性和复杂性，并为读者在第 16 章中学习卷积神经网络提供更好的背景知识。
- 第 9 章（并行直方图）：在上一版本中，有关直方图模式的章节从一开始就应用了线程粗化优化，并将私有化优化与共享内存的使用相结合。

在本版本中，本章被重写，以遵循更加渐进的性能优化方法。现在提出的初始实现不应用线程粗化。私有化和私有容器的共享内存的使用被区分为两个单独的优化，前者旨在减少原子争用，后者旨在减少访问延迟。线程粗化是在私有化之后应用的，因为粗化的一个主要好处是减少提交给公共副本的私有副本的数量。本章的新组织与全书遵循的系统和增量性能优化方法更加一致。我们还将这一章移到了有关约化和扫描模式的章节之前，以便更快地介绍原子操作，因为它们用于多块约化和单遍扫描内核。

- 第 14 章（稀疏矩阵计算）：在本版本中，本章被重写，以遵循更系统的方法来分析不同稀疏矩阵存储格式之间的权衡。本章开头介绍了设计不同稀疏矩阵存储格式时需要考虑的一系列注意事项。然后在整个章节中使用这个设计考虑因素列表来系统地分析不同格式之间的权衡。
- 第 15 章（图遍历）：在上一版本中，图遍历的章节重点介绍了特定的 BFS 并行化策略。在本版本中，本章进行了显着扩展，涵盖了一组更全面的替代并行化策略，并分析了它们之间的权衡。除了原始实现（即基于顶点中心推、基于边界的实现）之外，这些策略还包括基于顶点中心推、基于顶点中心拉、以边为中心和线性代数实现。这些替代方案的分类并非 BFS 所独有，而是普遍适用于并行图算法。
- 第 16 章（深度学习）：在本版本中，本章被重写，为理解现代神经网络提供全面而直观的理论背景。背景知识使读者更容易全面理解神经网络的计算组件，例如全连接层、激活层和卷积层。它还消除了理解训练卷积神经网络的核函数的一些常见障碍。
- 第 19 章（并行编程和计算思维）：在上一版中，本章讨论了算法选择和问题分解，同时从迭代 MRI 重建和静电势图章节中汲取了示例。在本版本中，该章进行了修订，以从更多章节中汲取示例，作为第一部分和第二部分的结束章。特别扩展了问题分解的讨论，介绍了以输出为中心的分解和以输入为中心的分解的概括，并使用许多例子讨论了它们之间的权衡。
- 第 21 章（CUDA 动态并行）：在上一版本中，本章介绍了与动态并行上下文中不同编程结构和 API 调用的语义相关的许多编程细节。在这个版本中，本章的重点更多地转向应用示例，更简要地讨论其他编程细节，同时向感兴趣的读者介绍 CUDA 编程指南。

在进行所有这些改进的同时，我们试图保留那些似乎对这本书的受欢迎程度贡献最大的功能。首先，我们的解释尽可能直观。虽然很容易将一些概念形式化，特别是当我们涵盖基本并行算法时，但我们努力保持所有解释直观且实用。其次，我们尽可能使本书简洁。尽管不断添加新材料很诱人，但我们希望最大限度地减少读者学习所有关键概念所需阅读的页数。我们通过将前一章有关数值考虑的内容移至附录来实现这一目标。虽然数值考虑是并行计算的一个极其重要的方面，但我们发现本章中的大量内容对于具有计算机科学或计算科学背景的读者来说已经很熟悉了。出于这个原因，我们更愿意花更多的空间来涵盖其他并行模式。

除了自上一版以来添加新章节和大幅重写其他章节之外，我们还将本书分为四个主要部分。该组织如图 P.1 所示。第一部分介绍并行编程、GPU 架构以及性能分析和优化背后的基本概念。第二部分通过介绍六种常见的计算模式并展示如何并行化和优化它们来应用这些概念。每个并行模式还引入了新的编程功能或技术。第三部分介绍了其他高级模式和应用程序，并继续应用第二部分中实践的优化。然而，它更强调探索问题分解的替代形式以并行化计算，并分析不同分解及其相关数据结构之间的权衡。最后，第四部分向读者展示了高级实践和编程功能。

0.1 如何使用这本书

我们希望通过本书提供一些教学课程的经验。自 2006 年以来，我们教授多种类型的课程：一学期课程和一周强化课程。最初的 ECE498AL 课程已成为伊利诺伊大学香槟分校的永久课程，称为 ECE408 或 CS483。当我们第二次提供 ECE498AL 时，我们开始编写本书的一些早期章节。前四章也在 Nicolas Pinto 于 2009 年春天教授的麻省理工学院课程中进行了测试。从那时起，我们将这本书用于 ECE408 的众多课程以及 Coursera 异构并行编程课程以及 VSCSE 和 PUMPS 暑期学校。

0.2 两阶段方法

书中的大部分章节都设计为每节大约 75 分钟的讲座。可能需要两节 75 分钟的讲座才能完全讲完的章节是第 11 章（前缀和（扫描））、第 14 章（稀疏矩阵计算）和第 15 章（图遍历）。在 ECE408 中，讲座、编程作业和期末项目是同步进行的，并分为两个阶段。




FIGURE P.1

Organization of the book.

在第一阶段，即本书的第一部分和第二部分，学生学习基础知识和基本模式，并练习通过指导性编程作业所学到的技能。此阶段由 12 章组成，通常需要大约 7 周的时间。每周，学生都会完成与该周讲座相对应的编程作业。例如，第一周，基于第 2 章的讲座专门讲授基本的 CUDA 内存/线程模型、CUDA 对 C 语言的扩展以及基本的编程工具。讲座结束后，学生可以在几个小时内编写简单的向量加法代码。

接下来的两周包括基于第 3 章到第 6 章的一系列四堂讲座，让学生对 CUDA 内存模型、CUDA 线程执行模型、GPU 硬件性能特征和现代计算机系统架构有概念性的理解。在这两周内，学生们研究矩阵-矩阵乘法的不同实现，他们会看到在此期间其实现的性能如何显著提高。在剩下的四个星期中，讲座涵盖了基于第 7 章到第 12 章开发高性能并行应用程序所需的常见数据并行编程模式。在这几周中，学生完成有关卷积、直方图、约简和前缀和的作业。在第一阶段结束时，学生应该对并行编程非常熟悉，并且应该准备好以更少的操作来实现更高级的代码。

在第二阶段（由第三部分和第四部分组成）中，学生在完成涉及加速高级模式或应用程序的最终项目时学习高级模式 and 应用程序。他们还学习了在完成项目时可能会发现有用的高级实践。尽管我们通常不会在此阶段分配每周的编程作业，但该项目通常有一个每周里程碑来帮助学生调整自己的节奏。根据课程的持续时间和形式，教师可能无法涵盖此阶段的所有章节，可能需要跳过一些章节。教师还可以选择用客座讲座、论文讨论会或支持最终项目的讲座来代替一些讲座。因此，图 P.1 使用箭头来指示章节之间的依赖关系，以帮助教师选择可以跳过或重新排序的章节，以根据其特定上下文定制课程。

0.3 将它们结合在一起：最终项目

虽然本书的讲座、实验和章节有助于为学生奠定知识基础，但将学习经验整合在一起的是最终项目。最终项目对于整个学期的课程非常重要，因此它在课程中占据显着位置，需要近两个月的时间来重点关注。它包含五个创新方面：指导、研讨会、临床、最终报告和研讨会。虽然有关最终项目的大部分信息都可以在伊利诺伊州 NVIDIA GPU 教学套件中找到，但我们仍想提供这些方面设计背后的推理。

鼓励学生将他们的最终项目基于代表研究界当前挑战的问题。为了推动这一过程，教师应该招募几个计算科学研究小组来提出问题并担任导师。

导师被要求提供一份一到两页的项目规格表，简要描述申请的重要性、导师希望与学生团队一起完成申请的目标、技术技能（特定类型的数学、物理）和化学课程），这是理解和使用应用程序所需的，以及学生可以利用的网络和传统资源列表，以获取技术背景、一般信息和构建块，以及特定实现的特定 URL 或 FTP 路径和编码示例。这些项目规格表还为学生提供了在其职业生涯后期定义自己的研究项目的学习经验。伊利诺伊州-NVIDIA GPU 教学套件中提供了几个示例。

0.4 设计文档

一旦学生决定了一个项目并组建了一个团队，他们就需要提交该项目的设计文件。这有助于他们在投入项目之前仔细考虑项目步骤。进行此类规划的能力对于他们以后的职业成功非常重要。设计文件应讨论项目的背景和动机、应用程序级目标和潜在影响、最终应用程序的主要特征、设计概述、实施计划、性能目标、验证计划和验收测试，以及项目进度表。

0.5 项目报告及座谈会

学生需要提交一份关于其团队主要发现的项目报告。我们还建议举办全天的班级研讨会。在研讨会期间，学生使用与团队规模成比例的演示时段。在演示过程中，学生们为了全班同学的利益而突出了他们的项目报告中最好的部分。演讲占学生成绩的很大一部分。每个学生必须单独回答针对该学生的问题，因此可以为同一团队中的个人分配不同的成绩。研讨会为学生提供了一个学习如何进行简洁演示的机会，以激励他们的同伴阅读全文。

0.6 班级竞赛

2016 年 ECE408 的招生规模远远超过了最终项目进程所能容纳的水平。结果，我们从期末项目变成了班级竞赛。在学期中期，我们宣布了一个竞赛挑战问题。我们用一个讲座来解释比赛挑战问题以及用于对团队进行排名的规则。所有学生提交的内容都会自动评分和排名。每个团队的最终排名取决于其并行代码的执行时间、正确性和清晰度。学生在学期结束时演示他们的解决方案并提交最终报告。当班级规模导致最终项目不可行时，这种妥协保留了最终项目的一些好处。

0.7 课程资源

伊利诺伊州-NVIDIA GPU 教学套件是一个公开资源，其中包含讲座幻灯片和录音、实验作业、最终项目指南以及为在课堂上使用本书的教师提供的示例项目规范。此外，我们正在公开基于本书的伊利诺伊州本科生和研究生课程。虽然本书为这些课程提供了知识内容，但附加材料对于实现总体教育目标至关重要。

最后，我们鼓励您提交反馈。如果您有任何改进本书的想法，我们希望收到您的来信。我们想知道如何改进在线补充材料。当然，我们也想知道您喜欢这本书的哪些方面。我们期待您的回音。

致谢

有很多人为第四版做出了特殊贡献。我们首先要感谢各章节的合著者。他们的名字列在他们做出特殊贡献的章节中。他们的专业知识对这个新版本的技术内容产生了巨大的影响。如果没有这些人的专业知识和贡献，我们就无法以我们希望向读者提供的洞察力来涵盖这些主题。

我们要特别感谢 CUDA 之父 Ian Buck 和 Tesla GPU 计算架构的首席架构师 John Nickolls。他们的团队为本课程构建了出色的基础设施。NVIDIA 的许多工程师和研究人员也为 CUDA 的快速发展做出了贡献，CUDA 支持高级并行模式的高效实现。当我们制作第二版时，约翰去世了。我们非常想念他。

自第三版以来，我们的外部审稿人花费了大量宝贵的时间为我们提供富有洞察力的反馈：Sonia Lopez Alarcon（罗彻斯特理工学院）、Bedrich Benes（普渡大学）、Bryan Chin（加州大学圣地亚哥分校）、Samuel Cho（维克森林大学）、Kevin Farrell（爱尔兰都柏林布兰查兹敦理工学院）、Lahouari Ghouti（沙特阿拉伯法赫德国王石油矿产大学）、Marisa Gil（西班牙巴塞罗那加泰罗尼亚理工大学）、Karen L. Karavanic（波特兰州立大学）、Steve Lumetta（伊利诺伊大学厄巴纳-香槟分校）、Dejan Milojici（惠普实验室）、Pinar Muyan-Ozcelik（加州州立大学萨克拉门托分校）、Greg Peterson（田纳西大学诺克斯维尔分校）、Jose´L. Sa´nchez（卡斯蒂利亚拉曼恰大学）、Janche Sang（克利夫兰州立大学）和 Jan Verschelde（伊利诺伊大学芝加哥分校）。他们的评论帮助我们显着提高了本书的内容和可读性。

Steve Merken、Kiruthika Govindaraju、Naomi Robertson 以及他们在爱思唯尔的员工为这个项目孜孜不倦地工作。

我们要特别感谢黄仁勋为开发这门课程提供了大量的财力和人力资源，为本书奠定了基础。

我们要感谢迪克·布拉胡特 (Dick Blahut)，他向我们提出了启动该项目的挑战。Beth Katsinas 安排了 Dick Blahut 与 NVIDIA 副总裁 Dan Vivoli 的会面。通过那次聚会，Blahut 被介绍给 David，并挑战 David 来伊利诺伊州，与 Wen-mei 一起创建原创的 ECE498AL 课程。

我们要特别感谢我们的同事 Kurt Akeley、Al Aho、Arvind、Dick Blahut、Randy Bryant、Bob Colwell、Bill Dally、Ed Davidson、Mike Flynn、Michael Garland、John Hennessy、Pat Hanrahan、Nick Holonyak、Dick Karp、Kurt Keutzer、Chris Lamb、Dave Liu、David Luebke、Dave Kuck、Nacho Navarro、

Sanjay Patel、Yale Patt、David Patterson、Bob Rao、Burton Smith、Jim Smith 和 Mateo Valero 花时间与我们分享了他们的见解这些年来。

所有为这门课程和本书做出贡献的伟大人士的慷慨和热情让我们深感谦卑。

1 介绍

自从计算出现以来，许多高价值应用程序都需要比计算设备所能提供的更高的执行速度和资源。早期应用依靠处理器速度、内存速度和内存容量的进步来增强应用级能力，如天气预报的及时性、工程结构分析的准确性、计算机生成图形的真实性、航班预订数量等每秒处理的资金转账数量。最近，深度学习等新应用程序需要比最好的计算设备所能提供的更多的执行速度和资源。这些应用需求在过去五年中推动了计算设备功能的快速进步，并且在可预见的未来将继续如此。

基于单个中央处理单元 (CPU) 的微处理器似乎按顺序步骤执行指令，例如 Intel 和 AMD 的 x86 处理器中的微处理器，配备快速增加的时钟频率和硬件资源，推动了 20 世纪 80 年代和 90 年代的计算机应用性能的快速提高和成本的降低。在二十年的发展过程中，这些单 CPU 微处理器为桌面带来了 GFLOPS，即每秒千兆 (10⁹) 次浮点运算，为数据中心带来了 TFLOPS，即每秒万亿 (10¹²) 次浮点运算。这种对性能改进的不懈追求使得应用软件能够提供更多功能、拥有更好的用户界面并生成更有用的结果。反过来，一旦用户习惯了这些改进，他们就会要求更多的改进，从而为计算机行业创造一个积极（良性）的循环。

然而，自 2003 年以来，由于能源消耗和散热问题，这种正向驱动的速度已经放缓。这些问题限制了时钟频率的增加以及单个 CPU 内每个时钟周期内可以执行的生产活动，同时保持了按顺序步骤执行指令的外观。从那时起，几乎所有微处理器供应商都转向了在每个芯片中使用多个物理 CPU（称为处理器内核）的模型，以提高处理能力。在这个模型中，传统的 CPU 可以被视为单核 CPU。为了受益于多个处理器内核，用户必须拥有多个指令序列，无论是来自相同应用程序还是不同应用程序，都可以在这些处理器内核上同时执行。对于要从多个处理器核心中受益的特定应用程序，其工作必须分为可以在这些处理器核心上同时执行的多个指令序列。从单 CPU 按顺序执行指令到多核并行执行多个指令序列的转变对软件开发人员社区产生了巨大影响。

传统上，绝大多数软件应用程序都是作为顺序程序编写的，由处理器执行，这些处理器的设计是冯·诺依曼在 1945 年的开创性报告中设想的（冯·诺依曼等人，1972 年）。人们可以将这些程序的执行理解为基于程序计数器（在文献中也称为指令指针）的概念按顺序单步执行代码。程序计数器包含处理器将执行的下一条指令的内存地址。由应用程序的这种顺序、逐步执行

产生的指令执行活动序列在文献中被称为执行线程，或简称为线程。线程的概念非常重要，因此本书的其余部分将对其进行更正式的定义和广泛的使用。

从历史上看，大多数软件开发人员依赖硬件的进步，例如提高时钟速度和在后台执行多条指令，来提高顺序应用程序的速度；随着每一代新处理器的推出，相同的软件运行得更快。计算机用户也越来越期望这些程序在每一代新一代微处理器上运行得更快。这种期望十多年来一直不成立。顺序程序将仅在一个处理器内核上运行，一代又一代不会变得明显更快。如果没有性能改进，随着新微处理器的推出，应用程序开发人员将无法再在其软件中引入新的特性和功能；这减少了整个计算机行业的增长机会。

相反，每一代新一代微处理器将继续享受显着性能改进的应用软件将是并程序，其中多个执行线程协作以更快地完成工作。并程序相对于顺序程序的这种新的、显着提升的优势被称为并发革命（Sutter 和 Larus, 2005）。并行编程的实践绝不是新鲜事。几十年来，高性能计算 (HPC) 社区一直在开发并程序。这些并程序通常在昂贵的大型计算机上运行。只有少数精英应用程序可以证明使用这些计算机是合理的，从而将并行编程的实践限制在少数应用程序开发人员中。现在所有新的微处理器都是并行计算机，需要开发为并程序的应用程序数量急剧增加。现在软件开发人员非常需要学习并行编程，这也是本书的重点。

1.1 异构并行计算

自 2003 年以来，半导体行业已经确定了微处理器设计的两条主要轨迹（Hwu 等人，2008 年）。多核轨迹旨在在进入多核的同时保持顺序程序的执行速度。多核始于两核处理器，并且核心数量随着每一代半导体工艺的发展而增加。最近的一个例子是最新的 Intel 多核服务器微处理器，具有多达 24 个处理器核心，每个处理器核心都是无序、多指令发布处理器，实现完整的 x86 指令集，支持具有两个硬件线程的超线程，旨在最大限度地提高性能。顺序程序的执行速度。另一个例子是最新的 ARM Ampere 多核服务器处理器，具有 128 个处理器内核。

相比之下，多线程轨迹更关注并行应用程序的执行吞吐量。多线程轨迹始于大量线程，并且线程数量再次随着每一代的增加而增加。最近的一个例子是 NVIDIA Tesla A100 图形处理单元 (GPU)，它具有数十万个线程，在大量简单、有序的管道中执行。自 2003 年以来，多线程处理器，尤其是 GPU，

一直在浮点性能竞赛中处于领先地位。截至 2021 年，A100 GPU 的峰值浮点吞吐量为 64 位双精度 9.7 TFLOPS，32 位单精度 156 TFLOPS，16 位半精度为 312 TFLOPS。相比之下，最新的英特尔 24 核处理器的双精度峰值浮点吞吐量为 0.33 TFLOPS，单精度为 0.66 TFLOPS。过去几年，多线程 GPU 和多核 CPU 之间的峰值浮点计算吞吐量之比一直在增加。这些不一定是应用程序速度；它们只是这些芯片中执行资源可以支持的原始速度。

多核和多线程之间的峰值性能之间如此巨大的差距已经形成了显着的“电势”积累，在某些时候，必须做出一些让步。我们已经达到了这一点。迄今为止，这种巨大的峰值性能差距已经促使许多应用程序开发人员将其软件的计算密集型部分转移到 GPU 上执行。也许更重要的是，并行执行性能的大幅提升使得革命性的新应用成为可能，例如本质上由计算密集型部分组成的深度学习。毫不奇怪，这些计算密集型部分也是并行编程的主要目标：当有更多工作要做时，就有更多机会在协作的并行工作线程（即线程）之间分配工作。

有人可能会问，为什么多线程 GPU 和多核 CPU 之间的峰值性能差距如此之大。答案在于两种类型处理器之间基本设计理念的差异，如图 1.1 所示。如图 1.1A 所示，CPU 的设计针对顺序代码性能进行了优化。算术单元和操作数数据传送逻辑的设计旨在最大限度地减少算术运算的有效延迟，但代价是增加芯片面积和每单元功耗的使用。大型末级片上高速缓存旨在捕获频繁访问的数据，并将一些长延迟内存访问转换为短延迟高速缓存访问。复杂的分支预测逻辑和执行控制逻辑用于减轻条件分支指令的延迟。通过减少操作的延迟，CPU 硬件减少了每个单独线程的执行延迟。然而，低延迟算术单元、复杂的操作数传送逻辑、大型高速缓冲存储器和控制逻辑消耗了芯片面积和功率，否则这些芯片面积和功率可用于提供更多算术执行单元和存储器访问通道。这种设计方法通常称为面向延迟的设计。

另一方面，GPU 的设计理念是由快速发展的视频游戏行业塑造的，该行业对高级执行大量浮点计算和每个视频帧内存访问的能力产生了巨大的经济压力。游戏。这种需求促使 GPU 供应商寻找方法来最大化专用于浮点计算和内存访问吞吐量的芯片面积和功率预算。

在图形应用程序中，每秒执行大量浮点计算以完成视点变换和对象渲染等任务是非常直观的。此外，每秒执行大量内存访问的需求同样重要，甚至可能更重要。许多图形应用程序的速度受到数据从内存系统传送到处理器的速率的限制，反之亦然。GPU 必须能够将大量数据移入和移出其 DRAM

(动态随机存取存储器) 中的图形帧缓冲区, 因为这种移动可以使视频显示丰富并满足游戏玩家的需求。游戏应用程序普遍接受的宽松内存模型(各种系统软件、应用程序和 I/O 设备期望其内存访问工作的方式) 也使 GPU 更容易支持访问内存的大规模并行性。

相比之下, 通用处理器必须满足传统操作系统、应用程序和 I/O 设备的要求, 这些要求对支持并行内存访问提出了更多挑战, 从而使提高内存访问(通常称为内存)的吞吐量, 常被称为内存带宽, 变得更加困难。因此, 图形芯片的运行内存带宽大约是同时可用 CPU 芯片的 10 倍, 我们预计 GPU 在内存带宽方面将在一段时间内继续保持优势。

一个重要的观察是, 就功耗和芯片面积而言, 减少延迟比增加吞吐量要昂贵得多。例如, 可以通过将运算单元的数量加倍来使运算吞吐量加倍, 但代价是芯片面积和功耗加倍。然而, 将算术延迟减少一半可能需要将电流加倍, 但代价是所用芯片面积增加一倍以上, 功耗增加四倍。因此, GPU 的主流解决方案是优化大量线程的执行吞吐量, 而不是减少单个线程的延迟。这种设计方法允许流水线内存通道和算术运算具有较长的延迟, 从而节省了芯片面积和功耗。内存访问硬件和算术单元的面积和功率的减少使得 GPU 设计者可以在芯片上拥有更多的硬件和算术单元, 从而提高总执行吞吐量。图 1.1 通过在图 1.1A 的 CPU 设计中显示较少数量的较大算术单元和较少数量的内存通道, 直观地说明了设计方法的差异, 与图 1.1B 中大量的较小算术单元和大量的存储器通道形成对比。

这些 GPU 的应用软件预计将使用大量并行线程编写。当其中一些线程等待长延迟内存访问或算术运算时, 硬件会利用大量线程来寻找要做的工作。图 1.1B 中的小型高速缓冲存储器用于帮助控制这些应用程序的带宽需求, 以便访问相同内存数据的多个线程不需要全部访问 DRAM。这种设计风格通常称为面向吞吐量的设计, 因为它力求最大化大量线程的总执行吞吐量, 同时允许单个线程可能需要更长的执行时间。

应该清楚的是, GPU 被设计为并行的、面向吞吐量的计算引擎, 它们在某些 CPU 设计为能很好执行的任务上表现不佳。对于只有一个或很少线程的程序, 具有较低操作延迟的 CPU 可以获得比 GPU 高得多的性能。当程序有大量线程时, 具有较高执行吞吐量的 GPU 可以获得比 CPU 高得多的性能。因此, 我们应该预料到许多应用程序会同时使用 CPU 和 GPU, 在 CPU 上执行顺序部分, 在 GPU 上执行数值密集型部分。这就是 NVIDIA 于 2007 年推出的统一计算设备架构 (CUDA) 编程模型旨在支持应用程序

的 CPU-GPU 联合执行的原因。

还需要注意的是，当应用程序开发人员选择运行其应用程序的处理器时，速度并不是唯一的决定因素。其他几个因素可能更为重要。首先也是最重要的是，所选处理器必须在市场上占有很大的份额，称为处理器的安装基础。原因很简单。大量的客户群最能证明软件开发成本的合理性。在市场份额较小的处理器上运行的应用程序不会有大量的客户群。这一直是传统并行计算系统的一个主要问题，与通用微处理器相比，传统并行计算系统的市场份额可以忽略不计。只有少数由政府和大公司资助的精英应用程序在这些传统的并行计算系统上成功开发。多线程 GPU 改变了这种情况。由于 GPU 在 PC 市场的受欢迎，其销量已达数亿。几乎所有台式电脑和高端笔记本电脑都配备了 GPU。迄今为止，已使用超过 10 亿个支持 CUDA 的 GPU。如此庞大的市场占有率使这些 GPU 对应用程序开发人员来说具有经济吸引力。

另一个重要的决定因素是实用的外形因素和易于访问性。直到 2006 年，并行软件应用程序都在数据中心服务器或部门集群上运行。但这样的执行环境往往会限制这些应用程序的使用。比如在医学影像这样的应用中，发表一篇基于 64 节点集群机的论文就可以了。但磁共振成像 (MRI) 机器的实际临床应用是基于 PC 和特殊硬件加速器的某种组合。原因很简单，GE 和西门子等制造商无法在临床环境中销售需要计算机服务器机架的 MRI，而这在学术部门环境中很常见。事实上，美国国立卫生研究院 (NIH) 在一段时间内拒绝资助并行编程项目；他们认为并行软件的影响将是有限的，因为基于集群的大型机器无法在临床环境中工作。如今，许多公司都配备了 GPU 的 MRI 产品，美国国立卫生研究院 (NIH) 也资助使用 GPU 计算的研究。

直到 2006 年，图形芯片都非常难以使用，因为程序员必须使用相当于图形 API（应用程序编程接口）功能来访问处理单元，这意味着需要 OpenGL 或 Direct3D 技术来对这些芯片进行编程。更简单地说，计算必须表示为以某种方式绘制像素的函数，以便在这些早期的 GPU 上执行。该技术称为 GPGPU，用于使用 GPU 进行通用编程。即使使用更高级别的编程环境，底层代码仍然需要适合用于绘制像素的 API。这些 API 限制了人们实际上可以为早期 GPU 编写的应用程序类型。因此，GPGPU 并没有成为一种广泛的编程现象。尽管如此，这项技术还是足够令人兴奋，激发了一些英勇的努力和出色的研究成果。

2007 年，随着 CUDA 的发布，一切都发生了变化 (NVIDIA, 2007)。

CUDA 并不单独代表软件变更；芯片中添加了额外的硬件。NVIDIA 实际上专门投入了硅片面积以方便并行编程。在 G80 及其后续并行计算芯片中，GPGPU 程序根本不再通过图形接口。相反，硅芯片上的新通用并行编程接口可以满足 CUDA 程序的要求。通用编程接口极大地扩展了可以轻松为 GPU 开发的应用程序类型。所有其他软件层也都重新设计，以便程序员可以使用熟悉的 C/C++ 编程工具。

虽然 GPU 是异构并行计算中的一类重要计算设备，但还有其他重要类型的计算设备在异构计算系统中用作加速器。例如，现场可编程门阵列已被广泛用于加速网络应用。本书中介绍的使用 GPU 作为学习工具的技术也适用于这些加速器的编程任务。

1.2 为什么要提高速度或并行性？

正如我们在 1.1 节中所述，大规模并行编程的主要动机是让应用程序在未来的硬件世代中享受持续的速度提升。正如我们将在并行模式、高级模式 and 应用程序（第二部分和第三部分，第 7 章到第 19 章）中讨论的那样，当应用程序适合并行执行时，在 GPU 上良好的实现可以实现更多的加速超过单个 CPU 内核上顺序执行的 100 倍。如果应用程序包含我们所说的“数据并行性”，通常只需几个小时的工作即可实现 10x 的加速。

人们可能会问为什么应用程序将继续要求提高速度。我们今天拥有的许多应用程序似乎运行得足够快。尽管当今世界有无数的计算应用程序，但未来许多令人兴奋的大众市场应用程序都是我们之前认为的超级计算应用程序或超级应用程序。例如，生物学研究界正在越来越多地进入分子水平。显微镜可以说是分子生物学中最重要的仪器，过去依赖光学或电子仪器。然而，我们使用这些仪器进行的分子水平观察存在局限性。通过结合计算模型来模拟具有传统仪器设置的边界条件的基础分子活动，可以有效地解决这些限制。通过模拟，我们可以测量更多的细节并测试更多的假设，这比仅使用传统仪器所能想象的要多。在可预见的未来，就可建模的生物系统的规模以及可在可容忍响应时间内模拟的反应时间长度而言，这些模拟将继续受益于计算速度的提高。这些增强将对科学和医学产生巨大影响。

对于视频和音频编码和操作等应用，请考虑与旧式 NTSC 电视相比，我们对数字高清 (HD) 电视的满意度。一旦我们在高清电视上体验到图像的细节水平，就很难再回到旧技术了。但请考虑高清电视所需的所有处理。这是一个高度并行的过程，三维 (3D) 成像和可视化也是如此。未来，视图合成

和低分辨率视频的高分辨率显示等新功能将需要电视具有更高的计算能力。在消费者层面，我们将开始看到越来越多的视频和图像处理应用程序，这些应用程序可以改善图片和视频的焦点、照明和其他关键方面。

更高的计算速度带来的好处之一是更好的用户界面。智能手机用户现在可以享受到与大屏幕电视相媲美的高分辨率触摸屏的更自然的界面。毫无疑问，这些设备的未来版本将整合具有 3D 视角的传感器和显示器、结合虚拟和物理空间信息以增强可用性的应用程序以及基于语音和计算机视觉的界面，从而需要更高的计算速度。

消费电子游戏领域也正在类似的发展。过去，在游戏中驾驶汽车只是一组预先安排好的场景。如果你的车撞到了障碍物，你的车的路线不会改变；只是游戏比分发生了变化。您的车轮没有弯曲或损坏，即使您失去了一个车轮，驾驶也不再困难。随着计算速度的提高，游戏可以基于动态模拟而不是预先安排的场景。我们可以期待在未来体验到更多这样的现实效果。事故会损坏你的车轮，你的在线驾驶体验将会更加真实。精确建模物理现象的能力已经激发了数字孪生的概念，其中物理对象在模拟空间中具有精确的模型，从而可以以更低成本彻底进行压力测试和恶化预测。众所周知，物理效应的真实建模和模拟需要非常大量的计算能力。

通过大幅提高计算吞吐量而实现的新应用程序的一个重要例子是基于人工神经网络的深度学习。虽然神经网络自 20 世纪 70 年代以来一直在积极研究，但它们在应用中一直无效，因为训练这些网络需要太多的标记数据和太多的计算。互联网的兴起提供了大量带标签的图片，GPU 的兴起带来了计算吞吐量的激增。因此，自 2012 年以来，基于神经网络的应用在计算机视觉和自然语言处理领域得到了快速采用。这种采用彻底改变了计算机视觉和自然语言处理应用，并引发了自动驾驶汽车和家庭辅助设备的快速发展。

我们提到的所有新应用程序都涉及以不同方式和在不同级别模拟和/或表示物理并发世界，并处理大量数据。有了如此大量的数据，大部分计算可以在数据的不同部分上并行完成，尽管它们必须在某些时候进行协调。在大多数情况下，数据交付的有效管理会对并行应用程序的可实现速度产生重大影响。虽然这样做的技术通常为一些每天使用此类应用程序的专家所熟知，但绝大多数应用程序开发人员可以从对这些技术的更直观的理解和实际工作知识中受益。

我们的目标是以直观的方式向应用程序开发人员展示数据管理技术，这

些开发人员的正规教育可能不是计算机科学或计算机工程。我们还旨在提供许多实用的代码示例和实践练习，帮助读者获取工作知识，这需要一个实用的编程模型来促进并行实现并支持数据交付的正确管理。CUDA 提供了这样的编程模型，并且已经过大型开发者社区的充分测试。

1.3 加速实际的应用

通过并行化应用程序，我们可以期望获得多少加速？计算系统 A 相对于计算系统 B 的应用程序加速比的定义是，在系统 B 中执行应用程序所用的时间与在系统 A 中执行相同应用程序所用的时间之比。例如，如果应用程序在系统 A 中执行需要花费 10 秒，而在系统 B 中执行需要 200 秒，则系统 A 相对于系统 B 的执行加速为 $200/10=20$ ，称为 20x（20 倍）加速。

并行计算系统相对于串行计算系统可实现的加速取决于可以并行化的应用程序部分。例如，如果可并行部分所花费的时间百分比为 30%，则并行部分加速 100x 将使应用程序的总执行时间减少不超过 29.7%。也就是说，整个应用程序的加速大约仅为 $1/(1 - 0.297)=1.42x$ 。事实上，即使在并行部分进行无限制的加速，也只能将执行时间减少 30%，实现的加速不超过 1.433。通过并行执行可以实现的加速水平可能会受到应用程序的可并行部分的严重限制，这一事实被称为阿姆达尔定律（Amdahl, 2013）。另一方面，如果 99% 的执行时间都在并行部分，则并行部分加速 100x 会将应用程序执行时间减少到原始时间的 1.99%。这使整个应用程序加速了 50x。因此，对于大规模并行处理器来说，应用程序的绝大多数执行都在并行部分进行，以有效加快其执行速度，这一点非常重要。

研究人员已在某些应用程序中实现了超过 100x 的加速。然而，这通常只有在算法得到增强后进行大量优化和调整才能实现，这样超过 99.9% 的应用程序工作都在并行部分。

应用程序可实现的加速水平的另一个重要因素是从内存访问和写入数据的速度。在实践中，应用程序的直接并行化通常会导致内存 (DRAM) 带宽饱和，从而仅带来大约 10x 的加速。诀窍在于找出如何解决内存带宽限制，这涉及到进行多种转换之一，以利用专门的 GPU 片上内存来大幅减少对 DRAM 的访问次数。然而，必须进一步优化代码以克服片上内存容量有限等限制。本书的一个重要目标是帮助读者充分理解这些优化并熟练使用它们。

请记住，单核 CPU 执行所实现的加速水平也可以反映 CPU 对应用程

序的适用性。在某些应用程序中，CPU 的性能非常好，这使得使用 GPU 加速性能变得更加困难。大多数应用程序都有一些可以由 CPU 更好地执行的部分。我们必须给 CPU 一个公平的执行机会，并确保编写的代码能够让 GPU 补充 CPU 的执行，从而正确地利用 CPU/GPU 组合系统的异构并行计算能力。截至目前，结合了多核 CPU 和众核 GPU 的大众市场计算系统已经为笔记本电脑带来了万亿级计算，为集群带来了百亿亿级计算。

图 1.2 说明了典型应用的主要部分。实际应用程序的大部分代码往往是连续的。这些连续的部分被图示为桃子的“核”区域；尝试将并行计算技术应用到这些部分就像咬桃核一样——感觉不太好！这些部分很难并行化。CPU 在这些部分往往做得非常好。好消息是，虽然这些部分可能占用大部分代码，但它们往往只占超级应用程序执行时间的一小部分。

然后是我们所说的“桃肉”部分。这些部分很容易并行化，一些早期的图形应用程序也是如此。异构计算系统中的并行编程可以极大地提高这些应用程序的速度。如图 1.2 所示，早期的 GPGPU 编程接口只覆盖了桃肉部分的一小部分，这类似于最令人兴奋的应用程序的一小部分。正如我们将看到的，CUDA 编程接口旨在涵盖令人兴奋的应用程序的更大部分。并行编程模型及其底层硬件仍在快速发展，以实现更大的应用程序部分的高效并行化。

1.4 并行编程中的挑战

是什么让并行编程变得困难？有人曾经说过，如果不关心性能，并行编程是很容易的。您实际上可以在一小时内编写一个并行程序。但是，如果您不关心性能，为什么还要编写并行程序呢？

本书解决了在并行编程中实现高性能的几个挑战。首先，设计具有与顺序算法相同的算法（计算）复杂度的并行算法可能具有挑战性。许多并行算法执行与顺序算法相同的工作量。然而，一些并行算法比顺序算法做更多的工作。事实上，有时他们可能会做太多的工作，以至于最终在大型输入数据集上运行速度变慢。这尤其是一个问题，因为快速处理大型输入数据集是并行编程的重要动机。

例如，许多现实世界的问题最自然地用数学递归来描述。并行化这些问题通常需要以非直观的方式思考问题，并且可能需要在执行过程中进行冗余工作。有一些重要的算法原语，例如前缀和，可以促进将问题的顺序递归公式转换为更并行的形式。我们将更正式地介绍工作效率的概念，并将说明

设计并行算法所涉及的方法和权衡，这些算法可以使用重要的并行模式（例如第 11 章“前缀”中的前缀和）实现与顺序算法相同水平的计算复杂性总和（扫描）。

其次，许多应用程序的执行速度受到内存访问延迟和/或吞吐量的限制。我们将这些应用程序称为内存限制应用程序；相比之下，计算密集型应用程序受到每字节数据执行的指令数量的限制。在内存受限的应用程序中实现高性能并行执行通常需要提高内存访问速度的方法。我们将在第 5 章“内存架构和数据局部性”和第 6 章“性能注意事项”中介绍内存访问的优化技术，并将在有关并行模式和应用程序的几个章节中应用这些技术。

第三，并行程序的执行速度通常比顺序程序的情况对输入数据特征更敏感。许多现实世界的应用程序需要处理具有广泛变化特征的输入，例如不稳定或不可预测的数据大小以及不均匀的数据分布。这些大小和分布的变化可能会导致分配给并行线程的工作量不均匀，并可能显著降低并行执行的效率。并行程序的性能有时会因这些特征而发生巨大变化。我们将在介绍并行模式和应用程序的章节中介绍用于规范数据分布和/或动态细化线程数量的技术，以应对这些挑战。

第四，某些应用程序可以并行化，同时几乎不需要跨不同线程进行协作。这些应用程序通常被称为“令人尴尬的并行”。其他应用程序需要线程相互协作，这需要使用同步操作，例如屏障或原子操作。这些同步操作给应用程序带来了开销，因为线程经常会发现自己在等待其他线程而不是执行有用的工作。我们将在本书中讨论减少同步开销的各种策略。

幸运的是，研究人员已经解决了大部分挑战。跨应用程序域还存在一些常见模式，使我们能够将在一个域中派生的解决方案应用于其他域中的挑战。这是我们将在重要的并行计算模式和应用程序的背景下提出解决这些挑战的关键技术的主要原因。

1.5 相关并行编程接口

在过去的几十年里，人们提出了许多并行编程语言和模型（Mattson 等，2004）。最广泛使用的是用于共享内存多处理器系统的 OpenMP（Open，2005）和用于可扩展集群计算的消息传递接口（MPI）（MPI，2009）。两者都已成为主要计算机供应商支持的标准化编程接口。

OpenMP 实现由编译器和运行时组成。程序员向 OpenMP 编译器指定有关循环的指令（命令）和编译指示（提示）。通过这些指令和编译指示，

OpenMP 编译器可以生成并行代码。运行时系统通过管理并行线程和资源来支持并行代码的执行。OpenMP 最初是为 CPU 执行而设计的，现已扩展为支持 GPU 执行。OpenMP 的主要优点是它提供编译器自动化和运行时支持，以从程序员那里抽象出许多并行编程细节。这种自动化和抽象有助于使应用程序代码在不同供应商生产的系统以及同一供应商的不同代系统之间更加可移植。我们将此属性称为性能可移植性。然而，在 OpenMP 中进行有效的编程仍然需要程序员了解所涉及的所有详细的并行编程概念。由于 CUDA 为程序员提供了对这些并行编程细节的明确控制，因此即使对于那些想要使用 OpenMP 作为主要编程接口的人来说，它也是一种极好的学习工具。此外，根据我们的经验，OpenMP 编译器仍在不断发展和改进。许多程序员可能需要使用 CUDA 风格的接口来处理 OpenMP 编译器无法满足的部分。

另一方面，MPI 是一种编程接口，其中集群中的计算节点不共享内存 (MPI, 2009)。所有的数据共享和交互都必须通过显式的消息传递来完成。MPI 在 HPC 中得到了广泛的应用。用 MPI 编写的应用程序已在超过 10 万个节点的集群计算系统上成功运行。如今，许多 HPC 集群都采用异构 CPU/GPU 节点。由于计算节点之间缺乏共享内存，将应用程序移植到 MPI 所需的工作量可能相当大。程序员需要执行域分解以跨各个节点划分输入和输出数据。在域分解的基础上，程序员还需要调用消息发送和接收函数来管理节点之间的数据交换。相比之下，CUDA 为 GPU 中的并行执行提供共享内存来解决这一难题。虽然 CUDA 是与每个节点的有效接口，但大多数应用程序开发人员需要使用 MPI 在集群级别进行编程。此外，通过 NVIDIA Collective Communications Library (NCCL) 等 API，CUDA 中的多 GPU 编程支持不断增加。因此，HPC 中的并行程序员了解如何在使用多 GPU 节点的现代计算集群中进行联合 MPI/CUDA 编程非常重要，该主题将在第 20 章“异构计算集群编程”中介绍。

2009 年，包括 Apple、Intel、AMD/ATI 和 NVIDIA 在内的几家主要行业参与者联合开发了一种名为开放计算语言 (OpenCL) 的标准化编程模型 (The Khronos Group, 2009)。与 CUDA 类似，OpenCL 编程模型定义了语言扩展和运行时 API，以允许程序员管理大规模并行处理器中的并行性和数据交付。与 CUDA 相比，OpenCL 更多地依赖 API，更少地依赖语言扩展。这使得供应商能够快速调整其现有的编译器和工具来处理 OpenCL 程序。OpenCL 是一种标准化的编程模型，用 OpenCL 开发的应用程序无

需修改即可在所有支持 OpenCL 语言扩展和 API 的处理器上正确运行。然而，人们可能需要修改应用程序才能实现新处理器的高性能。

熟悉 OpenCL 和 CUDA 的人都知道，OpenCL 和 CUDA 的关键概念和功能之间存在显着的相似性。也就是说，CUDA 程序员可以以最小的努力学习 OpenCL 编程。更重要的是，几乎所有在使用 CUDA 中学到的技术都可以轻松应用于 OpenCL 编程。

1.6 总体目标

我们的主要目标是教读者如何对大规模并行处理器进行编程以实现高性能。因此，本书的大部分内容都致力于开发高性能并行代码的技术。我们的方法不需要大量的硬件专业知识。然而，您需要对并行硬件架构有一个很好的概念性理解，以便能够推断代码的性能行为。因此，我们将用一些篇幅来直观地理解基本的硬件架构特性，并用许多篇幅来介绍开发高性能并行程序的技术。特别是，我们将重点关注计算思维（Wing, 2006）技术，这些技术将使您能够以适合大规模并行处理器上高性能执行的方式思考问题。

大多数处理器上的高性能并行编程需要了解硬件的工作原理。可能需要很多年才能构建工具和机器，使程序员能够在没有这些知识的情况下开发高性能代码。即使我们有这样的工具，我们怀疑了解硬件知识的程序员将能够比那些不了解硬件的程序员更有效地使用这些工具。因此，我们专门用第 4 章“计算架构和调度”来介绍 GPU 架构的基础知识。作为高性能并行编程技术讨论的一部分，我们还讨论了更专业的体系结构概念。

我们的第二个目标是教授并行编程的正确功能和可靠性，这是并行计算中的一个微妙问题。过去从事并行系统工作的程序员都知道，仅实现初始性能是不够的。挑战在于以一种可以调试代码并支持用户的方式来实现它。CUDA 编程模型鼓励使用简单形式的屏障同步、内存一致性和原子性来管理并行性。此外，它还提供了一系列强大的工具，使人们不仅可以调试功能方面，还可以调试性能瓶颈。我们将证明，通过关注数据并行性，可以在应用程序中实现高性能和高可靠性。

我们的第三个目标是通过探索并行编程方法来实现未来硬件各代的可扩展性，以便未来的机器（将越来越并行）可以比今天的机器更快地运行代码。我们希望帮助您掌握并行编程，以便您的程序可以扩展到新一代机器的性能水平。这种可扩展性的关键是规范和本地化内存数据访问，以最大限度地减少关键资源的消耗和更新数据结构时的冲突。因此，开发高性能并行代

码的技术对于确保应用程序未来的可扩展性也很重要。

实现这些目标需要大量的技术知识，因此我们将在本书中介绍并行编程的相当多的原理和模式 (Mattson et al., 2004)。我们不会单独教授这些原则和模式。我们将在并行化有用应用程序的背景下教授他们。然而，我们无法涵盖所有这些技术，因此我们选择了最有用且经过充分验证的技术来详细介绍。事实上，当前版本有关并行模式的章节数量显着增加。现在我们准备向您提供本书其余部分的快速概述。

1.7 本书的组织

本书分为四个部分。第一部分涵盖并行编程、数据并行、GPU 和性能优化的基本概念。这些基础章节为读者提供了成为 GPU 程序员所需的基本知识和技能。第二部分介绍了原始并行模式，第三部分介绍了更高级的并行模式和应用程序。这两部分应用了第一部分中学到的知识和技能，并根据需要介绍了其他 GPU 架构特性和优化技术。最后一部分（第四部分）介绍了高级实践，以帮助想要成为专家 GPU 程序员的读者完善知识。

关于基本概念的第一部分由第 2 章至第 6 章组成。第 2 章，异构数据并行计算，介绍数据并行性和 CUDA C 编程。本章依赖于读者之前具有 C 编程经验的事实。它首先介绍了 CUDA C 作为 C 的简单、小型扩展，支持异构 CPU/GPU 计算和广泛使用的单程序、多数据并行编程模型。然后，它涵盖了以下方面所涉及的思维过程：(1) 识别要并行化的应用程序部分，(2) 隔离并行化代码要使用的数据，使用 API 函数在并行计算设备上分配内存，(3) 使用 API 函数将数据传输到并行计算设备，(4) 将并行部分开发为将由并行线程执行的内核函数，(5) 启动由并行线程执行的内核函数，以及 (6) 最终通过 API 函数调用将数据传输回主机处理器。我们使用向量加法的运行示例来说明这些概念。虽然本章的目标是教授 CUDA C 编程模型的足够概念，以便读者能够编写简单的并行 CUDA C 程序，但它涵盖了开发基于任何并行编程接口的并行应用程序所需的几种基本技能。

第 3 章“多维网格和数据”介绍了 CUDA 并行执行模型的更多细节，特别是它涉及使用线程的多维组织处理多维数据。它对线程的创建、组织、资源绑定和数据绑定提供了足够的洞察力，使读者能够使用 CUDA C 实现复杂的计算。

第 4 章，计算架构和调度，介绍 GPU 架构，重点介绍如何组织计算核心以及如何调度线程在这些核心上执行。讨论了各种架构注意事项，以及它

们对 GPU 架构上执行的代码性能的影响。其中包括透明可扩展性、SIMD 执行和控制发散、多线程和延迟容忍以及占用等概念，所有这些都在本章中进行了定义和讨论。

第 5 章“内存架构和数据局部性”通过讨论 GPU 的内存架构来扩展第 4 章“计算架构和调度”。它还讨论了可用于保存 CUDA 变量以管理数据传输和提高程序执行速度的特殊存储器。我们介绍分配和使用这些内存的 CUDA 语言功能。适当地使用这些存储器可以极大地提高数据访问吞吐量，并有助于缓解存储器系统中的流量拥塞。

第 6 章“性能注意事项”介绍了当前 CUDA 硬件中的几个重要的性能注意事项。特别是，它提供了有关所需的线程执行和内存访问模式的更多详细信息。这些细节构成了程序员推理其组织计算和数据决策的后果的概念基础。本章最后列出了 GPU 程序员经常用来优化任何计算模式的常见优化策略清单。该清单将在本书的接下来的两部分中使用，以优化各种并行模式 and 应用程序。

关于原始并行模式的第二部分由第 7 章至第 12 章组成。第 7 章“卷积”介绍了卷积，这是一种常用的并行计算模式，植根于数字信号处理和计算机视觉，需要仔细管理数据访问局部性。我们还使用这种模式在现代 GPU 中引入恒定内存和缓存。第 8 章“模板”介绍了模板，这是一种类似于卷积的模式，但植根于求解微分方程，并且具有为进一步优化数据访问局部性提供独特机会的特定功能。我们还使用此模式来介绍线程和数据的 3D 组织，并展示第 6 章“性能注意事项”中介绍的针对线程粒度的优化。

第 9 章“并行直方图”介绍了直方图，这是一种广泛用于统计数据分析以及大型数据集中的模式识别的模式。我们还使用这种模式引入原子操作作为协调共享数据并发更新和私有化优化的手段，从而减少了这些操作的开销。第 10 章“归约和最小化分支”介绍了归约树模式，该模式用于总结输入数据的集合。我们还使用此模式来演示控制分支发散对性能的影响，并展示如何减轻这种影响的技术。第 11 章“前缀和（扫描）”介绍了前缀和或扫描，这是一种重要的并行计算模式，它将固有的顺序计算转换为并行计算。我们还使用这种模式来引入并行算法中工作效率的概念。最后，第 12 章“合并”介绍了并行合并，这是一种在分而治之工作分区策略中广泛使用的模式。我们还用本章来介绍动态输入数据的识别和组织。

关于高级并行模式和应用程序的第三部分在精神上与第二部分类似，但所涵盖的模式更详细，并且通常包含更多应用程序上下文。因此，这些章节

不太关注介绍新技术或功能，而是更关注特定于应用程序的注意事项。对于每个应用程序，我们首先确定制定并行执行基本结构的替代方法，然后推理每个替代方案的优点和缺点。然后，我们完成实现高性能所需的代码转换步骤。这些章节帮助读者将前面章节中的所有材料放在一起，并在他们承担自己的应用程序开发项目时为他们提供支持。

第三部分由第 13 章至第 19 章组成。第 13 章“排序”介绍了并行排序的两种形式：基数排序和合并排序。这种高级模式利用了前面章节中介绍的更原始的模式，特别是前缀和和并行合并。第 14 章，稀疏矩阵计算，介绍了稀疏矩阵计算，它广泛用于处理非常大的数据集。本章向读者介绍了重新排列数据以实现更有效的并行访问的概念：数据压缩、填充、排序、转置和正则化。第 15 章，图遍历，介绍图算法以及如何在 GPU 编程中有效地实现图搜索。提出了许多不同的并行图算法策略，并讨论了图结构对最佳算法选择的影响。这些策略建立在更原始的模式之上，例如直方图和合并。

第 16 章“深度学习”涵盖了深度学习，它正在成为 GPU 计算的一个极其重要的领域。我们介绍了卷积神经网络的有效实现，并将更深入的讨论留给其他来源。卷积神经网络的高效实现利用了平铺等技术和卷积等模式。第 17 章，迭代磁共振成像重建，涵盖非笛卡尔 MRI 重建以及如何利用循环融合和分散-聚集变换等技术来增强并行性并减少同步开销。第 18 章，静电势图，涵盖了分子可视化和分析，这得益于通过应用稀疏矩阵计算中的经验教训来处理不规则数据的技术。

第 19 章“并行编程和计算思维”介绍了计算思维，即以更适合 HPC 的方式制定和解决计算问题的艺术。它通过涵盖组织程序的计算任务以使它们可以并行完成的概念来实现这一点。我们首先讨论将抽象的科学、特定问题的概念组织成计算任务的转化过程，这是生产高质量串行或并行应用软件的重要的第一步。然后本章讨论并行算法结构及其对应用程序性能的影响，这是基于 CUDA 性能调优经验。尽管我们没有深入探讨这些替代并行编程风格的实现细节，但我们希望读者能够利用在本书中获得的基础来学习其中任何一种编程风格的编程。我们还提出了一个高级案例研究，以展示通过创造性计算思维可以看到的机会。

第四部分高级实践由第 20 至 22 章组成。第 20 章，异构计算集群编程，介绍了异构集群上的 CUDA 编程，其中每个计算节点都由 CPU 和 GPU 组成。我们讨论使用 MPI 和 CUDA 来集成节点间计算和节点内计算以及由此产生的通信问题和实践。第 21 章“CUDA 动态并行性”介绍了动态并行

性，即 GPU 根据数据或程序结构动态为自身创建工作的能力，而不是总是等待 CPU 这样做。第 22 章“高级实践和未来发展”列出了 CUDA 程序员需要了解的重要的各种高级功能和实践。其中包括零复制内存、统一虚拟内存、多个内核同时执行、函数调用、异常处理、调试、分析、双精度支持、可配置缓存/暂存器大小等主题。例如，早期版本的 CUDA 在 CPU 和 GPU 之间提供有限的共享内存功能。程序员需要显式管理 CPU 和 GPU 之间的数据传输。然而，当前版本的 CUDA 支持统一虚拟内存和零拷贝内存等功能，可实现 CPU 和 GPU 之间的数据无缝共享。有了这样的支持，CUDA 程序员可以将变量和数据结构声明为在 CPU 和 GPU 之间共享。运行时硬件和软件保持一致性，并根据需要自动代表程序员执行优化的数据传输操作。这种支持显著降低了与计算和 I/O 活动重叠的数据传输所涉及的编程复杂性。在教科书的介绍部分，我们使用 API 进行显式数据传输，以便读者更好地了解幕后发生的情况。我们稍后会在第 22 章“高级实践和未来发展”中介绍统一虚拟内存和零拷贝内存。

虽然本书中的章节都是基于 CUDA 的，但它们总体上帮助读者建立了并行编程的基础。我们相信，当我们从具体的例子中学习时，人类能够最好地理解。也就是说，我们必须首先在特定编程模型的上下文中学习概念，这为我们将知识推广到其他编程模型时提供了坚实的基础。当我们这样做时，我们可以从 CUDA 示例中汲取具体经验。对 CUDA 的深入体验也使我们变得成熟，这将有助于我们学习甚至可能与 CUDA 模型无关的概念。

第 23 章“结论和展望”提供了结论性意见以及对大规模并行编程的未来的展望。我们首先重新审视我们的目标，并总结各章如何组合在一起以帮助实现目标。最后，我们预测大规模并行计算的快速进步将使其成为未来十年最令人兴奋的领域之一。

2 异构数据并行计算

数据并行是指对数据集的不同部分执行的计算工作可以彼此独立地完成，从而可以彼此并行地完成的现象。许多应用程序表现出丰富的数据并行性，这使得它们适合可扩展的并行执行。因此，并行程序员熟悉数据并行性的概念以及编写利用数据并行性的代码的并行编程语言结构非常重要。在本章中，我们将使用 CUDA C 语言结构来开发一个简单的数据并行程序。

2.1 数据并行

当现代软件应用程序运行缓慢时，问题通常是数据——数据太多而无法处理。图像处理应用程序处理具有数百万到数万亿像素的图像或视频。科学应用程序使用数十亿个网格点对流体动力学进行建模。分子动力学应用必须模拟数千到数十亿个原子之间的相互作用。航空公司的调度涉及数千个航班、机组人员和机场登机口。大多数像素、粒子、网格点、交互、飞行等通常可以在很大程度上独立处理。例如，在图像处理中，将彩色像素转换为灰度仅需要该像素的数据。模糊图像会平均每个像素的颜色与附近像素的颜色，仅需要该小像素邻域的数据。即使是看似全局的操作，例如查找图像中所有像素的平均亮度，也可以分解为许多可以独立执行的较小计算。这种对不同数据块的独立评估是数据并行性的基础。编写数据并行代码需要（重新）组织围绕数据的计算，以便我们可以并行执行最终的独立计算，从而更快地完成整个工作——通常要快得多。

让我们通过一个彩色到灰度转换的例子来说明数据并行的概念。图 2.1 显示了由许多像素组成的彩色图像（左侧），每个像素包含从 0（黑色）到 1（全强度）变化的红色、绿色和蓝色分数值（ r 、 g 、 b ）。

为了将彩色图像（图 2.1 左侧）转换为灰度图像（右侧），我们通过应用以下加权和公式计算每个像素的亮度值 L ：

$$L = r * 0.21 + g * 0.72 + b * 0.07$$

注 1 (RGB 彩色图像表示) 在 RGB 表示中，图像中的每个像素都存储为 (r, g, b) 值的元组。图像行的格式为 $(r\ g\ b)\ (r\ g\ b)\ \dots\ (r\ g\ b)$ ，如下面的概念图所示。每个元组指定红色 (R)、绿色 (G) 和蓝色 (B) 的混合。也就是说，对于每个像素， r 、 g 、 b 值代表渲染该像素时红、绿、蓝光源的强度（0 为暗，1 为全强度）。

这三种颜色的实际允许混合因行业指定的颜色空间而异。这里, *AdobeRGBTM* 颜色空间中三种颜色的有效组合显示为三角形的内部。每个混合的垂直坐标 (y 值) 和水平坐标 (x 值) 显示应为 G 和 R 的像素强度分数。像素强度的剩余分数 ($1-y-x$) 应分配给 B 。渲染图像时, 每个像素的 r 、 g 、 b 值用于计算像素的总强度 (亮度) 以及混合系数 (x 、 y 、 $1-y-x$)。

如果我们将输入视为由 RGB 值数组 I 组织的图像, 并将输出视为相应的亮度值数组 O , 则我们得到如图 2.2 所示的简单计算结构。例如, 根据上式计算 $I[0]$ 中 RGB 值的加权和, 生成 $O[0]$; $O[1]$ 是通过计算 $I[1]$ 中 RGB 值的加权和生成的; $O[2]$ 是通过计算 $I[2]$ 中 RGB 值的加权和生成的; 等等。这些每像素计算都不相互依赖。所有这些都可以独立执行。显然, 彩色到灰度的转换表现出丰富的数据并行性。当然, 完整应用程序中的数据并行性可能更加复杂, 本书的大部分内容都致力于教授发现和利用数据并行性所必需的并行思维。

注 2 (任务并行与数据并行) 数据并行并不是并行编程中使用的唯一并行类型。任务并行性也广泛应用于并行编程中。任务并行性通常通过应用程序的任务分解来暴露。例如, 一个简单的应用程序可能需要进行向量加法和矩阵向量乘法。其中每一个都是一项任务。如果两个任务可以独立完成, 则存在任务并行性。 I/O 和数据传输也是常见的任务源。

在大型应用程序中, 通常存在大量独立任务, 因此任务并行性也较大。例如, 在分子动力学模拟器中, 自然任务列表包括振动力、旋转力、非键合力的邻居识别、非键合力、速度和位置以及基于速度和位置的其他物理属性。

一般来说, 数据并行性是并程序可扩展性的主要来源。对于大型数据集, 人们通常可以找到丰富的数据并行性, 以便能够利用大规模并行处理器, 并允许应用程序性能随着每一代具有更多执行资源的硬件而增长。尽管如此, 任务并行性也可以在实现性能目标方面发挥重要作用。稍后在介绍流 (*stream*) 时我们将介绍任务并行性。

2.2 CUDA C 程序结构

我们现在准备学习如何编写 CUDA C 程序来利用数据并行性来加快执行速度。CUDA C¹ 以最少的新语法和库函数扩展了流行的 ANSI C 编程语

¹CUDA C 采用 C++ 功能的趋势一直在稳步推进。我们将在编程示例中使用其中一些 C++ 功能。

言，使程序员能够针对包含 CPU 内核和大规模并行 GPU 的异构计算系统。顾名思义，CUDA C 构建在 NVIDIA 的 CUDA 平台上。CUDA 是目前最成熟的大规模并行计算框架。它广泛应用于高性能计算行业，在最常见的操作系统上提供编译器、调试器和分析器等基本工具。

CUDA C 程序的结构反映了计算机中主机（CPU）和一个或多个设备（GPU）的共存。每个 CUDA C 源文件可以混合有主机代码和设备代码。默认情况下，任何传统 C 程序都是仅包含主机代码的 CUDA 程序。人们可以将设备代码添加到任何源文件中。设备代码清楚地标有特殊的 CUDA C 关键字。设备代码包括函数或内核，其代码以数据并行方式执行。

CUDA 程序的执行如图 2.3 所示。执行从主机代码（CPU 串行代码）开始。当调用内核函数时，设备上会启动大量线程来执行内核。由内核调用启动的所有线程统称为网格。这些线程是 CUDA 平台中并行执行的主要工具。图 2.3 显示了两个线程网格的执行情况。我们将很快讨论这些网格是如何组织的。当网格的所有线程都完成其执行时，网格终止，并且执行在主机上继续，直到启动另一个网格。请注意，图 2.3 显示了一个简化模型，其中 CPU 执行和 GPU 执行不重叠。许多异构计算应用程序管理重叠的 CPU 和 GPU 执行，以充分利用 CPU 和 GPU。

启动网格通常会生成许多线程来利用数据并行性。在彩色到灰度转换的示例中，每个线程可用于计算输出数组 O 的一个像素。在这种情况下，网格启动应生成的线程数等于图片。对于大图像，会产生大量线程。由于高效的硬件支持，CUDA 程序员可以假设这些线程只需很少的时钟周期即可生成和调度。这一假设与传统的 CPU 线程形成对比，传统的 CPU 线程通常需要数千个时钟周期来生成和调度。在下一章中，我们将展示如何实现颜色到灰度转换和图像模糊内核。在本章的其余部分中，为了简单起见，我们将使用向量加法作为运行示例。

注 3 (线程) 线程是现代计算机中处理器如何执行顺序程序的简化视图。线程由程序代码、正在执行的代码中的点及其变量和数据结构的值组成。就用户而言，线程的执行是顺序的。人们可以使用源代码级调试器来监视线程的进度，方法是一次执行一个语句，查看下一个将要执行的语句，并在执行过程中检查变量和数据结构的值。

线程在编程中的应用已经很多年了。如果程序员想要在应用程序中开始并行执行，他/她可以使用线程库或特殊语言创建和管理多个线程。在 CUDA 中，每个线程的执行也是顺序的。CUDA 程序通过调用内核函数来

启动并行执行，这会导致底层运行时机制启动并行处理数据不同部分的线程网格。

2.3 向量加法核函数

我们使用向量加法来演示 CUDA C 程序结构。向量加法可以说是最简单的数据并行计算——相当于顺序编程中的“Hello World”。在我们展示向量加法的内核代码之前，首先回顾一下传统向量加法（主机代码）函数的工作原理会很有帮助。图 2.4 显示了一个简单的传统 C 程序，由主函数和向量加法函数组成。在我们所有的示例中，每当需要区分主机和设备数据时，我们都会在主机使用的变量名称后添加“_h”，在设备使用的变量名称后添加“_d”以提醒我们自己这些变量的预期用途。由于图 2.4 中只有主机代码，因此我们只能看到后缀为“_h”的变量。

Fig 2.4

注 4 (C 语言中的指针) 图 2.4 中的函数参数 A 、 B 和 C 是指针。在 C 语言中，可以使用指针来访问变量和数据结构。浮点变量 V 可以这样声明：

假设要相加的向量存储在主程序中分配并初始化的数组 A 和 B 中。输出向量位于数组 C 中，该数组也在主程序中分配。为了简洁起见，我们没有显示 A 、 B 和 C 在主函数中如何分配或初始化的细节。指向这些数组的指针连同包含向量长度的变量 N 一起传递给 `vecAdd` 函数。请注意，`vecAdd` 函数的参数带有“_h”后缀，以强调它们是由主机使用的。当我们在接下来的几个步骤中引入设备代码时，这种命名约定将会很有帮助。

图 2.4 中的 `vecAdd` 函数使用 `for` 循环来迭代向量元素。在第 i 次迭代中，输出元素 `C_h[i]` 接收 `A_h[i]` 和 `B_h[i]` 的和。向量长度参数 n 用于控制循环，使迭代次数与向量的长度相匹配。该函数分别通过指针 `A_h`、`B_h` 和 `C_h` 读取 A 和 B 的元素并写入 C 的元素。当 `vecAdd` 函数返回时，`main` 函数中的后续语句就可以访问 C 的新内容。

Fig 2.5

并行执行向量加法的一种直接方法是修改 `vecAdd` 函数并将其计算移至设备。这种修改后的 `vecAdd` 函数的结构如图 2.5 所示。该函数的第 1 部分在设备 (GPU) 内存中分配空间来保存 A 、 B 和 C 向量的副本，并将 A 和 B 向量从主机内存复制到设备内存。第 2 部分调用实际的向量加法内核

来启动设备上的线程网格。第 3 部分将和向量 C 从设备内存复制到主机内存，并从设备内存中释放三个数组。

请注意，修改后的 `vecAdd` 函数本质上是一个外包代理，它将输入数据发送到设备，激活设备上的计算，并从设备收集结果。代理这样做的方式是主程序甚至不需要知道矢量加法现在实际上是在设备上完成的。在实践中，这种“透明”的外包模式可能非常低效，因为所有数据都来回复制。人们通常会在设备上保留大型且重要的数据结构，并简单地从主机代码中调用它们上的设备功能。不过，现在我们将使用简化的透明模型来介绍基本的 CUDA C 程序结构。修改后的函数的细节以及内核函数的编写方式将是本章剩余部分的主题。

2.4 设备全局内存和数据传输

在当前的 CUDA 系统中，设备通常是硬件卡，带有自己的动态随机存取存储器，称为设备全局存储器，或简称为全局存储器。例如，NVIDIA Volta V100 配备 16GB 或 32GB 全局内存。将其称为“全局”内存，将其与程序员也可以访问的其他类型的设备内存区分开来。有关 CUDA 内存模型和不同类型设备内存的详细信息将在第 5 章“内存架构和数据局部性”中讨论。

对于向量加法内核，在调用内核之前，程序员需要在设备全局内存中分配空间，并将数据从主机内存传输到设备全局内存中分配的空间。这对应于图 2.5 的第 1 部分。类似地，在设备执行之后，程序员需要将结果数据从设备全局存储器传输回主机存储器，并释放设备全局存储器中不再需要的已分配空间。这对应于图 2.5 的第 3 部分。CUDA 运行时系统（通常在主机上运行）提供应用程序编程接口（API）函数来代表程序员执行这些活动。从现在开始，我们将简单地说数据从主机传输到设备，作为数据从主机内存复制到设备全局内存的简写。对于相反的方向也是如此。

图 2.5 中，`vecAdd` 函数的第 1 部分和第 3 部分需要使用 CUDA API 函数为 A、B 和 C 分配设备全局内存；将 A 和 B 从主机传输到设备；向量相加后将 C 从设备传输到主机；并释放 A、B、C 的设备全局内存。我们首先解释内存分配和释放函数。

Fig 2.6

图 2.6 显示了两个用于分配和释放设备全局内存的 API 函数。可以从主机代码调用 `cudaMalloc` 函数来为对象分配一块设备全局内存。读者应该注意到 `cudaMalloc` 和标准 C 运行时库 `malloc` 函数之间惊人的相似性。这

是故意的；CUDA C 是具有最少扩展的 C。CUDA C 使用标准 C 运行时库 malloc 函数来管理主机内存²，并将 cudaMalloc 作为 C 运行时库的扩展添加。通过使接口尽可能接近原始 C 运行时库，CUDA C 最大限度地减少了 C 程序员重新学习这些扩展的使用所花费的时间。

cudaMalloc 函数的第一个参数是指针变量的地址，该变量将被设置为指向分配的对象。指针变量的地址应转换为 (void **)，因为该函数需要一个通用指针；内存分配函数是一个通用函数，不限于任何特定类型的对象³。该参数允许 cudaMalloc 函数将分配的内存的地址写入提供的指针变量，无论其类型如何⁴。调用内核的主机代码将此指针值传递给需要访问已分配内存对象的内核。cudaMalloc 函数的第二个参数给出要分配的数据的大小（以字节数为单位）。第二个参数的用法与 C malloc 函数的大小参数一致。

我们现在用下面简单的代码示例来说明 cudaMalloc 和 cudaFree 的使用：

CODE

这是图 2.5 中示例的延续。为了清楚起见，我们在指针变量后面加上“_d”后缀，以指示它指向设备全局内存中的对象。传递给 cudaMalloc 的第一个参数是转换为 void 指针的指针 A_d（即 &A_d）的地址。当 cudaMalloc 返回时，A_d 将指向为 A 向量分配的设备全局内存区域。传递给 cudaMalloc 的第二个参数是要分配的区域的大小。由于 size 是以字节数为单位的，因此程序员在确定 size 的值时需要将数组中的元素数转换为字节数。例如，在为包含 n 个单精度浮点元素的数组分配空间时，size 的值将是单精度浮点数大小的 n 倍，在当今的计算机中为 4 个字节。因此，size 的值将为 $n \times 4$ 。计算后，以指针 A_d 作为参数调用 cudaFree，以从设备全局内存中释放 A 向量的存储空间。注意 cudaFree 不需要改变 A_d 的值；它只需要使用 A_d 的值将分配的内存返回到可用池。因此，只有 A_d 的值而不是地址作为参数传递。

A_d、B_d 和 C_d 中的地址指向设备全局内存中的位置。这些地址不

²CUDA C 还具有更高级的库函数，用于在主机内存中分配空间。我们将在第 20 章“异构计算集群编程”中讨论它们。

³cudaMalloc 返回通用对象这一事实使得动态分配的多维数组的使用更加复杂。我们将在 3.2 节中解决这个问题。

⁴请注意，cudaMalloc 的格式与 C malloc 函数不同。C malloc 函数返回指向已分配对象的指针。它只需要一个参数来指定分配对象的大小。cudaMalloc 函数写入地址作为第一个参数给出的指针变量。因此，cudaMalloc 函数有两个参数。cudaMalloc 的双参数格式允许它使用返回值以与其他 CUDA API 函数相同的方式报告任何错误。

应在主机代码中取消引用。它们应该用于调用 API 函数和内核函数。在主机代码中取消引用设备全局内存指针可能会导致异常或其他类型的运行时错误。

读者应该使用类似的 `B_d` 和 `C_d` 指针变量声明及其相应的 `cudaMalloc` 调用来完成图 2.5 中 `vecAdd` 示例的第 1 部分。此外，图 2.5 中的第 3 部分可以通过调用 `B_d` 和 `C_d` 的 `cudaFree` 来完成。

一旦主机代码在设备全局存储器中为数据对象分配了空间，它就可以请求将数据从主机传输到设备。这是通过调用 CUDA API 函数之一来完成的。图 2.7 显示了这样一个 API 函数 `cudaMemcpy`。`cudaMemcpy` 函数有四个参数。第一个参数是指向要复制的数据对象的目标位置的指针。第二个参数指向源位置。第三个参数指定要复制的字节数。第四个参数表示复制涉及的内存类型：从主机到主机、从主机到设备、从设备到主机、从设备到设备。例如，存储器复制功能可用于将数据从设备全局存储器中的一个位置复制到设备全局存储器中的另一位置。

`vecAdd` 函数调用 `cudaMemcpy` 函数，在相加之前将 `A_h` 和 `B_h` 向量从主机内存复制到设备内存中的 `A_d` 和 `B_d`，并在相加完成后将 `C_d` 向量从设备内存复制到主机内存中的 `C_h` 完毕。假设 `A_h`、`B_h`、`A_d`、`B_d` 和 `size` 的值已经按照我们之前讨论的那样设置，则三个 `cudaMemcpy` 调用如下所示。两个符号常量 `cudaMemcpyHostToDevice` 和 `cudaMemcpyDeviceToHost` 是 CUDA 编程环境可识别的预定义常量。请注意，通过正确排序源指针和目标指针并使用适合传输类型的常量，可以使用同一函数在两个方向上传输数据。

CODE

总而言之，图 2.4 中的主程序调用 `vecAdd`，它也在主机上执行。`vecAdd` 函数如图 2.5 所示，在设备全局内存中分配空间，请求数据传输，并调用执行实际向量加法的内核。我们将这种类型的主机代码称为调用内核的存根。我们在图 2.8 中展示了 `vecAdd` 函数的更完整版本。

Fig 2.8

与图 2.5 相比，图 2.8 中的 `vecAdd` 函数对于第 1 部分和第 3 部分来说是完整的。第 1 部分为 `A_d`、`B_d` 和 `C_d` 分配设备全局内存，并将 `A_h` 传输到 `A_d`，将 `B_h` 传输到 `B_d`。这是通过调用 `cudaMalloc` 和 `cudaMemcpy` 来完成的功能。鼓励读者使用适当的参数值编写自己的函数调用，并将他们的代码与图 2.8 所示的代码进行比较。第 2 部分调用内核，

并将在下面的小节中描述。第 3 部分将向量和数据从设备复制到主机，以便这些值在主函数中可用。这是通过调用 `cudaMemcpy` 函数来完成的。然后，它从设备全局内存中释放 `A_d`、`B_d` 和 `C_d` 的内存，这是通过调用 `cudaFree` 函数来完成的（图 2.9）。

注 5 (CUDA 中的错误检查和处理) 一般来说，检查和处理错误对于程序来说很重要。*CUDA API* 函数返回标志，指示它们在处理请求时是否发生错误。大多数错误是由于调用中使用的参数值不正确造成的。

2.5 核函数与线程

我们现在准备更多地讨论 CUDA C 内核函数以及调用这些内核函数的效果。在 CUDA C 中，内核函数指定在并行阶段由所有线程执行的代码。由于所有这些线程都执行相同的代码，因此 CUDA C 编程是著名的单程序多数据 (SPMD) (Atallah, 1998) 并行编程风格的一个实例，这是并行计算系统的一种流行编程风格⁵。

当程序的主机代码调用内核时，CUDA 运行时系统会启动组织成两级层次结构的线程网格。每个网格都组织为线程块数组，为简洁起见，我们将其称为块。网格中的所有块的大小相同；在当前系统上，每个块最多可以包含 1024 个线程⁶。图 2.9 显示了一个示例，其中每个块由 256 个线程组成。每个线程都由一个来自方框的卷曲箭头表示，该方框标有块中线程的索引号。

Fig 2.9

注 6 (内置变量) 许多编程语言都有内置变量。这些变量具有特殊的含义和目的。这些变量的值通常由运行时系统预先初始化，并且在程序中通常是只读的。程序员应避免出于任何其他目的重新定义这些变量。

每个线程块中的线程总数由调用内核时的主机代码指定。可以在主机代码的不同部分使用不同数量的线程来调用相同的内核。对于给定的线程网格，块中的线程数可在名为 `blockDim` 的内置变量中获得。`blockDim` 变

⁵请注意，SPMD 与 SIMD（单指令多数据）不同 [Flynn 1972]。在 SPMD 系统中，并行处理单元对数据的多个部分执行相同的程序。然而，这些处理单元不需要同时执行相同的指令。在 SIMD 系统中，所有处理单元在任何时刻都执行相同的指令。

⁶在 CUDA 3.0 及更高版本中，每个线程块最多可以有 1024 个线程。一些早期的 CUDA 版本仅允许块中最多 512 个线程。

量是一个具有三个无符号整数字段 (x 、 y 和 z) 的结构, 可帮助程序员将线程组织成一维、二维或三维数组。对于一维组织, 仅使用 x 字段。对于二维组织, 使用 x 和 y 字段。对于三维结构, 使用所有三个 x 、 y 和 z 字段。组织线程的维度选择通常反映了数据的维度。这是有道理的, 因为创建线程是为了并行处理数据, 因此线程的组织很自然地反映了数据的组织。在图 2.9 中, 每个线程块被组织为一维线程数组, 因为数据是一维向量。blockDim.x 变量的值表示每个块中的线程总数, 在图 2.9 中为 256。一般来说, 出于硬件效率的考虑, 建议线程块每个维度的线程数量为 32 的倍数。我们稍后会再讨论这个问题。

CUDA 内核可以访问另外两个内置变量 (threadIdx 和 blockIdx), 这些变量允许线程彼此区分并确定每个线程要处理的数据区域。threadIdx 变量为每个线程提供块内的唯一坐标。在图 2.9 中, 由于我们使用一维线程组织, 因此仅使用 threadIdx.x。每个线程的 threadIdx.x 值显示在图 2.9 中每个线程的小阴影框中。每个块中的第一个线程的 threadIdx.x 变量的值为 0, 第二个线程的值为 1, 第三个线程的值为 2, 依此类推。

注 7 (层级组织) 与 CUDA 线程一样, 许多现实世界的系统都是分层组织的。美国的电话系统就是一个很好的例子。在顶层, 电话系统由“区域”组成, 每个区域对应一个地理区域。同一区域内的所有电话线路都具有相同的 3 位数“区号”。电话区有时比城市还要大。例如, 伊利诺伊州中部的许多县市都在同一个电话区域内, 并且共享相同的区号 217。在一个区域内, 每条电话线都有一个七位数字的本地电话号码, 这使得每个区域最多可以拥有约一千万个数字。

可以将每条电话线视为一个 CUDA 线程, 其中 blockIdx 的值为区号, threadIdx 的值为七位本地号码。这种分层组织允许系统拥有大量电话线路, 同时保留呼叫同一区域的“局部性”。即拨打同一地区的电话线路时, 只需拨打本地号码即可。只要我们大部分的电话都是在本地拨打, 很少需要拨打区号。如果我们偶尔需要拨打另一个地区的电话线, 我们拨打 1 和区号, 然后拨打本地号码。(这就是为什么任何区域中的本地编号都不应以 1 开头的原因。) CUDA 线程的分层组织还提供了一种局部性形式。我们很快就会研究这个地方。

blockIdx 变量为块中的所有线程提供一个公共块坐标。在图 2.9 中, 第一个块中的所有线程的 blockIdx.x 变量的值为 0, 第二个线程块中的所有线程的值为 1, 依此类推。与电话系统进行类比, 我们可以将 threadIdx.x 视

为本地电话号码，将 `blockIdx.x` 视为区号。两者共同为全国的每条电话线提供了唯一的电话号码。类似地，每个线程可以组合其 `threadIdx` 和 `blockIdx` 值，在整个网格中为自己创建唯一的全局索引。

在图 2.9 中，唯一的全局索引 `i` 的计算公式为 $i = \text{blockIdx.x} \times \text{blockDim.x} + \text{ThreadIdx.x}$ 。回想一下，在我们的示例中，`blockDim` 是 256。块 0 中线程的 `i` 值范围是 0 到 255。块 1 中线程的 `i` 值范围是 256 到 511。块 2 中线程的 `i` 值范围是 512 到 767。这三个块中的线程形成了从 0 到 767 的值的连续覆盖。由于每个线程使用 `i` 访问 A、B 和 C，因此这些线程覆盖了原始循环的前 768 次迭代。通过启动具有更多块的网格，可以处理更大的向量。通过启动具有 `n` 个或更多线程的网格，可以处理长度为 `n` 的向量。

Fig 2.10

图 2.10 显示了向量加法的核函数。请注意，我们不在内核中使用“`_h`”和“`_d`”约定，因为不存在潜在的混淆。在我们的示例中，我们将无法访问主机内存。内核的语法是 ANSI C，并带有一些值得注意的扩展。首先，在 `vecAddKernel` 函数的声明前面有一个 CUDA-C 特定关键字“`__global__`”。该关键字指示该函数是一个内核，并且可以调用它来在设备上生成线程网格。

Fig 2.11

一般来说，CUDA C 使用三个可在函数声明中使用的限定符关键字扩展了 C 语言。这些关键字的含义总结在图 2.11 中。“`__global__`”关键字表示所声明的函数是 CUDA C 内核函数。请注意，“`global`”一词的两侧各有两个下划线字符。这样的内核函数在设备上执行并且可以从主机调用。在支持动态并行的 CUDA 系统中，也可以从设备调用它，我们将在第 21 章“CUDA 动态并行”中看到。重要的特征是调用这样的内核函数会导致在设备上启动新的线程网格。

“`__device__`”关键字表示所声明的函数是 CUDA 设备函数。设备函数在 CUDA 设备上执行，并且只能从内核函数或其他设备函数调用。设备函数由调用它的设备线程执行，不会导致启动任何新的设备线程⁷。

“`__host__`”关键字表示所声明的函数是 CUDA 主机函数。主机函数只是在主机上执行的传统 C 函数，并且只能从另一个主机函数调用。默认情况下，如果 CUDA 程序中的所有函数在其声明中没有任何 CUDA 关键

⁷稍后我们将解释不同代 CUDA 中使用间接函数调用和递归的规则。一般来说，应该避免在其设备函数和内核函数中使用递归和间接函数调用，以实现最大的可移植性。

字，则它们都是主机函数。这是有道理的，因为许多 CUDA 应用程序都是从纯 CPU 执行环境移植的。程序员在移植过程中会添加内核函数和设备函数。原始功能仍作为主机功能。将所有函数默认为主机函数可以使程序员免去更改所有原始函数声明的繁琐工作。

请注意，可以在函数声明中同时使用“__host__”和“__device__”。这种组合告诉编译系统为同一函数生成两个版本的目标代码。一种是在主机上执行的，并且只能从主机函数中调用。另一个在设备上执行，只能从设备或内核函数中调用。当可以重新编译相同的函数源代码以生成设备版本时，这支持常见的用例。许多用户库函数可能属于这一类。

C 的第二个值得注意的扩展，如图 2.10 所示，是内置变量“threadIdx”，“blockIdx”和“blockDim”。回想一下，所有线程都执行相同的内核代码，并且需要有一种方法让它们彼此区分并将每个线程引导至数据的特定部分。这些内置变量是线程访问为线程提供识别坐标的硬件寄存器的方法。不同的线程将在其 threadIdx.x, blockIdx.x 和 blockDim.x 变量中看到不同的值。为了便于阅读，我们有时会在讨论中将线程称为线程 blockIdx.x, threadIdx.x。

图 2.10 中有一个自动（局部）变量 i。在 CUDA 内核函数中，自动变量是每个线程私有的。也就是说，将为每个线程生成一个 i 版本。如果网格以 10,000 个线程启动，则 i 将会有 10,000 个版本，每个线程一个。线程为其 i 变量分配的值对其他线程不可见。我们将在第 5 章“内存架构和数据局部性”中更详细地讨论这些自动变量。

快速比较图 2.4 和图 2.10 揭示了对 CUDA 内核的重要见解。图 2.10 中的核函数没有与图 2.4 中的循环相对应的循环。读者应该问循环去了哪里。答案是循环现在被线程网格所取代。整个网格相当于循环。网格中的每个线程对应于原始循环的一次迭代。这有时称为循环并行，其中原始顺序代码的迭代由线程并行执行。

注意图 2.10 中的 addVecKernel 中有一个 if(i < n) 语句。这是因为并非所有向量长度都可以表示为块大小的倍数。例如，假设向量长度为 100。最小有效线程块维度为 32。假设我们选择 32 作为块大小。需要启动 4 个线程块来处理所有 100 个向量元素。然而，四个线程块将有 128 个线程。我们需要禁止线程块 3 中的最后 28 个线程执行原始程序未预期的工作。由于所有线程都将执行相同的代码，因此所有线程都将根据 n（即 100）测试其 i 值。使用 if (i, n) 语句，前 100 个线程将执行加法，而最后 28 个则不会。这允许调用内核来处理任意长度的向量。

2.6 调用核函数

Fig 2.12

实现内核函数后，剩下的步骤是从主机代码调用该函数来启动网格。如图 2.12 所示。当主机代码调用内核时，它通过执行配置参数设置网格和线程块尺寸。配置参数在传统 C 函数参数之前的“<<<”和“>>>”之间给出。第一个配置参数给出了网格中的块数。第二个指定每个块中的线程数。在此示例中，每个块中有 256 个线程。为了确保网格中有足够的线程来覆盖所有向量元素，我们需要将网格中的块数设置为所需线程数的上限除法（将商四舍五入到直接较高的整数值）（本例中为 n ）乘以线程块大小（本例中为 256）。有多种方法可以进行天花板划分。一种方法是将 C 上限函数应用于 $n/256.0$ 。使用浮点值 256.0 确保我们为除法生成一个浮点值，以便上限函数可以正确地将其向上舍入。例如，如果我们想要 1000 个线程，我们将启动 $\text{ceil}(1000/256.0) = 4$ 个线程块。结果，该语句将启动 $4 \times 256 = 1024$ 个线程。通过内核中的 $\text{if}(i < n)$ 语句，如图 2.10 所示，前 1000 个线程将对 1000 个向量元素执行加法。其余 24 个不会。

Fig 2.13

图 2.13 显示了 `vecAdd` 函数中的最终主机代码。该源代码完成了图 2.5 中的框架。2.12 和 2.13 共同说明了一个简单的 CUDA 程序，它由主机代码和设备内核组成。该代码被硬连线为使用每个 256 个线程的线程块⁸。但是，所使用的线程块的数量取决于向量 (n) 的长度。如果 n 为 750，则将使用三个线程块。如果 n 为 4000，则将使用 16 个线程块。如果 n 为 2,000,000，则将使用 7813 个块。请注意，所有线程块都对向量的不同部分进行操作。它们可以按任意顺序执行。程序员不得对执行顺序做出任何假设。具有少量执行资源的小型 GPU 可能仅并行执行这些线程块中的一个或两个。更大的 GPU 可以并行执行 64 或 128 个块。这使得 CUDA 内核在硬件执行速度方面具有可扩展性。也就是说，相同的代码在小型 GPU 上以较低的速度运行，而在较大的 GPU 上以较高的速度运行。我们将在第 4 章“计算架构和调度”中重新讨论这一点。

需要再次指出的是，使用向量加法示例是为了简单起见。实际上，分配设备内存、从主机到设备的输入数据传输、从设备到主机的输出数据传输以及取消分配设备内存的开销可能会使生成的代码比图 2.4 中的原始顺序代码慢。这是因为内核完成的计算量相对于处理或传输的数据量来说很小。对

⁸虽然我们在此示例中使用任意块大小 256，但块大小应由稍后将介绍的许多因素确定。

于两个浮点输入操作数和一个浮点输出操作数仅执行一次加法。实际应用程序通常具有相对于处理的数据量而言需要更多工作的内核，这使得额外的开销是值得的。实际应用程序还倾向于在多个内核调用之间将数据保留在设备内存中，以便可以分摊开销。我们将展示此类应用的几个示例。

2.7 编译

我们已经看到，实现 CUDA C 内核需要使用各种不属于 C 的扩展。一旦在代码中使用了这些扩展，传统的 C 编译器就不再可接受。代码需要由能够识别和理解这些扩展的编译器来编译，例如 NVCC (NVIDIA C 编译器)。如图 2.14 顶部所示，NVCC 编译器处理 CUDA C 程序，使用 CUDA 关键字来分离主机代码和设备代码。主机代码是直接的 ANSI C 代码，使用主机的标准 C/C++ 编译器进行编译，并作为传统 CPU 进程运行。设备代码标有 CUDA 关键字，指定 CUDA 内核及其关联的辅助函数和数据结构，由 NVCC 编译成称为 PTX 文件的虚拟二进制文件。这些 PTX 文件由 NVCC 的运行时组件进一步编译为真实对象文件，并在支持 CUDA 的 GPU 设备上执行。

Fig 2.14

2.8 总结

本章提供了 CUDA C 编程模型的快速、简化的概述。CUDA C 扩展了 C 语言以支持并行计算。我们在本章中讨论了这些扩展的一个重要子集。为了您的方便，我们将本章讨论的扩展总结如下：

2.8.1 函数声明

CUDA C 扩展了 C 函数声明语法以支持异构并行计算。图 2.12 总结了这些扩展。使用“__global__”、“__device__”或“__host__”之一，CUDA C 程序员可以指示编译器生成内核函数、设备函数或主机函数。所有不带任何这些关键字的函数声明都默认为宿主函数。如果在函数声明中同时使用“__host__”和“__device__”，编译器会生成该函数的两个版本，一种用于设备，一种用于主机。如果函数声明没有任何 CUDA C 扩展关键字，则该函数默认为主机函数。

2.8.2 核函数调用和网格启动

CUDA C 使用 `<<<` 和 `>>>` 包围的内核执行配置参数扩展了 C 函数调用语法。这些执行配置参数仅在调用内核函数来启动网格时使用。我们讨论了定义网格尺寸和每个块尺寸的执行配置参数。读者应参阅 CUDA 编程指南 (NVIDIA, 2021)，了解内核启动扩展以及其他类型的执行配置参数的更多详细信息。

2.8.3 内置变量

CUDA 内核可以访问一组内置的、预定义的只读变量，这些变量允许每个线程将自己与其他线程区分开来，并确定要处理的数据区域。我们在本章中讨论了 `threadIdx`、`blockDim` 和 `blockIdx` 变量。在第 3 章“多维网格和数据”中，我们将讨论使用这些变量的更多细节。

CUDA 支持一组 API 函数来为 CUDA C 程序提供服务。我们在本章中讨论的服务是 `cudaMalloc`、`cudaFree` 和 `cudaMemcpy` 函数。这些函数由主机代码调用，以分别代表调用程序分配设备全局内存、释放设备全局内存以及在主机和设备之间传输数据。读者可参考《CUDA C 编程指南》了解其他 CUDA API 函数。

2.8.4 运行时应用程序编程接口

本章的目标是介绍 CUDA C 的核心概念以及用于编写简单的 CUDA C 程序的基本 CUDA C 扩展。本章绝不是对所有 CUDA 功能的全面介绍。其中一些功能将在本书的其余部分中介绍。然而，我们的重点将放在这些功能支持的关键并行计算概念上。我们将仅介绍并行编程技术的代码示例中所需的 CUDA C 功能。一般来说，我们鼓励读者始终查阅 CUDA C 编程指南，以了解 CUDA C 功能的更多详细信息。

3 多维网格和数据

在第 2 章“异构数据并行计算”中，我们学习了编写一个简单的 CUDA C++ 程序，该程序通过调用内核函数来操作一维数组的元素来启动一维线程网格。内核指定网格中每个单独线程执行的语句。在本章中，我们将更广泛地了解线程是如何组织的，并了解如何使用线程和块来处理多维数组。本章将使用多个示例，包括将彩色图像转换为灰度图像、模糊图像和矩阵乘法。在我们在接下来的章节中继续讨论 GPU 架构、内存组织和性能优化之前，这些示例还可以帮助读者熟悉数据并行性的推理。

3.1 多维网格的组织

在 CUDA 中，网格中的所有线程都执行相同的内核函数，它们依靠坐标（即线程索引）来相互区分并识别要处理的数据的适当部分。正如我们在第 2 章“异构数据并行计算”中看到的，这些线程被组织成两级层次结构：网格由一个或多个块组成，每个块由一个或多个线程组成。块中的所有线程共享相同的块索引，可以通过 `blockIdx`（内置）变量访问该索引。每个线程还有一个线程索引，可以通过 `threadIdx`（内置）变量访问该索引。当线程执行内核函数时，对 `blockIdx` 和 `threadIdx` 变量的引用返回线程的坐标。内核调用语句中的执行配置参数指定网格的维度和每个块的维度。这些尺寸可通过 `gridDim` 和 `blockDim`（内置）变量获得。

一般来说，网格是一个三维 (3D) 块数组，每个块都是一个 3D 线程数组。当调用内核时，程序需要指定网格的大小以及每个维度中的块的大小。这些是通过使用内核调用语句的执行配置参数（在 `__launch_bounds__` 内）指定的。第一个执行配置参数指定网格的尺寸（以块数为单位）。第二个指定每个块的维度（以线程数表示）。每个此类参数的类型为 `dim3`，它是三个元素 `x`、`y` 和 `z` 的整数向量类型。这三个元素指定了三个维度的大小。程序员可以通过将未使用的维度的大小设置为 1 来使用少于三个维度。

例如，以下主机代码可用于调用 `vecAddKernel()` 内核函数并生成由 32 个块组成的一维网格，每个块由 128 个线程组成。网格中的线程总数为 $128 \times 325\,4096$ ：

请注意，`dimBlock` 和 `dimGrid` 是由程序员定义的主机代码变量。这些变量可以具有任何合法的 C 变量名称，只要它们具有类型 `dim3` 即可。例如，以下语句实现与上述语句相同的结果：

网格和块尺寸也可以根据其他变量计算。例如图 2.12 中的内核调用可以写成如下：

这允许块的数量随着向量的大小而变化，以便网格将有足够的线程来覆盖所有向量元素。在此示例中，程序员选择将块大小固定为 256。内核调用时变量 `n` 的值将确定网格的维度。如果 `n` 等于 1000，则网格将由四个块组成。如果 `n` 等于 4000，则网格将有 16 个块。在每种情况下，都会有足够的线程来覆盖所有向量元素。一旦网格启动，网格和块尺寸将保持不变，直到整个网格执行完毕。

为了方便起见，CUDA 提供了一种特殊的快捷方式来调调用具有一维 (1D) 网格和块的内核。可以使用算术表达式来指定一维网格和块的配置，而不是使用 `dim3` 变量。在这种情况下，CUDA 编译器简单地将算术表达式作为 `x` 维度，并假设 `y` 和 `z` 维度为 1。这给我们提供了如图 2.12 所示的内核调用语句：

熟悉 C++ 的读者会意识到，这种一维配置的“速记”约定利用了 C++ 构造函数和默认参数的工作方式。`dim3` 构造函数的参数默认值为 1。当在需要 `dim3` 的地方传递单个值时，该值将传递给构造函数的第一个参数，而第二个和第三个参数则采用默认值 1。结果是一个一维网格或块，其中 `x` 维度的大小是传递的值，`y` 和 `z` 维度的大小为 1。

在内核函数中，变量 `gridDim` 和 `blockDim` 的 `x` 字段根据执行配置参数的值进行预初始化。例如，如果 `n` 等于 4000，则对 `vectAddkernel` 内核中的 `gridDim.x` 和 `blockDim.x` 的引用将分别得到 16 和 256。请注意，与主机代码中的 `dim3` 变量不同，内核函数中这些变量的名称是 CUDA C 规范的一部分，无法更改。也就是说，`gridDim` 和 `blockDim` 是内核中的内置变量，并且始终分别反映网格和块的尺寸。

在 CUDA C 中，`gridDim.x` 的允许值范围为 1 到 $2^{31}-1$ ，`gridDim.y` 和 `gridDim.z` 的允许值范围为 1 到 65,535。块中的所有线程共享相同的 `blockIdx.x`、`blockIdx.y` 和 `blockIdx.z` 值。其中，`blockIdx.x` 的取值范围为 $0 \sim \text{gridDim.x}-1$ ，`blockIdx.y` 的取值范围为 $0 \sim \text{gridDim.y}-1$ ，`blockIdx.z` 的取值范围为 $0 \sim \text{gridDim.z}-1$ 。

现在我们将注意力转向块的配置。每个块都被组织成一个 3D 线程数组。可以通过将 `blockDim.z` 设置为 1 来创建二维 (2D) 块。可以通过将 `blockDim.y` 和 `blockDim.z` 设置为 1 来创建一维块，如 `vectorAddkernel` 示例中所示。正如我们之前提到的，网格中的所有块都具有相同的尺寸和大

小。块的每个维度中的线程数由内核调用时的第二个执行配置参数指定。在内核中，此配置参数可以作为 `blockDim` 的 `x`、`y` 和 `z` 字段进行访问。

当前 CUDA 系统中块的总大小限制为 1024 个线程。这些线程可以以任意方式分布在三个维度上，只要线程总数不超过 1024。例如，`blockDim` 值为 (512, 1, 1)、(8, 16, 4) 和 (32, 16, 2) 都允许，但 (32, 32, 2) 不允许，因为线程总数会超过 1024。

网格及其块不需要具有相同的维度。网格可以具有比其块更高的维度，反之亦然。例如，图 3.1 显示了一个小型玩具网格示例，其 `gridDim` 为 (2, 2, 1)，`blockDim` 为 (4, 2, 2)。可以使用以下主机代码创建这样的网格：

图 3.1 中的网格由组织成 2 3 2 阵列的四个块组成。每个块都标有 (`blockIdx.y`, `blockIdx.x`)。例如，块 (1,0) 具有 `blockIdx.y` 5 1 和 `blockIdx.x` 5 0。请注意，块和线程标签的顺序是最高维度排在前面。此表示法使用的顺序与 C 语句中用于设置配置参数的顺序相反，其中最低维度在前。当我们说明在访问多维数据时线程坐标到数据索引的映射时，这种标记块的反向排序效果更好。

每个 `threadIdx` 还包含三个字段：`x` 坐标 `threadIdx.x`、`y` 坐标 `threadIdx.y` 和 `z` 坐标 `threadIdx.z`。图 3.1 说明了块内线程的组织。在此示例中，每个块被组织成 4 3 2 3 2 个线程数组。由于网格内的所有块都具有相同的尺寸，因此我们仅显示其中之一。图 3.1 扩展了块 (1,1) 以显示其 16 个线程。例如，线程 (1,0,2) 具有 `threadIdx.z` 5 1、`threadIdx.y` 5 0 和 `threadIdx.x` 5 2。请注意，在本示例中，我们有 4 个块，每个块有 16 个线程，总共有网格中有 64 个线程。我们使用这些小数字是为了保持插图简单。典型的 CUDA 网格包含数千到数百万个线程。

3.2 将线程映射到多维数据

1D、2D 或 3D 线程组织的选择通常基于数据的性质。例如，图片是像素的二维阵列。使用由 2D 块组成的 2D 网格通常可以方便地处理图片中的像素。图 3.2 示出了用于处理 62 3 761F1F 2 图片 P（垂直或 `y` 方向上 62 个像素和水平或 `x` 方向上 76 个像素）的这种布置。假设我们决定使用 16 3 16 块，`x` 方向有 16 个线程，`y` 方向有 16 个线程。我们需要 `y` 方向上的 4 个块和 `x` 方向上的 5 个块，这将导致 4 3 5 5 20 个块，如图 3.2 所示。粗线标记了块边界。阴影区域描绘了覆盖像素的线。每个线程被分配来处理一个像素，该像素的 `y` 和 `x` 坐标源自其 `blockIdx`、`blockDim` 和 `threadIdx` 变

量值：

例如，块 (1,0) 的线程 (0,0) 要处理的 Pin 元素可以如下标识：

请注意，在图 3.2 中，我们在 y 方向上有两个额外的线程，在 x 方向上有四个额外的线程。也就是说，我们将生成 64 3 80 个线程来处理 62 3 76 个像素。这类似于图 2.9 中的 1D 内核 vecAddKernel 使用四个 256 线程块处理 1000 元素向量的情况。回想一下，需要图 2.10 中的 if 语句来防止额外的 24 个线程生效。同样，我们应该期望图片处理内核函数将具有 if 语句来测试线程的垂直和水平索引是否落在有效的像素范围内。

我们假设主机代码使用整数变量 n 来跟踪 y 方向上的像素数，并使用另一个整数变量 m 来跟踪 x 方向上的像素数。我们进一步假设输入的图片数据已经被复制到设备全局内存中并且可以通过指针变量 Pin_d 来访问。输出图片已分配在设备内存中，可以通过指针变量 Pout_d 进行访问。下面的宿主代码可以调用一个 2D 内核 colorToGrayscaleConversion 来处理图片，如下：

在此示例中，为简单起见，我们假设块的尺寸固定为 16 3 16。另一方面，网格的尺寸取决于图片的尺寸。为了处理 1500 3 2000 (300 万像素) 图片，我们将生成 11,750 个块：y 方向 94 个，x 方向 125 个。在内核函数中，对 gridDim.x、gridDim.y、blockDim.x 和 blockDim.y 的引用将分别得到 125、94、16 和 16。

在展示内核代码之前，我们首先需要了解 C 语句如何访问动态分配的多维数组的元素。理想情况下，我们希望将 Pin_d 作为 2D 数组进行访问，其中第 j 行和第 i 列的元素可以作为 Pin_d[j][i] 进行访问。然而，开发 CUDA C 所依据的 ANSI C 标准要求编译时知道 Pin 中的列数，以便将 Pin 作为 2D 数组进行访问。不幸的是，对于动态分配的数组，这些信息在编译时是未知的。事实上，使用动态分配数组的部分原因是允许这些数组的大小和维度根据运行时的数据大小而变化。因此，动态分配的二维数组中的列数信息在编译时是未知的。因此，程序员需要显式地将动态分配的 2D 数组线性化或“展平”为当前 CUDA C 中的等效 1D 数组。

实际上，C 中的所有多维数组都是线性化的。这是由于现代计算机中使用了“平面”内存空间（请参阅“内存空间”侧边栏）。对于静态分配的数组，编译器允许程序员使用更高维的索引语法（例如 Pin_d[j][i]）来访问其元素。在底层，编译器将它们线性化为等效的一维数组，并将多维索引语法转换为一维偏移量。在动态分配数组的情况下，由于编译时缺乏维度信息，当前的

CUDA C 编译器将此类转换的工作留给了程序员。

至少有两种方法可以使二维数组线性化。一种是将同一行的所有元素放置到连续的位置。然后将这些行依次放入内存空间中。这种排列称为行优先布局,如图 3.3 所示。为了提高可读性,我们用 $M_{j,i}$ 来表示 M 中第 j 行第 i 列的元素。 $M_{j,i}$ 相当于 C 表达式 $M[j][i]$,但可读性稍好一些。图 3.3 显示了一个示例,其中 4×4 矩阵 M 被线性化为 16 元素的一维数组,首先是第 0 行的所有元素,然后是第 1 行的 4 个元素,依此类推。因此, M 中第 j 行第 i 列的元素的一维等效索引为 $j \times 4 + i$ 。 $j \times 4$ 项会跳过 j 行之前的行的所有元素。然后,第 i 项在第 j 行的部分中选择正确的元素。例如, $M_{2,1}$ 的一维索引为 $2 \times 4 + 1 = 9$ 。如图 3.3 所示,其中 M_9 是与 $M_{2,1}$ 等效的一维索引。这就是 C 编译器线性化二维数组的方式。

线性化二维数组的另一种方法是将同一列的所有元素放置在连续的位置。然后将这些列依次放入内存空间中。这种排列称为列优先布局,由 FORTRAN 编译器使用。请注意,二维数组的列优先布局等效于其转置形式的行优先布局。我们不会在此花费更多时间,只是要提一下,以前的主要编程经验是使用 FORTRAN 的读者应该知道 CUDA C 使用行优先布局而不是列优先布局。此外,许多设计供 FORTRAN 程序使用的 C 库使用列优先布局来匹配 FORTRAN 编译器布局。因此,如果用户从 C 程序调用这些库,这些库的手册页通常会告诉用户转置输入数组。

现在我们准备研究 `colorToGrayscaleConversion` 的源代码,如图 3.4 所示。内核代码使用以下公式将每个彩色像素转换为其对应的灰度像素:

水平方向总共有 $\text{blockDim.x} \times \text{gridDim.x}$ 线程。与 `vecAddKernel` 示例类似,以下表达式生成从 0 到 $\text{blockDim.x} \times \text{gridDim.x} - 1$ 的每个整数值 (第 06 行):

我们知道 $\text{gridDim.x} \times \text{blockDim.x}$ 大于或等于 `width` (从主机代码传入的 `m` 值)。我们的线程数至少与水平方向上的像素数一样多。我们还知道,垂直方向上的线程数至少与像素数一样多。因此,只要我们测试并确保只有行和列值都在范围内,即 $(\text{col}, \text{width}) \&\& (\text{row}, \text{height})$, 我们就能覆盖图片中的每个像素 (第 07 号线)。

由于每行都有宽度像素,我们可以为行 `row` 和列 `col` 处的像素生成一维索引,即 $\text{row} \times \text{width} + \text{col}$ (第 10 行)。此 1D 索引 `greyOffset` 是 `Pout` 的像素索引,因为输出灰度图像中的每个像素都是 1 个字节 (无符号字符)。以我们的 623×76 图像为例,块 (1,0) 的线程 (0,0) 计算出 `Pout` 像素的线性

化一维索引，公式如下：

至于 Pin，我们需要将灰色像素索引乘以 32F2F 3（第 13 行），因为每个彩色像素存储为三个元素（r、g、b），每个元素都是 1 个字节。生成的 rgbOffset 给出了 Pin 数组中颜色像素的起始位置。我们从 Pin 数组的三个连续字节位置读取 r、g 和 b 值（第 14-16 行），执行灰度像素值的计算，并使用 grayOffset 将该值写入 Pout 数组（第 19 行）。在我们的 62 3 76 图像示例中，由块 (1,0) 的线程 (0,0) 处理的 Pin 像素的第一个分量的线性化一维索引可以使用以下公式计算：

正在访问的数据是从字节偏移量 3648 开始的 3 个字节。

图 3.5 说明了在处理 62 3 76 示例时 colorToGrayscaleConversion 的执行情况。假设有 16 3 16 个块，调用 colorToGrayscaleConversion 内核会生成 64 3 80 个线程。网格将有 4 3 5 5 20 个块：四个在垂直方向，五个在水平方向。块的执行行为将落入四种不同情况之一，如图 3.5 中的四个阴影区域所示。

第一个区域在图 3.5 中标记为 1，由属于覆盖图片中大部分像素的 12 个块的线程组成。这些线程的 col 和 row 值都在范围内；所有这些线程都通过了 if 语句测试并处理图片暗阴影区域中的像素。也就是说，每个块中的所有 16 3 16 5 256 个线程将处理像素。

第二个区域，在图 3.5 中标记为 2，包含属于覆盖图片右上像素的中等阴影区域中的三个块的线程。虽然这些线程的 row 值始终在范围内，但其中一些线程的 col 值超过了 m 值 76。这是因为水平方向上的线程数始终是由该线程选择的 blockDim.x 值的倍数。程序员（本例中为 16 名）。覆盖 76 个像素所需的 16 的最小倍数是 80。因此，每行中的 12 个线程将在范围内找到其 col 值并处理像素。每行中剩余的四个线程将发现它们的 col 值超出范围，因此将无法通过 if 语句条件。这些线程不会处理任何像素。总体而言，每个块中的 16 3 16 5 256 个线程中的 12 3 16 5 192 个线程将处理像素。

第三个区域，在图 3.5 中标记为 3，占覆盖图片中阴影区域的左下四个块。虽然这些线程的 col 值总是在范围内，但其中一些线程的 row 值超过了 n 值 62。这是因为垂直方向上的线程数始终是由该线程选择的 blockDim.y 值的倍数。程序员（本例中为 16 名）。16 覆盖 62 的最小倍数是 64。因此，每列中的 14 个线程将在范围内找到其行值并处理像素。每列中剩余的两个线程将不会通过 if 语句，并且不会处理任何像素。总体而言，256 个线程中的 16 3 14 5 224 个将处理像素。

第四个区域，在图 3.5 中标记为 4，包含覆盖图片右下浅阴影区域的线。与区域 2 一样，前 14 行中每一行中的 4 个线程都会发现它们的 col 值超出范围。与区域 3 一样，该块的整个底部两行将发现其行值超出范围。总体而言，16 3 16 5 256 个线程中只有 14 3 12 5 168 个线程会处理像素。

通过在线性化数组时包含另一个维度，我们可以轻松地将 2D 数组的讨论扩展到 3D 数组。这是通过将数组的每个“平面”依次放入地址空间来完成的。假设程序员使用变量 m 和 n 分别跟踪 3D 数组中的列数和行数。程序员在调用内核时还需要确定 blockDim.z 和 gridDim.z 的值。在内核中，数组索引将涉及另一个全局索引：

对 3D 数组 P 的线性化访问将采用 $P[\text{plane} \rightarrow m \rightarrow n + \text{row} \rightarrow m + \text{col}]$ 的形式。处理 3D P 数组的内核需要检查所有三个全局索引（plane、row 和 col）是否落在数组的有效范围内。CUDA 内核中 3D 数组的使用将在第 8 章 Stencil 中对模板模式进行进一步研究。

3.3 图像模糊：一个更复杂的核函数

我们研究了 vecAddkernel 和 colorToGrayscaleConversion，其中每个线程仅对一个数组元素执行少量算术运算

ment。这些内核很好地满足了它们的目的：说明基本的 CUDA C 程序结构和数据并行执行概念。此时，读者应该问一个显而易见的问题：CUDA C 程序中的所有线程是否仅彼此独立地执行如此简单且琐碎的操作？答案是不。在实际的 CUDA C 程序中，线程经常对其数据执行复杂的操作，并且需要相互协作。在接下来的几章中，我们将研究展示这些特征的日益复杂的示例。我们将从图像模糊函数开始。

图像模糊可以消除像素值的突然变化，同时保留对于识别图像关键特征至关重要的边缘。图 3.6 说明了图像模糊的效果。简单地说，我们使图像变得模糊。对于人眼来说，模糊的图像往往会掩盖细节并呈现“大局”印象，或者图片中的主要主题对象。在计算机图像处理算法中，图像模糊的常见用例是通过使用干净的周围像素值校正有问题的像素值来减少图像中噪声和颗粒渲染效果的影响。在计算机视觉中，图像模糊可用于允许边缘检测和对象识别算法专注于主题对象，而不是被大量细粒度对象所困扰。在显示器中，图像模糊有时用于通过模糊图像的其余部分来突出显示图像的特定部分。

从数学上讲，图像模糊函数将输出图像像素的值计算为包含输入图像中像素的像素块的加权和。正如我们将在第 7 章“卷积”中了解到的那样，此

类加权值的计算属于卷积模式。在本章中，我们将使用一种简化的方法，对目标像素周围（包括目标像素）的 $N \times N$ 像素块取简单平均值。为了保持算法简单，我们不会根据与目标像素的距离对任何像素的值进行权重。实际上，放置这样的权重在卷积模糊方法中很常见，例如高斯模糊。

图 3.7 显示了使用 3×3 补丁进行图像模糊的示例。当计算（行，列）位置处的输出像素值时，我们看到补丁以位于（行，列）位置的输入像素为中心。 3×3 补丁跨越三行（row-1、row、row+1）和三列（col-1、col、col+1）。例如，计算（25, 50）处输出像素的 9 个像素的坐标分别为（24, 49）、（24, 50）、（24, 51）、（25, 49）、（25, 50）、（25, 51）、（26, 49）、（26, 50）和（26, 51）。

图 3.8 显示了图像模糊内核。与 colorToGrayscaleConversion 中使用的策略类似，我们使用每个线程来计算输出像素。也就是说，线程到输出数据的映射保持不变。因此，在内核的开头，我们看到了熟悉的列索引和行索引的计算（第 03-04 行）。我们还看到了熟悉的 if 语句，它根据图像的高度和宽度验证 col 和 row 是否在有效范围内（第 05 行）。只有列索引和行索引都在值范围内的线程才允许参与执行。

如图 3.7 所示，col 和 row 值还给出了用于计算线程输出像素的输入像素块的中心像素位置。图 3.8（第 10-11 行）中的嵌套 for 循环迭代块中的所有像素。我们假设程序有一个已定义的常量 BLUR_SIZE。BLUR_SIZE 的值设置为使得 BLUR_SIZE 给出面片每侧（半径）上的像素数， $2 \times \text{BLUR_SIZE} + 1$ 给出面片一维上的像素总数。例如，对于 3×3 补丁，BLUR_SIZE 设置为 1，而对于 7×7 补丁，BLUR_SIZE 设置为 3。外循环迭代补丁的行。对于每一行，内部循环都会迭代补丁的列。

在我们的 3×3 补丁示例中，BLUR_SIZE 为 1。对于计算输出像素（25, 50）的线程，在外循环的第一次迭代期间，curRow 变量为 row-BLUR_SIZE 5（25-2=23）因此，在外循环的第一次迭代期间，内循环迭代第 24 行中的块像素。内循环使用 curCol 变量从列 col-BLUR_SIZE 5 50-1=49 迭代到 col+BLUR_SIZE 5 51。因此，在外循环的第一次迭代中处理的像素是（24, 49）、（24, 50）和（24, 51）。读者应该验证在外循环的第二次迭代中，内循环迭代像素（25, 49）、（25, 50）和（25, 51）。最后，在外循环的第三次迭代中，内循环迭代像素（26, 49）、（26, 50）和（26, 51）。

第 16 行使用 curRow 和 curCol 的线性化索引来访问当前迭代中访问的输入像素的值。它将像素值累积到运行总和变量 pixVal 中。第 17 行记录了这样一个事实：通过增加像素变量，又将一个像素值添加到运行总和中。

处理完 patch 中的所有像素后，第 22 行通过将 pixVal 值除以像素值来计算 patch 中像素的平均值。它使用行和列的线性化索引将结果写入其输出像素。

第 15 行包含一个条件语句，用于保护第 16 行和第 17 行的执行。例如，在计算图像边缘附近的输出像素时，补丁可能会超出输入图像的有效范围。这在图 3.9 中进行了说明，假设有 3×3 个补丁。在情况 1 中，左上角的像素变得模糊。输入图像中不存在预期补丁中的九个像素中的五个。在这种情况下，输出像素的行和列值分别为 0 和 0。在嵌套循环的执行过程中，九次迭代的 curRow 和 curCol 值为 (21, 2 1), (21,0), (21,1), (0, 2 1), (0,0), (0,1)、(1, 2 1)、(1,0) 和 (1,1)。请注意，对于图像外部的 5 个像素，至少有一个值小于 0。if 语句的 curRow , 0 和 curCol , 0 条件捕获这些值并跳过第 16 行和第 17 行的执行。结果，只有四个有效像素的值被累加到运行和变量中。像素值也仅正确增加四次，以便可以在第 22 行正确计算平均值。

读者应该研究图 3.9 中的其他情况并分析 blurKernel 中嵌套循环的执行行为。请注意，大多数线程将在输入图像中找到其分配的 3×3 块中的所有像素。他们将累积所有九个像素。然而，对于四个角上的像素，负责的线程只会累积四个像素。对于四个边缘上的其他像素，负责的线程将累积六个像素。这些变化使得需要跟踪与可变像素一起累积的实际像素数。

3.4 矩阵乘法

矩阵-矩阵乘法，或简称矩阵乘法，是基本线性代数子程序标准的重要组成部分（请参阅“线性代数函数”边栏）。它是许多线性代数求解器的基础，例如 LU 分解。这也是使用卷积神经网络进行深度学习的重要计算，这将在第 16 章“深度学习”中详细讨论。

$I \ 3 \ j$ (i 行 \times j 列) 矩阵 M 和 $j \ 3 \ k$ 矩阵 N 之间的矩阵乘法生成 $I \ 3 \ k$ 矩阵 P 。执行矩阵乘法时，输出矩阵 P 的每个元素都是 a 的内积 M 行， N 列。我们将继续使用约定，其中 P row, col 是垂直方向上第 rowth 位置和水平方向上第 colth 位置的元素。如图 3.10 所示， P row,col (P 中的小方块) 是 M 的 rowth 行 (M 中显示为水平条) 形成的向量与 M 的 colth 列形成的向量的内积。 N (显示为 N 中的垂直条)。两个向量的内积 (有时称为点积) 是各个向量元素的乘积之和。那是，

要使用 CUDA 实现矩阵乘法，我们可以使用与 colorToGrayscaleConversion 相同的方法将网格中的线程映射到输出矩阵 P 的元素。即每个线程

负责计算一个 P 元素。每个线程要计算的 P 元素的行索引和列索引与之前相同：

和

通过这种一对一映射，行和列线程索引也是其输出元素的行和列索引。图 3.11 显示了基于线程到数据映射的内核源代码。读者应该立即看到熟悉的计算 row 和 col 的模式（第 03-04 行）以及测试 row 和 col 是否都在范围内的 if 语句（第 05 行）。这些语句与 colorToGrayscaleConversion 中的对应语句几乎相同。唯一显着的区别是，我们做出了一个简化的假设：matrixMulKernel 只需要处理方阵，因此我们将宽度和高度都替换为 Width。这种线程到数据的映射有效地将 P 划分为图块，其中一个图块在图 3.10 中显示为浅色方块。每个块负责计算这些图块之一。

现在我们将注意力转向每个线程所做的工作。回想一下，P row,col 计算为 M 的第 rowth 行和 N 的 colth 列的内积。在图 3.11 中，我们使用 for 循环来执行此内积运算。在进入循环之前，我们将局部变量 Pvalue 初始化为 0（第 06 行）。循环的每次迭代都会访问 M 的第 rowth 行中的一个元素和 N 的 colth 列中的一个元素，将两个元素相乘，并将乘积累加到 Pvalue 中（第 08 行）。

让我们首先关注在 for 循环中访问 M 元素。使用行主序将 M 线性化为等效的一维数组。即 M 的行从第 0 行开始依次放置在内存空间中。因此，第 1 行的起始元素是 $M[1 \times \text{Width}]$ ，因为我们需要考虑第 0 行的所有元素。一般来说，第 1 行的起始元素是 $M[\text{row} \times \text{Width}]$ 。由于一行的所有元素都放置在连续的位置，因此第 rowth 行的第 k 个元素位于 $M[\text{row} \times \text{Width} + k]$ 。这个线性化数组偏移量就是我们在图 3.11（第 08 行）中使用的。

现在我们将注意力转向访问 N。如图 3.11 所示，colth 列的起始元素是第 0 行的 colth 元素，即 $N[\text{col}]$ 。访问 colth 列中的下一个元素需要跳过整行。这是因为同一列的下一个元素与下一行中的相同元素。因此，colth 列的第 k 个元素是 $N[k \times \text{Width} + \text{col}]$ （第 08 行）。

执行退出 for 循环后，所有线程的 Pvalue 变量中都有其 P 元素值。然后，每个线程使用 1D 等效索引表达式 $\text{row} \times \text{Width} + \text{col}$ 写入其 P 元素（第 10 行）。同样，此索引模式类似于 colorToGrayscaleConversion 内核中使用的索引模式。

我们现在用一个小例子来说明矩阵乘法内核的执行。图 3.12 显示了 BLOCK_WIDTH 5 2 的 4 3 4 P。虽然如此小的矩阵和块大小不太现实，

但它们允许我们将整个示例放入一张图片中。P 矩阵被分为 4 个 tile，每个块计算一个 tile。我们通过创建由 2 3 2 个线程数组组成的块来实现这一点，每个线程计算一个 P 元素。在该示例中，块 (0,0) 的线程 (0,0) 计算 P_{0,0}，而块 (1,0) 的线程 (0,0) 计算 P_{2,0}。

matrixMulKernel 中的 row 和 col 索引标识要由线程计算的 P 元素。行索引还标识 M 的行，列索引标识 N 的列作为线程的输入值。图 3.13 说明了每个线程块中的乘法操作。对于小矩阵乘法示例，块 (0,0) 中的线程产生四个点积。块 (0,0) 中线程 (1,0) 的行索引和列索引分别为 $0 \times 01\ 15\ 1$ 和 $0 \times 01\ 05\ 0$ 。因此，线程映射到 P_{1,0} 并计算 M 的第 1 行和 N 的第 0 列的点积。

让我们看一下图 3.11 中线程 (0,0) 在块 (0,0) 中的 for 循环的执行情况。在迭代 0 ($k5\ 0$) 期间， $row \times Width1\ k5\ 0 \times 41\ 05\ 0$ 和 $k \times Width1\ col5\ 0 \times 41\ 05\ 0$ 。因此，访问的输入元素是 M[0] 和 N[0]，它们是 1D 等价的 M_{0,0} 和 N_{0,0}。请注意，这些确实是 M 的第 0 行和 N 的第 0 列的第 0 个元素。在迭代 1 ($k5\ 1$) 期间， $row \times Width1\ k\ 5\ 0 \times 41\ 15\ 1$ 和 $k \times Width1\ col\ 5\ 1 \times 41\ 05\ 4$ 。因此我们正在访问 M[1] 和 N[4]，它们是 M_{0,1} 和 N_{1,0} 的一维等价物。这些是 M 的第 0 行和 N 的第 0 列的第一个元素。在迭代 2 ($k5\ 2$) 期间， $row \times Width1\ k\ 5\ 0 \times 41\ 25\ 2$ 和 $k \times Width1\ col\ 5\ 2 \times 41\ 05\ 8$ ，结果为 M[2] 和 N[8]。因此，访问的元素是 M_{0,2} 和 N_{2,0} 的一维等效项。最后，在迭代 3 ($k5\ 3$) 期间， $row \times Width1\ k\ 5\ 0 \times 41\ 35\ 3$ 和 $k \times Width1\ col\ 5\ 3 \times 41\ 05\ 12$ ，结果是 M[3] 和 N[12]，即 M 的一维等价物 _{0,3} 和 N_{3,0}。现在我们已经验证了 for 循环在块 (0,0) 中对线程 (0,0) 执行 M 第 0 行和 N 第 0 列之间的内积。循环结束后，线程写入 P[行 \times 宽度 + 列]，即 P[0]。这是 P_{0,0} 的一维等效项，因此块 (0,0) 中的线程 (0,0) 成功计算了 M 的第 0 行和 N 的第 0 列之间的内积，并将结果存放在 P_{0,0} 中。

我们将把它作为一个练习，让读者手动执行和验证块 (0,0) 或其他块中其他线程的 for 循环。

由于网格的大小受到每个网格的最大块数和每个块的线程数的限制，因此，matrixMulKernel 可以处理的最大输出矩阵 P 的大小也将受到这些约束的限制。在要计算大于此限制的输出矩阵的情况下，可以将输出矩阵划分为大小可以被网格覆盖的子矩阵，并使用主机代码为每个子矩阵启动不同的网格。或者，我们可以更改内核代码，以便每个线程计算更多的 P 元素。我们将在本书后面探讨这两种选择。

3.5 总结

CUDA 网格和块是多维的，最多三个维度。网格和块的多维性对于组织要映射到多维数据的线程很有用。内核执行配置参数定义网格及其块的维度。`blockIdx` 和 `threadIdx` 中的唯一坐标允许网格线程识别自身及其数据域。程序员有责任在内核函数中使用这些变量，以便线程可以正确识别要处理的数据部分。当访问多维数据时，程序员通常必须将多维索引线性化为一维偏移量。原因是 C 中动态分配的多维数组通常以行优先顺序存储为一维数组。我们使用日益复杂的示例来让读者熟悉使用多维网格处理多维数组的机制。这些技能将是理解并行模式及其相关优化技术的基础。

4 计算架构和调度

在第 1 章“简介”中，我们看到 CPU 的设计目的是最大限度地减少指令执行的延迟，而 GPU 的设计目的是最大限度地提高执行指令的吞吐量。在第 2 章“异构数据并行计算”和第 3 章“多维网格和数据”中，我们学习了 CUDA 编程接口的核心功能，用于创建和调用内核来启动和执行线程。在接下来的三章中，我们将讨论现代 GPU 的架构，包括计算架构和内存架构，以及源于对这种架构的理解的性能优化技术。本章介绍了 GPU 计算架构的几个方面，这些方面对于 CUDA C 程序员理解和推理其内核代码的性能行为至关重要。我们将首先展示计算架构的高级简化视图，并探讨灵活的资源分配、块调度和占用的概念。然后我们将深入讨论线程调度、延迟容忍、控制发散和同步。我们将通过描述可用于查询 GPU 中可用资源的 API 函数以及在执行内核时帮助估计 GPU 占用率的工具来结束本章。在接下来的两章中，我们将介绍 GPU 内存架构的核心概念和编程注意事项。特别是，第 5 章“内存架构和数据局部性”重点介绍了片上内存架构，第 6 章“性能考虑因素”简要介绍了片外内存架构，然后详细阐述了整个 GPU 架构的各种性能考虑因素。掌握这些概念的 CUDA C 程序员能够很好地编写和理解高性能并行内核。

4.1 现代 GPU 架构

图 4.1 显示了 CUDA C 程序员对典型支持 CUDA 的 GPU 架构的高级视图。它被组织成一系列高度线程化的流式多处理器 (SM)。每个 SM 都有多个称为流处理器或 CUDA 核心（以下简称为核心）的处理单元，如图 4.1 中 SM 内的小块所示，它们共享控制逻辑和内存资源。例如，Ampere A100 GPU 有 108 个 SM，每个 SM 有 64 个核心，整个 GPU 总共有 6912 个核心。

SM 还具有不同的片上存储器结构，在图 4.1 中统称为“存储器”。这些片上存储器结构将是第 5 章“存储器架构和数据局部性”的主题。GPU 还配备了千兆字节的片外设备内存，在图 4.1 中称为“全局内存”。虽然较旧的 GPU 使用图形双数据速率同步 DRAM，但从 NVIDIA Pascal 架构开始的较新 GPU 可能会使用 HBM（高带宽内存）或 HBM2，它们由与 GPU 紧密集成在同一个内存中的 DRAM（动态随机存取内存）模块组成。包裹。为了简洁起见，在本书的其余部分中，我们将所有这些类型的内存广泛地称为

DRAM。我们将在第 6 章“性能注意事项”中讨论访问 GPU DRAM 所涉及的最重要概念。

4.2 Block 调度

当调用内核时，CUDA 运行时系统会启动执行内核代码的线程网格。这些线程逐块分配给 SM。也就是说，一个块中的所有线程同时分配给同一个 SM。

图 4.2 说明了块到 SM 的分配。多个块可能同时分配给同一个 SM。例如，在图 4.2 中，每个 SM 分配了三个块。然而，块需要预留硬件资源来执行，因此只能将有限数量的块同时分配给给定的 SM。块数量的限制取决于第 4.6 节中讨论的各种因素。

由于 SM 数量有限以及可以同时分配给每个 SM 的块数量有限，因此可以在 CUDA 设备中同时执行的块总数受到限制。大多数网格包含的块比这个数量多得多。为了确保网格中的所有块都得到执行，运行时系统维护需要执行的块的列表，并在先前分配的块完成执行时将新块分配给 SM。

以块为单位将线程分配给 SM 可以保证同一块中的线程在同一 SM 上同时调度。这种保证使得同一块中的线程可以以跨不同块的线程无法进行的方式相互交互。¹ 这包括屏障同步，这将在 4.3 节中讨论。它还包括访问驻留在 SM 上的低延迟共享内存，这将在第 5 章“内存架构和数据局部性”中讨论。

4.3 同步和透明的规模化

CUDA 允许同一块中的线程使用屏障同步函数 `__syncthreads()` 协调其活动。请注意，“__”由两个“_”字符组成。当线程调用 `__syncthreads()` 时，它将保留在调用的程序位置，直到同一块中的每个线程都到达该位置。这确保了块中的所有线程都已完成其执行的一个阶段，然后它们中的任何一个都可以进入下一阶段。

屏障同步是协调并行活动的一种简单且流行的方法。在现实生活中，我们经常使用屏障同步来协调多人的并行活动。例如，假设四个朋友开车去购物中心。他们都可以去不同的商店购买自己的衣服。这是一项并行活动，并且比他们全部作为一个组并依次访问所有感兴趣的商店的情况要高效得多。然而，在他们离开商场之前，需要进行屏障同步。他们必须等到四个朋友都回到车上后才能离开。比其他人早完成的人必须等待比其他人更晚完成的

人。如果没有障碍同步，当汽车离开时，一个或多个人可能会留在商场里，这可能会严重损害他们的友谊！

图 4.3 说明了屏障同步的执行过程。块中有 N 个线程。时间从左向右。有些线程较早到达屏障同步语句，有些则晚得多。早到的人会等待迟到的人。当最新的线程到达屏障时，所有线程都可以继续执行。通过屏障同步，“没有人被抛在后面”。

在 CUDA 中，如果存在 `__syncthreads()` 语句，则它必须由块中的所有线程执行。当 `__syncthreads()` 语句放置在 `if` 语句中时，块中的所有线程要么执行包含 `__syncthreads()` 的路径，要么都不执行。对于 `if-then-else` 语句，如果每个路径都有 `__syncthreads()` 语句，则块中的所有线程要么执行 `then-path`，要么全部执行 `else-path`。两个 `__syncthreads()` 是不同的屏障同步点。例如，在图 4.4 中，从第 04 行开始的 `if` 语句中使用了两个 `__syncthreads()`。所有具有偶数 `threadIdx.x` 值的线程都执行 `then` 路径，而其余线程则执行 `else` 路径。第 06 行和第 10 行的 `__syncthreads()` 调用定义了两个不同的屏障。由于并非块中的所有线程都保证执行任一屏障，因此代码违反了使用 `__syncthreads()` 的规则，并将导致未定义的执行行为。一般来说，不正确地使用屏障同步可能会导致不正确的结果，或者导致线程永远相互等待，这称为死锁。程序员有责任避免这种不恰当地使用屏障同步。

屏障同步对块内的线程施加执行约束。这些线程应在彼此接近的时间执行，以避免等待时间过长。更重要的是，系统需要确保参与屏障同步的所有线程都可以访问最终到达屏障所需的资源。否则，永远不会到达屏障同步点的线程可能会导致死锁。CUDA 运行时系统通过将执行资源分配给块中的所有线程作为一个单元来满足此约束，如我们在 4.2 节中看到的。块中的所有线程不仅必须分配给同一个 SM，而且还需要同时分配给该 SM。也就是说，只有当运行时系统获得了块中所有线程完成执行所需的所有资源时，块才能开始执行。这确保了块中所有线程的时间接近性，并防止屏障同步期间出现过多甚至不确定的等待时间。

这导致我们在 CUDA 屏障同步设计中进行重要的权衡。通过不允许不同块中的线程彼此执行屏障同步，CUDA 运行时系统可以以相对于彼此的任何顺序执行块，因为它们都不需要彼此等待。这种灵活性支持可扩展的实施，如图 4.5 所示。图中时间从上到下依次进行。在只有少量执行资源的低成本系统中，可以同时执行少量块，如图 4.5 左侧所示，一次执行两个块。

在具有更多执行资源的高端实现中，可以同时执行许多块，如图 4.5 右侧所示，一次执行四个块。如今的高端 GPU 可以同时执行数百个块。

以多种速度执行相同应用程序代码的能力允许根据不同细分市场的成本、功耗和性能要求生产多种实施方案。例如，移动处理器可以缓慢但以极低的功耗执行应用程序，而桌面处理器可以以更高的速度执行相同的应用程序但消耗更多的功率。两者都执行相同的应用程序，无需更改代码。在不同的硬件上以不同数量的执行资源执行相同的应用程序代码的能力被称为透明的可扩展性，它减轻了应用程序开发人员的负担并提高了应用程序的可用性。

4.4 线程束和 SIMD 硬件

我们已经看到，块可以按照彼此相对的任何顺序执行，这允许跨不同设备的透明可扩展性。然而，我们并没有过多谈论每个块内线程的执行时序。从概念上讲，应该假设块中的线程可以按彼此之间的任何顺序执行。在具有阶段的算法中，每当我们想要确保所有线程在任何线程开始下一阶段之前都已完成其执行的前一阶段时，就应该使用屏障同步。执行内核的正确性不应依赖于某些线程将在不使用屏障同步的情况下彼此同步执行的假设。

CUDA GPU 中的线程调度是一个硬件实现概念，因此必须在特定硬件实现的背景下进行讨论。在迄今为止的大多数实现中，一旦将块分配给 SM，它就会被进一步划分为称为 warp 的 32 线程单元。扭曲的大小是特定于实现的，并且在未来几代 GPU 中可能会有所不同。了解扭曲有助于理解和优化特定代 CUDA 设备上的 CUDA 应用程序的性能。

Warp 是 SM 中线程调度的单位。图 4.6 显示了实现中将块划分为 warp 的情况。在此示例中，存在三个块：块 1、块 2 和块 3——全部分配给 SM。出于调度目的，这三个块中的每一个都被进一步划分为 warp。每个 warp 由 32 个具有连续 threadIdx 值的线程组成：线程 0 到 31 形成第一个 warp，线程 32 到 63 形成第二个 warp，依此类推。我们可以计算给定块大小和分配给每个 SM 的给定块数的 SM 中驻留的扭曲数量。在这个例子中，如果每个块有 256 个线程，我们可以确定每个块有 $256/32$ 或 8 个 warp。SM 中有 3 个块，SM 中有 $8 \times 3 = 24$ 个扭曲。根据线程索引将块划分为线程束。如果将一个块组织成一维数组，即只使用 threadIdx.x，那么分区就很简单了。warp 内的 threadIdx.x 值是连续的并且递增。对于扭曲尺寸 32，扭曲 0 从线程 0 开始，以线程 31 结束，扭曲 1 从线程 32 开始，以线程 63 结

束，依此类推。一般来说，warp n 以线程 $32 \times 3 \times n$ 开始，以线程 $32 \times 3 \times (n+1) - 1$ 结束。对于大小不是 32 倍数的块，最后一个 warp 将用不活动的线程填充，以填充 32 个螺线位置。例如，如果一个块有 48 个线程，它将被划分为两个 warp，第二个 warp 将填充 16 个不活动线程。

对于由多个维度的线程组成的块，在划分为扭曲之前，维度将被投影到线性化的行主布局中。线性布局是通过将 y 和 z 坐标较大的行放置在较小的行之后来确定的。也就是说，如果一个块由二维线程组成，则将所有 threadIdx.y 为 1 的线程放置在 threadIdx.y 为 0 的线程之后，形成线性布局。 threadIdx.y 为 2 的线程将放置在 threadIdx.y 为 2 的线程之后。其 threadIdx.y 为 1，依此类推。具有相同 threadIdx.y 值的线程按 threadIdx.x 递增顺序放置在连续位置。

图 4.7 显示了将二维块的线程放入线性布局的示例。上半部分显示了块的二维视图。读者应该认识到与二维数组的行优先布局的相似性。每个线程显示为 $T_{y,x}$ ， x 为 threadIdx.x ， y 为 threadIdx.y 。图 4.7 的下半部分显示了该块的线性化视图。前 4 个线程是 threadIdx.y 值为 0 的线程；它们按照递增的 threadIdx.x 值排序。接下来的四个线程是 threadIdx.y 值为 1 的线程。它们也以递增的 threadIdx.x 值放置。在此示例中，所有 16 根纱线形成半个经纱。经纱将用另外 16 个线程填充，以完成 32 线程经纱。想象一个具有 8×8 个线程的二维块。64 根线程将形成两个经纱。第一个扭曲从 $T_{0,0}$ 开始，以 $T_{3,7}$ 结束。第二个扭曲从 $T_{4,0}$ 开始，到 $T_{7,7}$ 结束。对于读者来说，画出这幅画作为练习是很有用的。

对于三维块，我们首先将所有 threadIdx.z 值为 0 的线程放入线性顺序。这些线程被视为一个二维块，如图 4.7 所示。所有 threadIdx.z 值为 1 的线程将被放入线性顺序中，依此类推。例如，对于三维 $2 \times 8 \times 4$ 块（ x 维度 4 个， y 维度 8 个， z 维度 2 个），64 个线程将被划分为两个 warp，其中 $T_{0,0}$ ，第一个扭曲中为 0 到 $T_{0,7,3}$ ，第二个扭曲中为 $T_{1,0,0}$ 到 $T_{1,7,3}$ 。

SM 旨在按照单指令、多数据 (SIMD) 模型执行 warp 中的所有线程。也就是说，在任何时刻，都会为 warp 中的所有线程获取并执行一条指令（请参阅“Warps 和 SIMD 硬件”侧边栏）。图 4.8 显示了 SM 中的核心如何分组为处理块，其中每 8 个核心形成一个处理块并共享一个指令获取/调度单元。作为一个真实的例子，Ampere A100 SM 有 64 个核心，被组织成四个处理块，每个处理块有 16 个核心。同一 warp 中的线程被分配到同一个处理块，该处理块获取该 warp 的指令并同时为该 warp 中的所有线程执行该

指令。这些线程将相同的指令应用于数据的不同部分。由于 SIMD 硬件有效地限制了 warp 中的所有线程在任何时间点执行相同的指令，所以 warp 的执行行为通常被称为单指令、多线程。

SIMD 的优点是控制硬件（例如指令获取/调度单元）的成本由许多执行单元共享。这种设计选择允许较小比例的硬件专用于控制，而较大比例的硬件专用于提高算术吞吐量。我们预计在可预见的将来，扭曲分区仍将是一种流行的实现技术。然而，扭曲的大小可能因实施而异。到目前为止，所有 CUDA 设备都使用类似的 warp 配置，其中每个 warp 由 32 个线程组成。

4.5 控制发散

当 warp 内的所有线程在处理数据时遵循相同的执行路径（更正式地称为控制流）时，SIMD 执行效果良好。例如，对于 if-else 构造，当 warp 中的所有线程都执行 if-path 或全部执行 else-path 时，执行效果良好。然而，当 warp 内的线程采用不同的控制流路径时，SIMD 硬件将多次通过这些路径，每条路径一次。例如，对于 if-else 构造，如果 warp 中的某些线程遵循 if-path，而其他线程遵循 else 路径，则硬件将进行两次传递。一轮执行 if 路径后面的线程，另一遍执行 else 路径后面的线程。在每次传递期间，不允许遵循其他路径的线程生效。

当同一 warp 中的线程遵循不同的执行路径时，我们说这些线程表现出控制发散，即它们在执行中出现发散。发散扭曲执行的多通道方法扩展了 SIMD 硬件实现 CUDA 线程完整语义的能力。虽然硬件对 warp 中的所有线程执行相同的指令，但它有选择地让这些线程仅在与它们所采用的路径相对应的通道中生效，从而允许每个线程看起来都采用自己的控制流路径。这保留了线程的独立性，同时利用了 SIMD 硬件成本降低的优势。然而，发散的代价是硬件需要采取额外的传递来允许扭曲中的不同线程做出自己的决定，以及每个传递中不活动线程消耗的执行资源。

图 4.9 显示了 warp 如何执行发散的 if-else 语句的示例。在此示例中，当由线程 0-31 组成的 warp 到达 if-else 语句时，线程 0-23 采用 then-path，而线程 24-31 采用 else-path。在这种情况下，warp 将遍历代码，其中线程 0-23 执行 A，而线程 24-31 处于非活动状态。warp 还将再次执行代码，其中线程 24-31 执行 B，而线程 0-23 不活动。然后，warp 中的线程重新聚合并执行 C。在 Pascal 体系结构和先前的体系结构中，这些通道按顺序执行，这意味着一个通道执行完成后，然后执行另一通道。从 Volta 架构开始，各遍

可以同时执行，这意味着一个遍的执行可以与另一遍的执行交错。此功能称为独立线程调度。有兴趣的读者可参阅 Volta V100 架构白皮书（NVIDIA，2017）了解详细信息。

其他控制流结构中也可能出现分歧。图 4.10 显示了 warp 如何执行发散 for 循环的示例。在此示例中，每个线程执行不同数量的循环迭代，其范围在四到八之间。对于前四次迭代，所有线程都处于活动状态并执行 A。对于剩余的迭代，一些线程执行 A，而其他线程则处于非活动状态，因为它们已完成迭代。

通过检查其决策条件，可以确定控制结构是否会导致线程发散。如果决策条件基于 threadIdx 值，则控制语句可能会导致线程发散。例如，语句 `if(threadIdx.x > 2) ...` 导致块的第一个扭曲中的线程遵循两个不同的控制流路径。线程 0、1 和 2 遵循与线程 3、4、5 等不同的路径。同样，如果循环条件基于线程索引值，则循环可能会导致线程发散。

使用具有线程控制分歧的控制构造的一个普遍原因是将线程映射到数据时处理边界条件。这通常是因为线程总数需要是线程块大小的倍数，而数据的大小可以是任意数字。从第 2 章“异构数据并行计算”中的向量加法内核开始，我们在 `addVecKernel` 中有一个 `if(i, n)` 语句。这是因为并非所有向量长度都可以表示为块大小的倍数。例如，假设向量长度为 1003，我们选择 64 作为块大小。需要启动 16 个线程块来处理所有 1003 个向量元素。然而，16 个线程块将有 1024 个线程。我们需要禁止线程块 15 中的最后 21 个线程执行原始程序不期望或不允许的工作。请记住，这 16 个块被划分为 32 个扭曲。只有最后一个扭曲（即最后一个块中的第二个扭曲）才会有控制发散。

请注意，控制分歧对性能的影响随着正在处理的向量大小的增加而减小。对于长度为 100 的矢量，四个扭曲之一将具有控制发散，这会对性能产生重大影响。对于大小为 1000 的矢量，32 个扭曲中只有一个具有控制散度。也就是说，控制发散只会影响大约 3% 的执行时间。即使将 warp 的执行时间加倍，对总执行时间的净影响也将约为 3%。显然，如果向量长度为 10,000 或更长，则 313 个扭曲中只有一个具有控制发散。控制偏差的影响将远小于 1

对于二维数据，例如第 3 章“多维网格和数据”中的彩色到灰度转换示例，`if` 语句还用于处理在数据边缘操作的线程的边界条件。在图 3.2 中，为了处理 62 3 76 图像，我们使用了 $20 = 4 \times 5$ 个二维块，每个块由 16×16

个线程组成。每个块将被划分为 8 个 warp；每一个由两行块组成。总共涉及 160 个经线（每块 8 个经线）。分析控制发散的影响，参见图 3.5。区域 1 的 12 个区块中的扭曲都不会出现控制分歧。区域 1 有 $12 \times 3 \times 8 = 96$ 个扭曲。对于区域 2，所有 24 个扭曲都将具有控制发散。对于区域 3，所有底部扭曲都映射到完全位于图像外部的数据。结果，它们都不会通过 if 条件。读者应该验证如果图片在垂直维度上有奇数个像素，这些扭曲将具有控制发散。在区域 4 中，前 7 个经线将具有控制发散，但最后一个经线不会。总而言之，160 个扭曲中的 31 个将出现控制分歧。

同样，随着水平维度中像素数量的增加，控制发散对性能的影响也会降低。例如，如果我们用 $16 \times 3 \times 16$ 个块处理 $200 \times 3 \times 150$ 个图片，则总共会有 $130 = 13 \times 3 \times 10$ 个线程块或 1040 个扭曲。区域 1 至 4 中的扭曲数量将为 864 ($12 \times 3 \times 9 \times 3 \times 8$)、72 ($9 \times 3 \times 8$)、96 ($12 \times 3 \times 8$) 和 8 ($1 \times 3 \times 8$)。这些扭曲中只有 80 个具有控制发散。因此，控制发散对性能的影响将小于 8%。显然，如果我们处理水平维度超过 1000 像素的真实图片，控制发散对性能的影响将小于 2%。

控制发散的一个重要含义是，不能假设 warp 中的所有线程都具有相同的执行时序。因此，如果 warp 中的所有线程必须完成其执行的一个阶段才能继续执行，则必须使用屏障同步机制（例如 `__syncwarp()`）来确保正确性。

4.6 线程束调度和延迟容忍

当线程分配给 SM 时，分配给 SM 的线程数通常多于 SM 中的内核数。也就是说，每个 SM 仅具有足够的执行单元来执行在任何时间点分配给它的所有线程的子集。在早期的 GPU 设计中，每个 SM 在任何给定时刻只能针对单个扭曲执行一条指令。在最近的设计中，每个 SM 都可以在任何给定时间点执行少量扭曲的指令。在任一情况下，硬件只能执行 SM 中所有扭曲的子集的指令。一个合理的问题是，如果 SM 在任何时刻只能执行其中的一个子集，为什么我们需要将如此多的 warp 分配给 SM？答案是，这就是 GPU 容忍全局内存访问等长延迟操作的方式。

当 warp 要执行的指令需要等待先前启动的长延迟操作的结果时，不会选择 warp 来执行。相反，将选择另一个不再等待先前指令结果的常驻扭曲来执行。如果多个 warp 准备好执行，则使用优先级机制来选择一个来执行。这种用其他线程的工作来填充某些线程的操作延迟时间的机制通常称为“延迟容忍”或“延迟隐藏”（请参阅“延迟容忍”边栏）。

请注意，warp 调度还用于容忍其他类型的操作延迟，例如流水线浮点算术和分支指令。有了足够的扭曲，硬件可能会在任何时间点找到一个扭曲来执行，从而充分利用执行硬件，同时某些扭曲的指令等待这些长延迟操作的结果。选择准备执行的 warp 不会在执行时间线中引入任何空闲或浪费的时间，这称为零开销线程调度（请参阅“线程、上下文切换和零开销调度”边栏）。通过 warp 调度，warp 指令的漫长等待时间通过执行其他 warp 的指令来“隐藏”。这种容忍长操作延迟的能力是 GPU 不像 CPU 那样将尽可能多的芯片区域用于缓存和分支预测机制的主要原因。因此，GPU 可以将更多芯片区域用于浮点执行和内存访问通道资源。

为了使延迟容忍有效，需要为 SM 分配比其执行资源可同时支持的线程多得多的线程，以最大程度地找到在任何时间点准备好执行的 warp 的机会。例如，在 Ampere A100 GPU 中，SM 有 64 个核心，但最多可以同时分配 2048 个线程。因此，SM 分配的线程数最多可比其内核在任何给定时钟周期支持的线程数多 32 倍。这种对 SM 的线程超额订阅对于延迟容忍至关重要。当当前执行的扭曲遇到长延迟操作时，它增加了找到另一个扭曲执行的机会。

4.7 资源划分和占用

我们已经看到，为了容忍长延迟操作，最好将许多扭曲分配给 SM。然而，可能并不总是可以向 SM 分配 SM 支持的最大扭曲数。分配给 SM 的扭曲数量与其支持的最大数量的比率称为占用率。要了解什么可能会阻止 SM 达到最大占用率，首先了解 SM 资源的划分方式非常重要。

SM 中的执行资源包括寄存器、共享内存（在第 5 章内存架构和数据局部性中讨论）、线程块槽和线程槽。这些资源在线程之间动态分区以支持它们的执行。例如，Ampere A100 GPU 最多可支持每个 SM 32 个块、每个 SM 64 个扭曲（2048 个线程）以及每个块 1024 个线程。如果启动的网格的块大小为 1024 个线程（允许的最大值），则每个 SM 中的 2048 个线程槽将被划分并分配给 2 个块。在这种情况下，每个 SM 最多可以容纳 2 个块。类似地，如果以 512、256、128 或 64 个线程的块大小启动网格，则 2048 个线程槽将被分区并分别分配给 4、8、16 或 32 个块。

这种在块之间动态划分线程槽的能力使得 SM 具有多种用途。它们可以执行多个块，每个块具有几个线程，也可以执行几个块，每个块具有多个线程。这种动态分区可以与固定分区方法形成对比，在固定分区方法中，无

论其实际需求如何，每个块都将接收固定数量的资源。当块需要的线程少于固定分区支持的线程并且无法支持需要比该数量更多的线程槽的块时，固定分区会导致线程槽的浪费。

资源的动态分区可能会导致资源限制之间微妙的相互作用，从而导致资源利用不足。这种交互可以发生在块槽和线程槽之间。在 Ampere A100 的示例中，我们看到块大小可以在 1024 到 64 之间变化，从而导致每个 SM 分别有 2 ± 32 个块。在所有这些情况下，分配给 SM 的线程总数为 2048，这使得占用率最大化。但是，请考虑每个块有 32 个线程的情况。在这种情况下，2048 个线程槽需要分区并分配给 64 个块。然而，Volta SM 一次只能支持 32 个块插槽。这意味着仅使用 1024 个线程槽，即 32 个块，每个块有 32 个线程。本例中的占用率为 $(1024 \text{ 个分配的线程}) / (2048 \text{ 个最大线程}) = 50\%$ 。因此，要充分利用线程槽并达到最大占用率，每个块中至少需要 64 个线程。

当每个块的最大线程数不能被块大小整除时，就会出现另一种可能对占用率产生负面影响的情况。在 Ampere A100 的示例中，我们看到每个 SM 最多可支持 2048 个线程。但是，如果选择块大小为 768，则 SM 将只能容纳 2 个线程块（1536 个线程），从而留下 512 个线程槽位未利用。在这种情况下，每个 SM 的最大线程数和每个 SM 的最大块数都未达到。本例中的占用率为 $(1536 \text{ 个分配的线程}) / (2,048 \text{ 个最大线程}) = 75\%$ 。

前面的讨论没有考虑其他资源约束的影响，例如寄存器和共享内存。我们将在第 5 章“内存架构和数据局部性”中看到，在 CUDA 内核中声明的自动变量被放入寄存器中。一些内核可能使用许多自动变量，而其他内核可能只使用其中的很少一些。因此，我们应该预料到，有些内核每个线程需要很多寄存器，有些则需要很少。通过跨线程动态划分 SM 中的寄存器，如果每个线程需要很少的寄存器，则 SM 可以容纳许多块；如果每个线程需要更多的寄存器，则可以容纳更少的块。

然而，人们确实需要意识到寄存器资源限制对占用的潜在影响。例如，Ampere A100 GPU 允许每个 SM 最多有 65,536 个寄存器。为了完全占用运行，每个 SM 需要足够的寄存器来容纳 2048 个线程，这意味着每个线程不应使用超过 $(65,536 \text{ 个寄存器}) / (2048 \text{ 个线程}) = \text{每个线程 } 32 \text{ 个寄存器}$ 。例如，如果内核每个线程使用 64 个寄存器，则 65,536 个寄存器可支持的最大线程数为 1024 个线程。在这种情况下，无论块大小设置为多少，内核都无法满载运行。相反，入住率最多为 50%。在某些情况下，编译器可能会执

行寄存器溢出以减少每个线程的寄存器需求，从而提高占用率。然而，这通常以增加线程从存储器访问溢出寄存器值的执行时间为代价，并且可能导致网格的总执行时间增加。第 5 章“内存架构和数据局部性”中对共享内存资源进行了类似的分析。

假设程序员实现的内核每个线程使用 31 个寄存器，并将其配置为每个块 512 个线程。在这种情况下，SM 将有 $(2048 \text{ 个线程}) / (512 \text{ 个线程/块}) = 4$ 个块同时运行。这些线程总共将使用 $(2048 \text{ 个线程}) \times 31 \text{ (31 个寄存器/线程)} = 63,488$ 个寄存器，这小于 65,536 个寄存器的限制。现在假设程序员在内核中声明另外两个自动变量，将每个线程使用的寄存器数量增加到 33 个。2048 个线程所需的寄存器数量现在为 67,584 个寄存器，这超出了寄存器限制。CUDA 运行时系统可以通过仅向每个 SM 分配 3 个块而不是 4 个块来处理这种情况，从而将所需的寄存器数量减少到 50,688 个寄存器。但是，这会将 SM 上运行的线程数从 2048 个减少到 1536 个；也就是说，通过使用两个额外的自动变量，该程序将占用率从 100% 减少到 75%。这有时被称为“性能悬崖”，其中资源使用量的轻微增加可能会导致并行性和所实现的性能显著下降 (Ryoo 等人, 2008)。

读者应该清楚，所有动态分区资源的约束以复杂的方式相互作用。准确确定每个 SM 中运行的线程数量可能很困难。读者可以参考 CUDA 占用计算器 (CUDA 占用计算器, Web)，它是一个可下载的电子表格，在给定内核资源使用情况的情况下，计算特定设备实现的每个 SM 上运行的实际线程数。

4.8 查询设备属性

我们对 SM 资源划分的讨论提出了一个重要问题：我们如何找出特定设备可用的资源量？当 CUDA 应用程序在系统上执行时，它如何找出设备中 SM 的数量以及可以分配给每个 SM 的块和线程的数量？同样的问题也适用于其他类型的资源，其中一些我们迄今为止尚未讨论。一般来说，许多现代应用程序被设计为在各种硬件系统上执行。应用程序通常需要查询底层硬件的可用资源和功能，以便利用功能较强的系统，同时补偿功能较弱的系统（请参阅“资源和功能查询”边栏）。

每个 CUDA 设备 SM 中的资源量被指定为设备计算能力的一部分。一般来说，计算能力级别越高，每个 SM 中可用的资源就越多。GPU 的计算能力往往会一代又一代地增强。Ampere A100 GPU 的计算能力为 8.0。

在 CUDA C 中，主机代码有一个内置机制来查询系统中可用设备的属性。CUDA 运行时系统（设备驱动程序）有一个 API 函数 `cudaGetDeviceCount`，它返回系统中可用的 CUDA 设备的数量。主机代码可以使用以下语句找出可用的 CUDA 设备的数量：

虽然这可能并不明显，但现代 PC 系统通常有两个或更多 CUDA 设备。这是因为许多 PC 系统都配备了一个或多个“集成”GPU。这些 GPU 是默认图形单元，提供基本功能和硬件资源，以便为现代基于窗口的用户界面执行最少的图形功能。大多数 CUDA 应用程序在这些集成设备上的性能都不会很好。这将是主机代码迭代所有可用设备、查询其资源和功能并选择具有足够资源来执行性能令人满意的应用程序的原因。

CUDA 运行时对系统中所有可用设备进行编号，从 0 到 `devCount-1`。它提供了一个 API 函数 `cudaGetDeviceProperties`，该函数返回其编号作为参数给出的设备的属性。例如，我们可以在主机代码中使用以下语句来迭代可用设备并查询其属性：

内置类型 `cudaDeviceProp` 是一个 C 结构类型，其字段表示 CUDA 设备的属性。读者可参考《CUDA C 编程指南》了解该类型的所有字段。我们将讨论其中一些与向线程分配执行资源特别相关的字段。我们假设属性在 `devProp` 变量中返回，其字段由 `cudaGetDeviceProperties` 函数设置。如果读者选择以不同的方式命名变量，那么在下面的讨论中显然需要替换适当的变量名称。

顾名思义，字段 `devProp.maxThreadsPerBlock` 给出了查询设备中的块中允许的最大线程数。某些设备允许每个块中最多有 1024 个线程，而其他设备可能允许更少。未来的设备甚至可能允许每个块超过 1024 个线程。因此，就应用程序而言，最好查询可用设备并确定哪些设备将在每个块中允许足够数量的线程。

设备中 SM 的数量在 `devProp.multiProcessorCount` 中给出。如果应用程序需要许多 SM 才能达到令人满意的性能，则一定要检查预期设备的此属性。此外，设备的时钟频率位于 `devProp.clockRate` 中。时钟速率和 SM 数量的组合可以很好地指示设备的最大硬件执行吞吐量。

主机代码可以在字段 `devProp.maxThreadsDim[0]`（对于 x 维度）、`devProp.maxThreadsDim[1]`（对于 y 维度）和 `devProp.maxThreadsDim[2]`（对于 z 维度）中找到沿着块的每个维度允许的最大线程数。使用此信息的一个示例是自动调整系统在评估底层硬件的最佳性能块尺寸时设置块尺寸

的范围。类似地，它可以在 `devProp` 中找到网格每个维度上允许的最大块数。`maxGridSize[0]`（对于 x 维度）、`devProp.maxGridSize[1]`（对于 y 维度）和 `devProp.maxGridSize[2]`（对于 z 维度）。此信息的典型用途是确定网格是否可以有足够的线程来处理整个数据集，或者是否需要某种迭代方法。

字段 `devProp.regsPerBlock` 给出了每个 SM 中可用的寄存器数量。该字段可用于确定内核是否可以在特定设备上实现最大占用率，或者是否会受到其寄存器使用的限制。请注意，该字段的名称有点误导。对于大多数计算能力级别，块可以使用的最大寄存器数量实际上与 SM 中可用的寄存器总数相同。然而，对于某些计算能力级别，块可以使用的最大寄存器数量小于 SM 上可用的寄存器总数。

我们还讨论了扭曲的大小取决于硬件。扭曲的大小可以从 `devProp.warpSize` 字段获得。

`cudaDeviceProp` 类型中还有更多字段。我们将在整本书中讨论它们，同时介绍它们旨在反映的概念和功能。

4.9 总结

GPU 被组织成 SM，它由共享控制逻辑和内存资源的多个核心处理块组成。当网格启动时，其块会以任意顺序分配给 SM，从而实现 CUDA 应用程序的透明可扩展性。透明的可扩展性有一个限制：不同块中的线程无法相互同步。

线程被分配给 SM 来逐块执行。一旦一个块被分配给 SM，它就会被进一步划分为 warp。warp 中的线程按照 SIMD 模型执行。如果同一 warp 中的线程因采用不同的执行路径而发散，则处理块会分步执行这些路径，其中每个线程仅在与其所采用的路径相对应的遍中处于活动状态。

SM 分配给它的线程可能比它可以同时执行的线程多得多。在任何时候，SM 都只执行其常驻扭曲的一小部分指令。这允许其他线程等待长延迟操作，而不会减慢大量处理单元的整体执行吞吐量。分配给 SM 的线程数与它可以支持的最大线程数的比率称为占用率。SM 的占用率越高，越能隐藏长延迟操作。

每个 CUDA 设备对每个 SM 中的可用资源量施加潜在不同的限制。例如，每个 CUDA 设备对其每个 SM 可容纳的块数、线程数、寄存器数以及其他资源量都有限制。对于每个内核来说，这些资源限制中的一个或多个都可能成为占用的限制因素。CUDA C 为程序员提供了在运行时查询 GPU

中可用资源的能力。

5 内存架构和数据局部性

到目前为止，我们已经学习了如何编写 CUDA 内核函数以及如何配置和协调大量线程的执行。我们还研究了当前 GPU 硬件的计算架构以及如何调度线程在该硬件上执行。在本章中，我们将重点关注 GPU 的片上内存架构，并开始研究如何组织和定位数据，以便大量线程进行高效访问。到目前为止，我们研究的 CUDA 内核可能只能实现底层硬件潜在速度的一小部分。这种糟糕的性能是因为通常使用片外 DRAM 实现的全局存储器往往具有较长的访问延迟（数百个时钟周期）和有限的访问带宽。虽然拥有许多可供执行的线程理论上可以容忍较长的内存访问延迟，但人们很容易遇到这样一种情况：全局内存访问路径中的流量拥塞导致除了极少数线程之外的所有线程都无法取得进展，从而导致某些核心陷入困境。流式多处理器 (SM) 空闲。为了避免这种拥塞，GPU 提供了许多额外的片上内存资源来访问数据，从而消除了进出全局内存的大部分流量。在本章中，我们将研究如何使用不同的内存类型来提高 CUDA 内核的执行性能。

5.1 内存访问效率的重要性

我们可以通过计算图 3.11 中矩阵乘法内核代码执行最多的部分的预期性能水平来说明内存访问效率的影响，该部分在图 5.1 中进行了部分复制。就执行时间而言，内核最重要的部分是 for 循环，它执行 M 行与 N 列的点积。

在循环的每次迭代中，针对一次浮点乘法和一次浮点加法执行两次全局存储器访问。全局内存访问从 M 和 N 数组中获取元素。浮点乘法运算将这两个元素相乘，浮点加法运算将乘积累加到 Pvalue 中。因此，浮点运算 (FLOP) 与从全局内存访问的字节 (B) 的比率为 2 FLOP 比 8 B，即 0.25 FLOP/B。我们将此比率称为计算与全局内存访问比率，定义为程序某个区域内从全局内存访问每个字节所执行的 FLOP 次数。在文献中，该比率有时也称为算术强度或计算强度。

计算与全局内存访问的比率对 CUDA 内核的性能有重大影响。例如，Ampere A100 GPU 的峰值全局内存带宽为 1555 GB/秒。由于矩阵乘法内核执行 0.25 OP/B，因此全局内存带宽将内核可执行的单精度 FLOP 的吞吐量限制为每秒 389 GB FLOP (GFLOPS)，这是通过将 1555 GB/秒乘以 0.25 FLOP 获得的 /B。然而，389 GFLOPS 仅为 A100 GPU 峰值单精度

运算吞吐量 (19,500 GFLOPS) 的 2%。A100 还配备了称为张量核心的特殊用途单元, 可用于加速矩阵乘法运算。如果考虑 A100 的张量核心峰值单精度浮点吞吐量为 156,000 GFLOPS, 则 389 GFLOPS 仅是峰值的 0.25%。因此, 矩阵乘法内核的执行受到数据从内存传送到 GPU 内核的速率的严重限制。我们将执行速度受内存带宽限制的程序称为内存限制程序。

为了使该内核获得更高的性能, 我们需要通过减少内核执行的全局内存访问次数来提高内核的计算与全局内存访问的比率。例如, 要充分利用 A100 GPU 提供的 19,500 GFLOPS, 至少需要 $(19,500 \text{ GOP/秒}) / (1555 \text{ GB/秒}) = 12.5 \text{ OP/B}$ 的比率。这个比率意味着每访问一个 4 字节浮点值, 必须执行大约 50 次浮点运算! 能够实现这一比率的程度取决于当前计算中的内在数据重用。我们建议读者参考“Roofline 模型”侧边栏, 了解一个有用的模型, 用于分析程序相对于计算强度的潜在性能。

正如我们将看到的, 矩阵乘法提供了减少全局内存访问的机会, 这可以通过相对简单的技术来捕获。矩阵乘法函数的执行速度可能会变化几个数量级, 具体取决于全局内存访问的减少程度。因此, 矩阵乘法为此类技术提供了一个很好的初始示例。本章介绍了一种减少全局内存访问次数的常用技术, 并演示了矩阵乘法技术。

5.2 CUDA 内存类型

CUDA 设备包含多种类型的内存, 可以帮助程序员提高计算与全局内存访问的比率。图 5.2 显示了这些 CUDA 设备存储器。在图的底部, 我们看到全局内存和常量内存。这两种类型的存储器都可以由主机写入 (W) 和读取 (R)。全局存储器也可以由设备写入和读取, 而恒定存储器支持设备的短延迟、高带宽只读访问。我们在第 2 章“异构数据并行计算”中介绍了全局内存, 我们将在第 7 章“卷积”中详细介绍常量内存。

另一种类型的内存是本地内存, 它也可以读写。本地内存实际上放置在全局内存中, 并且具有类似的访问延迟, 但它不跨线程共享。每个线程都有自己的全局内存部分, 将其用作自己的私有本地内存, 其中放置线程私有但无法在寄存器中分配的数据。这些数据包括静态分配的数组、溢出的寄存器和线程调用堆栈的其他元素。

图 5.2 中的寄存器和共享存储器是片上存储器。可以以高度并行的方式以非常高的速度访问驻留在这些类型的存储器中的变量。寄存器被分配给各个线程; 每个线程只能访问自己的寄存器 (请参阅“CPU 与 GPU 寄存器

架构”边栏)。内核函数通常使用寄存器来保存每个线程私有的频繁访问的变量。共享内存分配给线程块；块中的所有线程都可以访问为该块声明的共享内存变量。共享内存是一种有效的方式，线程可以通过共享它们的输入数据和中间结果来进行协作。通过在一种 CUDA 内存类型中声明 CUDA 变量，CUDA 程序员可以规定该变量的可见性和访问速度。

为了充分理解寄存器、共享内存和全局内存之间的区别，我们需要更详细地了解这些不同的内存类型在现代处理器中是如何实现和使用的。正如我们在第 4 章“计算架构和调度”的“Warps 和 SIMD 硬件”边栏中讨论的那样，几乎所有现代处理器都源于 John von Neumann 在 1945 年提出的模型，如图 5.3 所示。CUDA 设备也不例外。CUDA 设备中的全局内存映射到图 5.3 中的内存框。处理器盒对应于我们今天通常看到的处理器芯片边界。全局存储器脱离处理器芯片并采用 DRAM 技术实现，这意味着较长的访问延迟和相对较低的访问带宽。寄存器对应于冯·诺依曼模型的“寄存器文件”。寄存器文件位于处理器芯片上，这意味着与全局存储器相比，访问延迟非常短，并且访问带宽显著提高。在典型的设备中，所有 SM 上的所有寄存器文件的聚合访问带宽至少比全局存储器高两个数量级。此外，每当变量存储在寄存器中时，其访问不再消耗片外全局存储器带宽。这将反映为计算与全局内存访问比率增加。

更微妙的一点是，每次对寄存器的访问所涉及的指令比对全局内存的访问要少。大多数现代处理器中的算术指令都有“内置”寄存器操作数。例如，浮点加法指令可能具有以下形式：

其中 r2 和 r3 是寄存器编号，指定寄存器文件中可以找到输入操作数值的位置。浮点加法结果值的存储位置由 r1 指定。因此，当算术指令的操作数位于寄存器中时，不需要额外的指令来使操作数值可用于完成算术计算的算术和逻辑单元（ALU）。

同时，如果操作数值位于全局存储器中，则处理器需要执行存储器加载操作以使操作数值可供 ALU 使用。例如，如果浮点加法指令的第一个操作数位于全局内存中，则所涉及的指令可能类似于以下示例：

其中加载指令将偏移值添加到 r4 的内容以形成操作数值的地址。然后它访问全局内存并将值放入寄存器 r2 中。一旦操作数值位于 r2 中，fadd 指令就会使用 r2 和 r3 中的值执行浮点加法，并将结果放入 r1 中。由于处理器每个时钟周期只能获取和执行有限数量的指令，因此具有额外负载的版本可能会比没有负载的版本花费更多的时间来处理。这也是为什么将操

作数放在寄存器中可以提高执行速度的另一个原因。

最后，还有另一个微妙的原因为什么最好将操作数值放入寄存器中。在现代计算机中，从寄存器堆访问值所消耗的能量比从全局存储器访问值所消耗的能量至少低一个数量级。与从全局存储器访问值相比，从寄存器访问值在能源效率方面具有巨大优势。我们很快就会了解现代计算机中访问这两种硬件结构的速度和能量差异的更多细节。另一方面，我们很快就会了解到，在当今的 GPU 中，每个线程可用的寄存器数量非常有限。正如我们在第 4 章“计算架构和调度”中看到的，如果满占用场景中的寄存器使用量超过限制，则应用程序实现的占用率可能会减少。因此，我们还需要尽可能避免过度订阅这一有限的资源。

图 5.4 显示了 CUDA 设备中的共享内存和寄存器。尽管两者都是片上存储器，但它们在功能和访问成本方面存在显著差异。共享内存被设计为驻留在处理器芯片上的内存空间的一部分。当处理器访问驻留在共享内存中的数据时，它需要执行内存加载操作，就像访问全局内存中的数据一样。然而，由于共享内存驻留在片上，因此与全局内存相比，它的访问延迟要低得多，吞吐量要高得多。由于需要执行加载操作，共享内存比寄存器具有更长的延迟和更低的带宽。在计算机体系结构术语中，共享内存是暂存器内存的一种形式。

CUDA 中的共享内存和寄存器之间的一个重要区别是，驻留在共享内存中的变量可由块中的所有线程访问。这与寄存器数据形成对比，寄存器数据是线程私有的。也就是说，共享内存旨在支持块中线程之间高效、高带宽的数据共享。如图 5.4 所示，CUDA 设备 SM 通常采用多个处理单元来允许多个线程同时进行（参见第 2 章异构数据并行计算中的“线程”侧边栏）。块中的线程可以分布在这些处理单元上。因此，这些 CUDA 设备中共享内存的硬件实现通常被设计为允许多个处理单元同时访问其内容，以支持块中线程之间的高效数据共享。我们将学习几种重要类型的并行算法，这些算法可以从线程之间有效的数据共享中受益匪浅。

现在应该清楚了，寄存器、本地内存、共享内存和全局内存都具有不同的功能、延迟和带宽。因此，了解如何声明变量以使其驻留在预期类型的内存中非常重要。表 5.1 介绍了将程序变量声明到各种内存类型中的 CUDA 语法。每个这样的声明还为其声明的 CUDA 变量提供了范围和生命周期。范围标识可以访问变量的线程集：仅限单个线程、块的所有线程或所有网格的所有线程。如果变量的作用域是单线程，则将为每个线程创建该变量的私

有版本；每个线程只能访问该变量的私有版本。例如，如果内核声明了一个作用域为线程的变量，并且使用一百万个线程启动该变量，则将创建该变量的一百万个版本，以便每个线程初始化并使用自己的变量版本。

生命周期告诉变量可供使用时程序执行持续时间的一部分：无论是在网格执行中还是在整个应用程序中。如果变量的生命周期在网格执行期间，则必须在内核函数体内声明它，并且只能由内核代码使用。如果多次调用内核，则在这些调用中不会维护该变量的值。每次调用都必须初始化变量才能使用它。另一方面，如果变量的生命周期贯穿整个应用程序，则必须在任何函数体之外声明它。这些变量的内容在应用程序的整个执行过程中得到维护，并且可供所有内核使用。

我们将非数组的变量称为标量变量。如表 5.1 所示，在内核和设备函数中声明的所有自动标量变量都放入寄存器中。这些自动变量的范围在各个线程内。当内核函数声明自动变量时，将为执行该内核函数的每个线程生成该变量的私有副本。当线程终止时，它的所有自动变量都不再存在。在图 5.1 中，变量 `blurRow`、`blurCol`、`curRow`、`curCol`、`pixels` 和 `pixVal` 都是自动变量，属于这一类。请注意，访问这些变量的速度非常快并且是并行的，但必须小心不要超出硬件实现中寄存器存储的有限容量。使用大量寄存器会对每个 SM 的占用产生负面影响，正如我们在第 4 章“计算架构和调度”中看到的那样。

自动数组变量不存储在寄存器中。相反，它们存储在线程的本地内存中，可能会导致较长的访问延迟和潜在的访问拥塞。这些数组的范围与自动标量变量的范围一样，仅限于单个线程。也就是说，为每个线程创建并使用每个自动数组的私有版本。一旦线程终止执行，其自动数组变量的内容就不再存在。根据我们的经验，在内核函数和设备函数中很少需要使用自动数组变量。

如果变量声明前面有 `__shared__` 关键字（每个“`__`”由两个“`_`”字符组成），则在 CUDA 中声明一个共享变量。还可以在声明中的 `__shared__` 前面添加一个可选的 `__device__` 来达到相同的效果。这种声明通常在内核函数或设备函数中进行。共享变量驻留在共享内存中。共享变量的作用域是在一个线程块内；也就是说，块中的所有线程都看到共享变量的相同版本。在内核执行期间，为每个块创建并使用共享变量的私有版本。共享变量的生存期在内核执行的持续时间内。当内核终止其网格的执行时，其共享变量的内容将不再存在。正如我们之前讨论的，共享变量是块内线程相互协作

的有效手段。从共享内存访问共享变量非常快并且高度并行。CUDA 程序员经常使用共享变量来保存在内核执行阶段频繁使用和重用的全局内存数据部分。人们可能需要调整用于创建主要关注全局内存数据的一小部分的执行阶段的算法，正如我们将在第 5.4 节中通过矩阵乘法进行演示的那样。

如果变量声明前面有关键字 `__constant__`（每个“`__`”由两个“`_`”字符组成），则它在 CUDA 中声明一个常量变量。还可以在 `__constant__` 前面添加一个可选的 `__device__` 来达到相同的效果。常量变量的声明必须要在任何函数体之外。常量变量的作用域是所有网格，这意味着所有网格中的所有线程都看到相同版本的常量变量。常量变量的生命周期是整个应用程序执行的时间。常量变量通常用于为核函数提供输入值的变量。常量变量的值不能由内核函数代码更改。常量变量存储在全局内存中，但会被缓存以便有效访问。通过适当的访问模式，访问常量内存的速度非常快并且是并行的。目前，应用程序中常量变量的总大小限制为 65,536 字节。人们可能需要分解输入数据量以适应这一限制。我们将在第 7 章“卷积”中演示常量内存的用法。

声明前面仅带有关键字 `__device__`（每个“`__`”由两个“`_`”字符组成）的变量是全局变量，将被放置在全局内存中。对全局变量的访问速度很慢。在较新的设备中，通过缓存改进了访问全局变量的延迟和吞吐量。全局变量的一个重要优点是它们对所有内核的所有线程都是可见的。它们的内容也会在整个执行过程中持续存在。因此，全局变量可以用作线程跨块协作的手段。然而，我们必须意识到，除了使用原子操作或终止当前内核执行之外，目前还没有一种简单的方法可以在不同线程块的线程之间进行同步，或者在访问全局内存时确保线程之间的数据一致性。² 因此，全局变量通常用于将信息从一个内核调用传递到另一内核调用。

在 CUDA 中，指针可以用来指向全局内存中的数据对象。在内核和设备函数中，指针的使用有两种典型的方式。首先，如果一个对象是由主机函数分配的，则指向该对象的指针将由内存分配 API 函数（例如 `cudaMalloc`）初始化，并且可以作为参数传递给内核函数，正如我们在第 2 章异构数据并行计算中看到的那样，以及第 3 章，多维网格和数据。第二种用法是将全局内存中声明的变量的地址赋给指针变量。例如，内核函数中的语句 `float *ptr=&GlobalVar;` 将 `GlobalVar` 的地址赋给自动指针变量 `ptr`。有关在其他内存类型中使用指针的信息，读者应参阅 CUDA 编程指南。

5.3 平铺以减少内存流量

在 CUDA 中使用设备内存时，我们有一个内在的权衡：全局内存大但速度慢，而共享内存小但速度快。常见的策略是将数据划分为称为图块的子集，以便每个图块适合共享内存。术语“平铺”比喻为大墙（即全局内存数据）可以被小平铺（即可以放入共享内存的子集）覆盖。一个重要的标准是这些图块上的内核计算可以彼此独立地完成。请注意，在给定任意核函数的情况下，并非所有数据结构都可以划分为图块。

平铺的概念可以通过第 3 章“多维网格和数据”中的矩阵乘法示例来说明。图 3.13 显示了矩阵乘法的一个小例子。它对应于图 3.11 中的核函数。为了方便参考，我们复制图 5.5 中的示例。为了简洁起见，我们将 $P[y \rightarrow \text{Width}+x]$ 、 $M[y \rightarrow \text{Width}+x]$ 和 $N[y \rightarrow \text{Width}+x]$ 分别缩写为 $P_{y,x}$ 、 $M_{y,x}$ 和 $N_{y,x}$ 。此示例假设我们使用四个 3×2 块来计算 P 矩阵。 P 矩阵中的重框定义了每个块处理的 P 个元素。图 5.5 突出显示了 block0,0 的四个线程完成的计算。这四个线程计算 $P_{0,0}$ 、 $P_{0,1}$ 、 $P_{1,0}$ 和 $P_{1,1}$ 。块 0,0 的线程 0,0 和线程 0,1 对 M 和 N 元素的访问用黑色箭头突出显示。例如，线程 0,0 读取 $M_{0,0}$ 和 $N_{0,0}$ ，如下

依次为 $M_{0,1}$ 和 $N_{1,0}$ 、 $M_{0,2}$ 和 $N_{2,0}$ 、 $M_{0,3}$ 和 $N_{3,0}$ 。

图 5.6 显示了 block0,0 中所有线程完成的全局内存访问。线程按垂直方向列出，访问时间按水平方向从左到右递增。请注意，每个线程在执行期间都会访问 M 的四个元素和 N 的四个元素。在突出显示的四个线程中，它们访问的 M 和 N 元素存在显著重叠。例如，线程 0,0 和线程 0,1 都访问 $M_{0,0}$ 以及 M 的第 0 行的其余部分。类似地，线程 0,1 和线程 1,1 都访问 $N_{0,1}$ 以及 N 的第 1 列的其余部分。

图 3.11 中的内核被编写为线程 0,0 和线程 0,1 都从全局内存访问 M 的第 0 行元素。如果我们能够以某种方式设法让线程 0,0 和线程 0,1 协作，以便这些 M 元素仅从全局内存加载一次，那么我们可以将对全局内存的访问总数减少一半。事实上，我们可以看到，在 block0,0 的执行过程中，每个 M 和 N 元素都被访问了两次。因此，如果我们可以让所有四个线程协作访问全局内存，我们就可以将全局内存的流量减少一半。

读者应该验证矩阵乘法示例中全局内存流量的潜在减少与所使用的块的尺寸成正比。使用宽度 3 宽度块，全局内存流量的潜在减少将是宽度。也就是说，如果我们使用 $16 \times 3 \times 16$ 个块，我们可以通过线程之间的协作将全局内存流量减少到原始水平的 $1/16$ 。

我们现在提出一种平铺矩阵乘法算法。基本思想是让线程协作将 M 和 N 元素的子集加载到共享内存中，然后再在点积计算中单独使用这些元素。请记住，共享内存的大小相当小，在将这 M 和 N 个元素加载到共享内存中时必须小心，不要超过共享内存的容量。这可以通过将 M 和 N 矩阵划分为更小的块来实现。这些图块的大小经过选择，以便它们可以适合共享内存。在最简单的形式中，图块的大小等于块的大小，如图 5.7 所示。

在图 5.7 中，我们将 M 和 N 分为 $2 \times 3 \times 2$ 个图块，如粗线所示。每个线程执行的点积计算现在分为多个阶段。在每个阶段，块中的所有线程协作将 M 的瓦片和 N 的瓦片加载到共享内存中。这可以通过让块中的每个线程将一个 M 元素和一个 N 元素加载到共享内存中来完成，如图 5.8 所示。图 5.8 的每一行显示了一个线程的执行活动。请注意，时间是从左向右进行的。我们只需要显示 block0,0 中线程的活动；其他块都有相同的行为。 M 个元素的共享内存数组称为 Mds 。 N 个元素的共享内存数组称为 Nds 。在第 1 阶段开始时，块 0,0 的四个线程协作将 M 的图块加载到共享内存中：线程 0,0 将 $M_{0,0}$ 加载到 $Mds_{0,0}$ 中，线程 0,1 将 $M_{0,1}$ 加载到 $Mds_{0,1}$ 中，线程 1,0 将 $M_{1,0}$ 加载到 $Mds_{1,0}$ 中，线程 1,1 将 $M_{1,1}$ 加载到 $Mds_{1,1}$ 中。这些载荷如图 5.8 的第二列所示。 N 个瓦片也以类似的方式加载，如图 5.8 的第三列所示。

M 和 N 两个图块加载到共享内存后，这些元素将用于点积的计算。请注意，共享内存中的每个值都会使用两次。例如，由线程 1,1 加载到 $Mds_{1,1}$ 中的 $M_{1,1}$ 值使用两次，一次由线程 1,0 使用，一次由线程 1,1 使用。通过将每个全局内存值加载到共享内存中以便可以多次使用，我们减少了对全局内存的访问次数。在这种情况下，我们将对全局内存的访问次数减少 2 倍。如果图块是 $N \times 3 \times N$ 元素，读者应该验证减少的次数是否是 N 倍。

请注意，每个点积的计算现在分两个阶段执行，如图 5.8 中的阶段 1 和阶段 2 所示。在每个阶段中，每个线程将两对输入矩阵元素的乘积累加到 $Pvalue$ 变量中。请注意， $Pvalue$ 是一个自动变量，因此会为每个线程生成一个私有版本。我们添加下标只是为了澄清这些是为每个线程创建的 $Pvalue$ 变量的不同实例。第一阶段计算如图 5.8 第四列所示，第二阶段计算如图 5.8 第七列所示。一般来说，如果输入矩阵的维度为 $Width$ 并且图块大小为 $TILE_WIDTH$ ，则点积将在 $Width/TILE_WIDTH$ 阶段执行。这些阶段的创建是减少对全局存储器的访问的关键。每个阶段都专注于输入矩阵值的一个小子集，线程可以协作地将子集加载到共享内存中，并使用共享内存

中的值来满足该阶段中的重叠输入需求。

另请注意，Mds 和 Nds 可以跨阶段重复使用。在每个阶段中，相同的 Mds 和 Nds 被重复用来保存该阶段中使用的 M 和 N 元素的子集。这允许更小的共享内存来服务对全局内存的大部分访问。这是因为每个阶段都专注于输入矩阵元素的一小部分。这种集中的访问行为称为局部性。当算法表现出局部性时，就有机会使用小型高速存储器来服务大多数访问，并将这些访问从全局存储器中删除。局部性对于在多核 CPU 中实现高性能与在多线程 GPU 中一样重要，我们将在第 6 章“性能注意事项”中回到局部性概念。

5.4 平铺矩阵乘法内核

我们现在准备提出一个平铺矩阵乘法内核，它使用共享内存来减少全局内存的流量。图 5.9 所示的内核实现了图 5.8 所示的阶段。在图 5.9 中，第 04 行和第 05 行分别声明 Mds 和 Nds 为共享内存数组。回想一下，共享内存变量的范围是一个块。因此，将为每个块创建一个版本的 Mds 和 Nds 数组，并且块的所有线程都可以访问相同的 Mds 和 Nds 版本。这很重要，因为块中的所有线程都必须有权访问由其对方加载到 Mds 和 Nds 中的 M 和 N 元素，以便它们可以使用这些值来满足其输入需求。

第 07 行和第 08 行将 threadIdx 和 blockIdx 值保存到名称较短的自动变量中，以使代码更加简洁。回想一下，自动标量变量被放入寄存器中。它们的范围是在每个单独的线程中。也就是说，运行时系统为每个线程创建一个私有版本的 tx、ty、bx 和 by，并将驻留在线程可访问的寄存器中。它们使用 threadIdx 和 blockIdx 值进行初始化，并在线程的生命周期内多次使用。一旦线程结束，这些变量的值就不再存在。

第 11 行和第 12 行分别确定线程要生成的 P 元素的行索引和列索引。该代码假设每个线程负责计算一个 P 元素。如第 12 行所示，线程要生成的 P 元素的水平 (x) 位置或列索引可以计算为 $bx \times \text{TILE_WIDTH} + tx$ 。这是因为每个块在水平维度上覆盖了 P 的 TILE_WIDTH 元素。bx 块中的线程之前将有 bx 个线程块，或 $(bx \div \text{TILE_WIDTH})$ 个线程；它们覆盖 P 的 $bx \div \text{TILE_WIDTH}$ 元素。同一块内的另一个 tx 线程将覆盖另一个 tx 元素。因此，具有 bx 和 tx 的线程应该负责计算 x 索引为 $bx \div \text{TILE_WIDTH} + tx$ 的 P 元素。对于图 5.7 中的示例，要由块 1,0 的线程 0,1 计算的 P 元素的水平 (x) 索引为 $0 \times 2 + 1 = 1$ 。该水平索引保存在线程

的变量 Col 中，如图 5.10 所示。

类似地，要由线程处理的 P 元素的垂直 (y) 位置或行索引的计算方式为 $\text{ph} \leftarrow \text{TILE_WIDTH} + \text{ty}$ 。回到图 5.7 中的示例，块 1,0 的线程 0,1 计算的 P 元素的 y 索引为 $1 \times 2 + 0 = 2$ 。该垂直索引保存在线程的变量 Row 中。如图 5.10 所示，每个线程计算 Colth 列和 Rowth 行的 P 元素。因此块 1,0 的线程 0,1 要计算的 P 元素是 P2,1。

图 5.9 的第 16 行标记了循环的开始，该循环迭代计算 P 元素的所有阶段。循环的每次迭代对应于图 5.8 所示的计算的一个阶段。ph 变量表示点积已完成的阶段数。回想一下，每个阶段都使用 M 个元素的一个图块和 N 个元素的一个图块。因此，在每个阶段开始时，前面的阶段已处理了 M 和 N 个元素的 $\text{ph} \times \text{TILE_WIDTH}$ 对。

在每个阶段，图 5.9 中的第 19 行和第 20 行分别将适当的 M 和 N 元素加载到共享内存中。由于我们已经知道线程要处理的 M 行和 N 列，因此我们现在将重点转向 M 的列索引和 N 的行索引。如图 5.10 所示，每个块有 TILE_WIDTH^2 个线程，将协作将 TILE_WIDTH^2 M 元素和 TILE_WIDTH^2 N 元素加载到共享内存中。因此我们需要做的就是分配每个线程加载一个 M 元素和一个 N 元素。通过使用 blockIdx 和 threadIdx 可以方便地完成此操作。请注意，要加载的 M 元素部分的起始列索引是 $\text{ph} \leftarrow \text{TILE_WIDTH}$ 。因此，一种简单的方法是让每个线程加载一个距离该起始点 tx (threadIdx.x 值) 位置的元素。同样，要加载的 N 个元素的部分的起始行索引也是 $\text{ph} \leftarrow \text{TILE_WIDTH}$ 。因此，每个线程都会加载距该起始点 ty (threadIdx.y 值) 位置的元素。

这正是第 19 行和第 20 行中的内容。在第 19 行中，每个线程加载 $M[\text{Row} \leftarrow \text{Width} + \text{ph} \leftarrow \text{TILE_WIDTH} + \text{tx}]$ ，其中线性化索引由行索引 Row 和列索引 $\text{ph} \leftarrow \text{TILE_WIDTH} +$ 组成德克萨斯州。由于值

$2 \times \text{Row}$ 是 ty 的线性函数，每个 TILE_WIDTH^2 线程都会将唯一的 M 元素加载到共享内存中，因为每个线程都有唯一的 tx 和 ty 组合。这些线程将一起加载图 5.10 中 M 的暗方形子集。以类似的方式，在第 20 行中，每个线程使用线性化索引 $(\text{ph} \times \text{TILE_WIDTH} + \text{ty}) \times \text{Width} + \text{Col}$ 将适当的 N 元素加载到共享内存。读者应该使用图 1 和 2 中的小示例。5.7 和 5.8 来验证各个线程的地址计算是否正确。

第 21 行中的屏障 __syncthreads() 确保所有线程都已完成将 M 和 N 的图块加载到 Mds 和 Nds 中，然后才能继续前进。回想一下第 4 章“计算

架构和调度”，对 `__syncthreads()` 的调用可用于使块中的所有线程相互等待到达屏障，然后才能继续执行。这很重要，因为线程使用的 `M` 和 `N` 元素可以由其他线程加载。在任何线程开始使用元素之前，需要确保所有元素都已正确加载到共享内存中。然后，第 23 行中的循环基于图块元素执行点积的一阶段。线程 `ty`、`tx` 的循环流程如图 5.10 所示，其中 `M` 和 `N` 元素的访问方向沿箭头标记为 `k`，即第 23 行的循环变量。注意，这些元素将从 `Mds` 访问 `Nds`，保存这 `M` 和 `N` 个元素的共享内存阵列。第 26 行中的屏障 `__syncthreads()` 确保所有线程都已完成对共享内存中 `M` 和 `N` 元素的使用，然后再进行下一次迭代并加载下一个图块中的元素。因此，没有线程会过早加载元素并破坏其他线程的输入值。

第 21 行和第 26 行中的两个 `__syncthreads()` 调用演示了两种不同类型的数据依赖关系，并行程序员在线程之间进行协调时通常必须对其进行推理。第一种称为写后读依赖，因为线程在尝试读取数据之前必须等待其他线程将数据写入正确的位置。第二种称为读后写依赖，因为线程必须等待所有需要该数据的线程读取该数据，然后才能覆盖该数据。写后读和读后写依赖性的其他名称分别是真依赖性和假依赖性。先读后写依赖是真正的依赖，因为读线程确实需要写线程提供的数据，所以它别无选择，只能等待。读后写依赖是一种错误依赖，因为写入线程不需要来自读取线程的任何数据。这种依赖性是由于它们重复使用相同的内存位置而引起的，如果它们使用不同的位置，则不会存在这种依赖性。

从第 16 行到第 28 行的循环嵌套说明了一种称为条带挖掘的技术，该技术采用长时间运行的循环并将其分成多个阶段。每个阶段都涉及一个内部循环，该循环执行原始循环的几次连续迭代。原始循环成为外循环，其作用是迭代地调用内循环，以便原始循环的所有迭代都按其原始顺序执行。通过在内循环之前和之后添加屏障同步，我们强制同一块中的所有线程在每个阶段将其工作重点放在输入数据的同一部分上。条带挖掘是创建数据并行程序中平铺所需阶段的重要手段。³

点积的所有阶段完成后，执行退出外循环。在第 29 行中，所有线程使用根据 `Row` 和 `Col` 计算出的线性化索引写入其 `P` 元素。

平铺算法的好处是巨大的。对于矩阵乘法，全局内存访问减少了 `TILE_WIDTH` 倍。通过 `16 3 16` 个区块，可以将全局内存访问减少 16 倍。这将计算与全局内存访问的比率从 0.25 OP/B 增加到 4 OP/B。这一改进使得 CUDA 设备的内存带宽能够支持更高的计算速率。例如，在全局内存带宽为 1555

GB/秒的 A100 GPU 中，这一改进使设备能够实现 $(1555 \text{ GB/秒}) \times (4 \text{ OP/B}) = 6220 \text{ GFLOPS}$ ，大大高于 389 未使用平铺的内核实现的 GFLOPS。

尽管分块显著提高了吞吐量，但 6220 GFLOPS 仍然仅为设备峰值吞吐量 19,500 GFLOPS 的 32%。可以进一步优化代码以减少全局内存访问次数并提高吞吐量。我们将在本书后面看到其中一些优化，而其他高级优化将不会涉及。由于矩阵乘法在许多领域中的重要性，因此存在高度优化的库，例如 cuBLAS 和 CUTLASS，它们已经包含了许多高级优化。程序员可以使用这些库立即在其线性代数应用程序中实现接近峰值的性能。

平铺在提高矩阵乘法吞吐量（特别是一般应用程序）方面的有效性并不是 GPU 所独有的。应用平铺（或阻塞）技术来提高 CPU 性能的历史由来已久，方法是确保在特定时间窗口内由 CPU 线程重用的数据能够在缓存中找到。一个关键的区别是，CPU 上的平铺技术依赖 CPU 缓存来隐式地将重用数据保留在片上，而 GPU 上的平铺技术显式地使用共享内存来将数据保留在片上。原因是 CPU 核心通常一次运行一两个线程，因此线程可以依赖缓存来保存最近使用的数据。相比之下，GPU SM 同时运行多个线程以隐藏延迟。这些线程可能会竞争缓存槽，这会降低 GPU 缓存的可靠性，从而需要使用共享内存来存储要重用的重要数据。

虽然平铺矩阵乘法内核的性能改进令人印象深刻，但它确实做了一些简化的假设。首先，假设矩阵的宽度是线程块宽度的倍数。这会阻止内核正确处理任意宽度的矩阵。第二个假设是矩阵是方阵。在实践中情况并不总是如此。在下一节中，我们将提出一个带有边界检查的内核，以消除这些假设。

5.5 边界检查

我们现在扩展平铺矩阵乘法内核来处理任意宽度的矩阵。扩展必须允许内核正确处理宽度不是平铺宽度倍数的矩阵。让我们将图 5.7 中的小示例更改为使用 $3 \times 3 \times M$ 、 N 和 P 矩阵。修改后的例子如图 5.11 所示。请注意，矩阵的宽度为 3，它不是图块宽度（2）的倍数。图 5.11 显示了 block0,0 第二阶段期间的内存访问模式。我们看到线程 0,1 和线程 1,1 将尝试加载 M 个不存在的元素。类似地，我们看到线程 1,0 和线程 1,1 将尝试访问 N 个不存在的元素。

访问不存在的元素有两个问题。在访问超出末尾的不存在元素的情况下（图 5.11 中线程 0,1 和线程 1,1 的 M 访问），这些访问将针对不正确的元素进行。在我们的示例中，线程将尝试访问不存在的 $M[0,3]$ 和 $M[1,3]$ 。那

么这些内存负载会发生什么情况呢？要回答这个问题，我们需要回到二维矩阵的线性化布局。线性化布局中 $M_{0,2}$ 之后的元素是 $M_{1,0}$ 。尽管 $thead_{0,1}$ 尝试访问 $M_{0,3}$ ，但最终会获得 $M_{1,0}$ 。在随后的内积计算中使用该值显然会破坏输出值。

访问超出列末尾的元素时也会出现类似的问题（图 5.11 中线程 1,0 和线程 1,1 进行 N 次访问）。这些访问是对数组分配区域之外的内存位置的访问。在某些系统中，它们将从其他数据结构返回随机值。在其他系统中，这些访问将被拒绝，导致程序中止。无论哪种方式，此类访问的结果都是不理想的。

从我们到目前为止的讨论来看，有问题的访问似乎只出现在线程执行的最后阶段。这表明我们可以通过在平铺内核执行的最后阶段采取特殊操作来处理它。不幸的是，事实并非如此。有问题的访问可能出现在所有阶段。图 5.12 显示了阶段 0 期间块 1,1 的内存访问模式。我们看到线程 1,0 和线程 1,1 尝试访问不存在的 M 元素 $M_{3,0}$ 和 $M_{3,1}$ ，而线程 0,1 和线程 1,1 尝试访问不存在的 $N_{0,3}$ 和 $N_{1,3}$ 。

请注意，这些有问题的访问不能通过简单地排除不计算有效 P 元素的线程来阻止。例如，块 1,1 中的线程 1,0 不计算任何有效的 P 元素。然而，它需要在阶段 0 期间加载 $M_{2,1}$ 以供块 1,1 中的其他线程使用。此外，请注意，某些计算有效 P 元素的线程将尝试访问不存在的 M 或 N 元素。例如，如图 5.11 所示，块 0,0 的线程 0,1 计算有效的 P 元素 $P_{0,1}$ 。然而，它在阶段 1 期间尝试访问不存在的 $M_{0,3}$ 。这两个事实表明我们需要使用不同的边界条件测试来加载 M 个图块、加载 N 个图块以及计算/存储 P 元素。要遵循的经验法则是，每次内存访问都需要进行相应的检查，以确保访问中使用的索引位于正在访问的数组的范围内。

让我们从加载输入图块的边界测试条件开始。当线程要加载输入图块元素时，它应该测试它尝试加载的输入元素是否是有效元素。通过检查 y 和 x 索引可以轻松完成此操作。例如，在图 5.9 中的第 19 行中，线性化索引是从 Row 的 y 索引和 $ph \times TILE_WIDTH + tx$ 的 x 索引导出的。边界条件测试是两个索引均小于宽度： $Row < Width \ \&\& \ (ph \times TILE_WIDTH + tx) < Width$ 。如果条件为真，线程应该继续加载 M 元素。读者应该验证加载 N 元素的条件测试是 $(ph \times TILE_WIDTH + ty) < Width \ \&\& \ Col < Width$ 。

如果条件为 `false`，则线程不应加载该元素。问题是应该将什么放入共享内存位置。答案是 0.0，这个值在内积计算中使用不会造成任何危害。如

果任何线程在计算其内积时使用这个 0.0 值，则内积值不会有任何变化。

最后，只有当线程负责计算有效的 P 元素时，才应存储其最终内积值。此条件的测试是 (Row , Width) && (Col , Width)。具有附加边界条件检查的内核代码如图 5.13 所示。

通过边界条件检查，瓦片矩阵乘法内核距离通用矩阵乘法内核仅一步之遥。一般来说，矩阵乘法是针对矩形矩阵定义的： $j \times k \times M$ 矩阵与 $k \times l \times N$ 矩阵相乘会得到 $j \times l \times P$ 矩阵。到目前为止，我们的内核只能处理方阵。

幸运的是，将我们的内核进一步扩展为通用矩阵乘法内核非常容易。我们需要做一些简单的改变。首先，宽度参数被三个无符号整数参数替换： j 、 k 、 l 。其中 Width 用于指 M 的高度或 P 的高度，将其替换为 j 。其中 Width 用于指 M 的宽度或 N 的高度，将其替换为 k 。其中 Width 用于指 N 的宽度或 P 的宽度，将其替换为 l 。对内核进行这些更改的修订留作练习。

5.6 内存使用对占用的影响

回想一下，在第 4 章“计算架构和调度”中，我们讨论了最大化 SM 上线程的占用率以能够容忍长延迟操作的重要性。内核的内存使用情况在占用调整中起着重要作用。虽然 CUDA 寄存器和共享内存可以非常有效地减少对全局内存的访问次数，但必须小心保持在这些内存的 SM 容量范围内。每个 CUDA 设备提供的资源有限，这限制了给定应用程序可以同时驻留在 SM 中的线程数量。一般来说，每个线程需要的资源越多，每个 SM 中可以驻留的线程数量就越少。

我们在第 4 章“计算架构和调度”中看到，寄存器的使用如何成为占用的限制因素。共享内存的使用还可以限制可以分配给每个 SM 的线程数量。例如，A100 GPU 可配置为每个 SM 最多具有 164 KB 共享内存，并且每个 SM 最多支持 2048 个线程。因此，对于要使用的所有 2048 个线程槽，线程块使用的平均值不应超过 $(164 \text{ KB}) / (2048 \text{ 个线程}) = 82 \text{ B/线程}$ 。在平铺矩阵乘法示例中，每个块都有 2 个 TILE_WIDTH 线程，并为 Mds 使用 $\text{TILE_WIDTH}^2 \times 4\text{B}$ 共享内存，为 Nds 使用 $\text{TILE_WIDTH}^2 \times 4\text{B}$ 共享内存。因此，线程块平均使用 $(\text{TILE_WIDTH}^2 \times 4\text{B} + \text{TILE_WIDTH}^2 \times 4\text{B}) / (\text{TILE_WIDTH} \times 2 \text{ 个线程}) = 8 \text{ B/线程}$ 共享内存。因此，平铺矩阵乘法内核的占用不受共享内存的限制。

但是，请考虑一个具有使用 32 KB 共享内存的线程块的内核，每个线程块有 256 个线程。在这种情况下，内核平均使用 $(32 \text{ KB}) / (256 \text{ 个线程}) = 132$

B/线程的共享内存。在这样的共享内存使用情况下，内核无法实现完全占用。每个 SM 最多只能托管 $(164 \text{ KB}) / (132 \text{ B/线程}) = 1272$ 个线程。因此，该内核可达到的最大占用率为 $(1272 \text{ 个分配的线程}) / (2048 \text{ 个最大线程}) = 62\%$ 。

请注意，每个 SM 中的共享内存大小也可能因设备而异。每一代或每一型号的设备在每个 SM 中可以具有不同数量的共享内存。通常希望内核能够根据硬件中的可用量使用不同数量的共享内存。也就是说，我们可能希望主机代码动态确定共享内存的大小并调整内核使用的共享内存量。这可以通过调用 `cudaGetDeviceProperties` 函数来完成。假设变量 `&devProp` 被传递给函数。在本例中，字段 `devProp.sharedMemPerBlock` 给出每个 SM 中可用的共享内存量。然后，程序员可以确定每个块应使用的共享内存量。

不幸的是，图中的内核。5.9 和 5.13 不支持主机代码对共享内存使用情况的任何动态调整。图 5.9 中使用的声明将其共享内存使用量的大小硬连接到编译时常量：

也就是说，无论编译时 `TILE_WIDTH` 的值设置为多少，`Mds` 和 `Nds` 的大小都设置为 `TILE_WIDTH` 2 个元素。由于代码包含

`Mds` 和 `Nds` 都有 256 个元素。如果我们想改变 `Mds` 和 `Nds` 的大小，我们需要改变 `TILE_WIDTH` 的值并重新编译代码。如果不重新编译，内核无法在运行时轻松调整其共享内存使用情况。

我们可以通过在共享内存声明前面添加 `C extern` 关键字并在声明中省略数组的大小，在 CUDA 中使用不同风格的声明来启用此类调整。基于这种风格，`Mds` 和 `Nds` 的声明需要合并到一个动态分配的数组中：

由于只有一个合并数组，因此我们还需要手动定义数组的 `Mds` 部分的起始位置和 `Nds` 部分的起始位置。请注意，合并后的数组是一维的。我们需要使用基于垂直和水平索引的线性化索引来访问它。

在运行时，当我们调用内核时，我们可以根据设备查询结果动态配置每个块要使用的共享内存量，并将其作为第三个配置参数提供给内核调用。例如，可以使用以下语句启动修订后的内核：

其中 `size_t` 是一个内置类型，用于声明一个变量来保存动态分配的数据结构的大小信息。大小以字节数表示。在我们的矩阵乘法示例中，对于 16×16 块，我们的大小为 $2 \times 16 \times 16 \times 4 = 2048$ 字节，以容纳 `Mds` 和 `Nds`。我们省略了运行时设置 `size` 值的计算细节，并将其作为读者的练习。

在图 5.14 中，我们展示了如何修改图 5.14 和 5.14 中的内核代码。5.9

和 5.11 为 Mds 和 Nds 数组使用动态大小的共享内存。将数组每个部分的大小作为参数传递到内核函数中也可能很有用。在此示例中，我们添加了两个参数：第一个参数是 Mds 部分的大小，第二个参数是 Nds 部分的大小，均以字节为单位。请注意，在上面的主机代码中，我们传递了 `size/2` 作为这些参数的值，即 1024 字节。通过第 06 行和第 07 行的赋值，内核代码的其余部分可以使用 Mds 和 Nds 作为数组的基数，并使用线性化索引来访问 Mds 和 Nds 元素。例如，不使用 `Mds[ty][tx]`，而是使用 `Mds[ty * TILE_WIDTH + tx]`。

5.7 总结

总之，现代处理器中程序的执行速度可能受到存储器速度的严重限制。为了充分利用 CUDA 设备的执行吞吐量，需要在内核代码中争取较高的计算与全局内存访问比率。如果该比率较低，则内核受内存限制。也就是说，它的执行速度受到从内存访问其操作数的速率的限制。

CUDA 提供对寄存器、共享内存和常量内存的访问。这些存储器比全局存储器小得多，但可以以更高的速度访问。有效地使用这些存储器需要重新设计算法。我们以矩阵乘法为例来说明平铺，这是一种增强数据访问局部性并有效利用共享内存的流行策略。在并行编程中，平铺使用屏障同步来强制多个线程在执行的每个阶段共同关注输入数据的子集，以便可以将子集数据放入这些特殊的内存类型中，从而实现更高的访问速度。

然而，对于 CUDA 程序员来说，了解这些特殊类型内存的有限大小非常重要。他们的能力取决于实施。一旦超出其容量，它们就会限制每个 SM 中可以同时执行的线程数量，并可能对 GPU 的计算吞吐量及其容忍延迟的能力产生负面影响。开发应用程序时推理硬件限制的能力是并行编程的一个关键方面。

尽管我们在 CUDA C 编程环境中引入了平铺算法，但它是在几乎所有类型的并行计算系统中实现高性能的有效策略。原因是应用程序必须在数据访问中表现出局部性，才能有效利用这些系统中的高速存储器。例如，在多核 CPU 系统中，数据局部性允许应用程序有效地使用片上数据缓存来减少内存访问延迟并实现高性能。这些片上数据缓存的大小也有限，并且要求计算表现出局部性。因此，读者也会发现在使用其他编程模型为其他类型的并行计算系统开发并行应用程序时，平铺算法很有用。

本章的目标是介绍局部性、平铺和不同 CUDA 内存类型的概念。我们

引入了使用共享内存的平铺矩阵乘法内核。我们进一步研究了边界测试条件的需求，以在应用平铺技术时允许任意数据维度。我们还简要讨论了动态大小共享内存分配的使用，以便内核可以根据硬件能力调整每个块使用的共享内存的大小。我们没有讨论寄存器在平铺中的使用。当我们在本书的第二部分讨论并行算法模式时，我们将解释寄存器在平铺算法中的使用。

6 性能考量

并程序的执行速度可能会根据程序的资源需求和硬件的资源限制之间的相互作用而有很大差异。管理并行代码和硬件资源限制之间的交互对于在几乎所有并行编程模型中实现高性能非常重要。这是一项实用技能，需要深入了解硬件架构，最好通过在专为高性能而设计的并行编程模型中进行实践练习来学习。

到目前为止，我们已经了解了 GPU 架构的各个方面及其对性能的影响。在第 4 章“计算架构和调度”中，我们了解了 GPU 的计算架构以及相关的性能考虑因素，例如控制发散和占用。在第 5 章“内存架构和数据局部性”中，我们了解了 GPU 的片上内存架构以及使用共享内存平铺来实现更多的数据重用。在本章中，我们将简要介绍片外内存（DRAM）架构，并讨论相关的性能考虑因素，例如内存合并和内存延迟隐藏。然后，我们讨论一种重要的优化类型——线程粒度粗化——它可能针对架构的任何不同方面，具体取决于应用程序。最后，我们用一个常见性能优化清单来总结本书的这一部分，该清单将作为优化并行模式性能的指南，并行模式的性能将在本书的第二部分和第三部分中讨论。

在不同的应用中，不同的架构约束可能占主导地位并成为性能的限制因素，通常称为瓶颈。通过将一种资源使用换成另一种资源使用，通常可以显着提高特定 CUDA 设备上应用程序的性能。如果由此减轻的资源约束在应用该策略之前是主要约束，并且由此加剧的约束不会对并行执行产生负面影响，则该策略效果很好。如果没有这样的理解，性能调整就只是猜测。合理的策略可能会也可能不会导致性能提升。

6.1 内存合并

CUDA 内核性能最重要的因素之一是访问全局内存中的数据，而全局内存的有限带宽可能成为瓶颈。CUDA 应用程序广泛利用数据并行性。当然，CUDA 应用程序往往会在短时间内处理来自全局内存的大量数据，在第 5 章“内存架构和数据局部性”中，我们研究了利用共享内存来减少数据总量的平铺技术。必须由每个线程块中的线程集合从全局内存访问。在本章中，我们将进一步讨论内存合并技术，用于以有效的方式在全局内存和共享内存或寄存器之间移动数据。内存合并技术通常与切片技术结合使用，以允许 CUDA 设备通过有效利用全局内存带宽来发挥其性能潜力。¹

CUDA 设备的全局存储器是用 DRAM 实现的。数据位存储在小电容器 DRAM 单元中，其中是否存在微量电荷可区分 1 和 0 值。从 DRAM 单元读取数据需要小电容器使用其微小的电荷来驱动通向传感器的高电容线，并启动传感器的检测机制，该机制确定电容器中是否存在足够的电荷量，以符合“1。”在现代 DRAM 芯片中，这个过程需要数十纳秒（请参阅“为什么 DRAM 如此慢？”边栏）。这与现代计算设备的亚纳秒时钟周期时间形成鲜明对比。由于此过程相对于所需的数据访问速度（每字节亚纳秒访问）非常慢，因此现代 DRAM 设计使用并行性来提高数据访问速率，通常称为内存访问吞吐量。

每次访问 DRAM 位置时，都会访问包括所请求位置的一系列连续位置。每个 DRAM 芯片中都提供了许多传感器，并且它们都并行工作。每个都感测这些连续位置内的一位的内容。一旦被传感器检测到，来自所有这些连续位置的数据就可以高速传输到处理器。这些访问和传送的连续位置称为 DRAM 突发。如果应用程序集中使用来自这些突发的数据，那么 DRAM 可以以比访问真正随机的位置序列的情况高得多的速率提供数据。

认识到现代 DRAM 的突发组织，当前的 CUDA 设备采用了一种技术，允许程序员通过将线程的内存访问组织成有利的模式来实现高全局内存访问效率。该技术利用了扭曲中的线程在任何给定时间点执行相同指令的事实。当 warp 中的所有线程执行加载指令时，硬件会检测它们是否访问连续的全局内存位置。换句话说，当线程束中的所有线程访问连续的全局内存位置时，可以实现最有利的访问模式。在这种情况下，硬件将所有这些访问组合或合并为对连续 DRAM 位置的合并访问。例如，对于给定的 warp 加载指令，如果线程 0 访问全局内存位置 X ，线程 1 访问位置 $X + 1$ ，线程 2 访问位置 $X + 2$ ，依此类推，所有这些访问将被合并或组合。访问 DRAM 时将其转换为对连续位置的单个请求。² 这种合并访问允许 DRAM 以突发方式传送数据。³

为了理解如何有效地使用合并硬件，我们需要回顾一下在访问 C 多维数组元素时内存地址是如何形成的。回想一下第 3 章“多维网格和数据”（为了方便起见，图 3.3 在此复制为图 6.1），C 和 CUDA 中的多维数组元素根据行优先约定放置到线性寻址内存空间中。回想一下，术语行优先指的是数据的放置保留了行的结构：行中的所有相邻元素都被放置到地址空间中的连续位置。在图 6.1 中，第 0 行的四个元素首先按照它们在该行中出现的顺序放置。然后放置第 1 行中的元素，然后是第 2 行的元素，最后是第 3 行

的元素。应该清楚的是， $M_{0,0}$ 和 $M_{1,0}$ 尽管在二维矩阵中看起来是连续的，但它们是在线性寻址存储器中分开放置四个位置。

假设图 6.1 中的多维数组是一个矩阵，在矩阵乘法中用作第二个输入矩阵。在这种情况下，warp 中分配给连续输出元素的连续线程将迭代该输入矩阵的连续列。图 6.2 的左上部分显示了此计算的代码，右上部分显示了访问模式的逻辑视图：连续的线程迭代连续的列。通过检查代码可以看出对 M 的访问可以合并。数组 M 的索引为 $k \times \text{Width} + \text{col}$ 。变量 k 和 Width 在经纱中的所有线程中具有相同的值。变量 col 定义为 $\text{blockIdx.x} \rightarrow \text{blockDim.x} + \text{threadIdx.x}$ ，这意味着连续的线程（具有连续的 threadIdx.x 值）将具有连续的 col 值，因此将访问 M 的连续元素。

图 6.2 的底部显示了访问模式的物理视图。在迭代 0 中，连续线程将访问内存中相邻的第 0 行中的连续元素，如图 6.2 中的“迭代 0 的负载”所示。在迭代 1 中，连续线程将访问第 1 行中在内存中也相邻的连续元素，如图 6.2 中的“迭代 1 的负载”所示。此过程对所有行都持续进行。正如我们所看到的，在此过程中线程形成的内存访问模式是一种可以合并的有利模式。事实上，在我们迄今为止实现的所有内核中，我们的内存访问都是自然合并的。

现在假设矩阵按列优先顺序而不是行优先顺序存储。造成这种情况的原因可能有多种。例如，我们可能会乘以以行优先顺序存储的矩阵的转置。在线性代数中，我们经常需要使用矩阵的原始形式和转置形式。最好避免创建和存储这两种表单。常见的做法是以一种形式（例如原始形式）创建矩阵。当需要转置形式时，可以通过切换行索引和列索引的角色来访问原始形式来访问其元素。在 C 中，这相当于将转置矩阵视为原始矩阵的列优先布局。不管出于什么原因，让我们观察一下当矩阵乘法示例的第二个输入矩阵以列优先顺序存储时所实现的内存访问模式。

图 6.3 说明了当矩阵按列优先顺序存储时，连续线程如何迭代连续列。图 6.3 的左上部分显示了代码，右上部分显示了存储器访问的逻辑视图。该程序仍在尝试让每个线程访问矩阵 M 的一列。通过检查代码可以看出对 M 的访问不利于合并。数组 M 的索引是 $\text{col} \times \text{Width} + k$ 。和之前一样， col 定义为 $\text{blockIdx.x} \rightarrow \text{blockDim.x} + \text{threadIdx.x}$ ，这意味着连续的线程（具有连续的 threadIdx.x 值）将具有连续的 col 值。然而，在 M 的索引中， col 乘以 Width ，这意味着连续的线程将访问 M 中相隔 Width 的元素。因此，这些访问不利于合并。

在图 6.3 的底部，我们可以看到内存访问的物理视图与图 6.2 有很大不同。在迭代 0 中，连续线程将逻辑上访问第 0 行中的连续元素，但这次由于列优先布局，它们在内存中不相邻。这些载荷在图 6.3 中显示为“迭代 0 的载荷”。类似地，在迭代 1 中，连续线程将访问第 1 行中在内存中也不相邻的连续元素。对于实际矩阵，每个维度通常有数百甚至数千个元素。相邻线程在每次迭代中访问的 M 个元素可以相距数百甚至数千个元素。硬件将确定对这些元素的访问彼此相距较远并且无法合并。

当计算自然不适合时，可以采用多种策略来优化代码以实现内存合并。一种策略是重新安排线程与数据的映射方式；另一种策略是重新排列数据本身的布局。我们将在第 6.4 节中讨论这些策略，并在本书中查看如何应用它们的示例。另一种策略是以合并的方式在全局内存和共享内存之间传输数据，并在共享内存中执行不利的访问模式，这提供了更快的访问延迟。我们还将本书中看到使用此策略的示例优化，包括我们现在将应用于矩阵-矩阵乘法的优化，其中第二个输入矩阵采用列主布局。这种优化称为转角。

图 6.4 说明了如何应用转角的示例。在此示例中， A 是在全局内存中以行优先布局存储的输入矩阵， B 是在全局内存中以列优先布局存储的输入矩阵。它们相乘产生一个输出矩阵 C ，该矩阵以 rowmajor 布局存储在全局内存中。该示例说明了负责输出图块顶部边缘的四个连续元素的四个线程如何加载输入图块元素。

对矩阵 A 中输入块的访问与第 5 章“内存架构和数据局部性”中的类似。四个线程加载输入图块顶部边缘的四个元素。每个线程加载一个输入元素，其输入图块中的本地行索引和列索引与输出图块中线程的输出元素的索引相同。这些访问被合并，因为连续的线程根据行优先布局访问 A 的同一行中在内存中相邻的连续元素。

另一方面，对矩阵 B 中输入块的访问需要与第 5 章“内存架构和数据局部性”中的访问不同。图 6.4(A) 显示了如果我们使用与第 5 章“内存架构和数据局部性”中相同的安排，访问模式会是什么样子。尽管四个线程逻辑上加载输入图块顶部边缘的四个连续元素，但由于 B 元素的列优先布局，连续线程加载的元素在内存中彼此相距较远。换句话说，负责输出图块同一行中的连续元素的连续线程加载内存中的非连续位置，这会导致未合并的内存访问。

这个问题可以通过分配四个连续的线程来加载输入图块中左边缘（同一列）的四个连续元素来解决，如图 6.4 (B) 所示。直观上，当每个线程

计算用于加载 B 输入图块的线性化索引时，我们正在交换 `threadIdx.x` 和 `threadIdx.y` 的角色。由于 B 采用列优先布局，因此同一列中的连续元素在内存中是相邻的。因此，连续的线程加载内存中相邻的输入元素，这确保了内存访问的合并。可以编写代码以将 B 元素的图块以列优先布局或行优先布局放入共享内存中。无论哪种方式，在加载输入图块后，每个线程都可以访问其输入，而性能损失很小。这是因为共享内存是通过 SRAM 技术实现的，不需要合并。

内存合并的主要优点是，它通过将多个内存访问合并为一次访问来减少全局内存流量。当同时发生并访问相邻的存储位置时，可以组合访问。交通拥堵不仅仅出现在计算领域。我们大多数人都经历过高速公路系统的交通拥堵，如图 6.5 所示。高速公路交通拥堵的根本原因是，太多的汽车试图在一条为车辆数量少得多的道路上行驶。当拥堵发生时，每辆车的行驶时间会大大增加。当交通拥堵时，上班时间很容易就会增加一倍或三倍。

大多数减少交通拥堵的解决方案都涉及减少道路上的汽车数量。假设通勤人数不变，人们需要拼车以减少道路上的汽车数量。拼车是一种常见的拼车方式，即一群通勤者的成员轮流驾驶一辆车去上班。政府通常需要制定鼓励拼车的政策。在一些国家，政府只是禁止某些类别的汽车每天上路。例如，星期一、星期三或星期五可能不允许车牌号为奇数的汽车上路。这鼓励了在不同日期允许使用汽车的人组成拼车团体。在其他国家，政府可能会对减少道路上汽车数量的行为提供激励。例如，在某些国家，拥堵高速公路的某些车道被指定为拼车车道；只有两到三人以上的汽车才允许使用这些车道。也有一些国家的政府让汽油变得非常昂贵，以至于人们为了省钱而拼车。所有这些鼓励拼车的措施都是为了克服拼车需要额外努力的事实，如图 6.6 所示。

拼车要求希望拼车的工人妥协并就共同的通勤时间表达成一致。图 6.6 的上半部分显示了良好的拼车时间表模式。时间从左向右。工人 A 和工人 B 的睡眠、工作和晚餐时间表相似。这使得这两名工人可以轻松地用一辆车上下班和回家。他们相似的时间表使他们更容易就共同的出发时间和返回时间达成一致。图 6.6 下半部分所示的时间表并非如此。在本例中，工人 A 和工人 B 的日程安排截然不同。工人 A 聚会到天亮，白天睡觉，晚上上班。工人 B 晚上睡觉，早上上班，下午 6:00 回家吃晚饭。时间表差异如此之大，以至于这两名工人不可能协调同一时间开车上班和回家。

内存合并与拼车安排非常相似。我们可以将数据视为通勤者，将 DRAM

访问请求视为车辆。当 DRAM 请求的速率超过 DRAM 系统规定的访问带宽时，流量拥塞加剧，运算单元变得空闲。如果多个线程从同一 DRAM 位置访问数据，它们可能会形成“拼车”并将其访问合并到一个 DRAM 请求中。然而，这要求线程具有相似的执行调度，以便它们的数据访问可以合二为一。同一 warp 中的线程是完美的候选者，因为它们都通过 SIMD 执行同时执行加载指令。

6.2 隐藏内存延迟

正如我们在第 6.1 节中所解释的，DRAM 突发是并行组织的一种形式：并行访问 DRAM 核心阵列中的多个位置。然而，仅突发不足以实现现代处理器所需的 DRAM 访问带宽水平。DRAM 系统通常采用另外两种形式的并行组织：存储体和通道。在最高级别，处理器包含一个或多个通道。每个通道都是一个内存控制器，其总线将一组 DRAM 存储体连接到处理器。图 6.7 显示了一个包含四个通道的处理器，每个通道都有一条总线将四个 DRAM 组连接到处理器。在实际系统中，处理器通常具有一到八个通道，并且每个通道连接大量组。

总线的数据传输带宽由其宽度和时钟频率定义。现代双数据速率 (DDR) 总线在每个时钟周期执行两次数据传输：一次在每个时钟周期的上升沿，一次在下降沿。例如，时钟频率为 1GHz 的 64 位 DDR 总线，其带宽为 $8B \times 2 \times 1GHz = 16GB/s$ 。这似乎是一个很大的数字，但对于现代 CPU 和 GPU 来说往往太小。现代 CPU 可能需要至少 32 GB/s 的内存带宽，而现代 GPU 可能需要 256 GB/s。对于此示例，CPU 将需要 2 个通道，GPU 将需要 16 个通道。

对于每个通道，与其连接的 Bank 数量由充分利用总线数据传输带宽所需的 Bank 数量决定。如图 6.8 所示。每个存储体包含一个 DRAM 单元阵列、用于访问这些单元的传感放大器以及用于将突发数据传送到总线的接口（第 6.1 节）。

图 6.8(A) 说明了单个存储体连接到通道时的数据传输时序。它显示了对存储体中 DRAM 单元的两次连续内存读取访问的时序。回想一下第 6.1 节，每次访问都涉及解码器启用单元以及单元与传感放大器共享其存储的电荷的较长延迟。该延迟显示为时间帧左端的灰色部分。一旦传感放大器完成其工作，突发数据就会通过总线传送。通过总线传输突发数据的时间如图 6.8 中时间帧的左侧黑色部分所示。在传输突发数据（右侧的黑色部分）之

前，第二次存储器读取访问将产生类似的长访问延迟（时间帧的黑色部分之间的灰色部分）。

实际上，访问延迟（灰色部分）比数据传输时间（黑色部分）长得多。显然，单组组织的访问传输时序将严重未充分利用通道总线的数据传输带宽。例如，如果 DRAM 单元阵列访问延迟与数据传输时间的比率为 20:1，则通道总线的最大利用率将为 $1/21=4.8$

当两个存储体连接到通道总线时，可以在第二个存储体中发起访问，而第一个存储体正在服务另一个访问。因此，可以重叠访问 DRAM 单元阵列的延迟。图 6.8(B) 显示了两个存储体组织的时序。我们假设组 0 的启动时间早于图 6.8 所示的窗口。在第一个存储体开始访问其单元阵列后不久，第二个存储体也开始访问其单元阵列。当存储体 0 中的访问完成时，它会传输突发数据（时间帧最左边的黑暗部分）。一旦存储体 0 完成其数据传输，存储体 1 就可以传输其突发数据（第二个暗部分）。下次访问时会重复此模式。

从图 6.8(B) 中，我们可以看到，通过拥有两个存储体，我们有可能使通道总线的数据传输带宽利用率加倍。一般来说，如果单元阵列访问延迟与数据传输时间的比率为 R ，则如果我们希望充分利用通道总线的数据传输带宽，则至少需要 $R + 1$ 个 bank。例如，如果比率为 20，则我们将需要至少 21 个组连接到每个通道总线。一般来说，连接到每个通道总线的组数量需要大于 R ，原因有两个。一是拥有更多的银行会降低针对同一银行的多个同时访问的可能性，这种现象称为银行冲突。由于每个存储体一次只能服务一次访问，因此单元阵列访问延迟对于这些冲突的访问不再重叠。拥有更多的银行会增加这些访问分布在多个银行之间的可能性。第二个原因是每个单元阵列的大小被设置为实现合理的延迟和可制造性。这限制了每个银行可以提供的单元数量。人们可能需要许多存储体才能支持所需的内存大小。

线程的并行执行与 DRAM 系统的并行组织之间存在着重要的联系。为了达到设备指定的内存访问带宽，必须有足够数量的线程同时进行内存访问。这一观察反映了最大化入住率的另一个好处。回想一下，在第 4 章“计算架构和调度”中，我们看到最大化占用率可确保流式多处理器 (SM) 上驻留足够的线程来隐藏核心管道延迟，从而有效地利用指令吞吐量。正如我们现在所看到的，最大化占用率还具有额外的好处，即确保发出足够的内存访问请求来隐藏 DRAM 访问延迟，从而有效地利用内存带宽。当然，为了实现最佳的带宽利用率，这些内存访问必须均匀分布在通道和存储体上，并且对存储体的每次访问也必须是合并访问。

图 6.9 显示了将数组 M 的元素分配到通道和组的玩具示例。我们假设两个元素（8 字节）的小突发大小。分发是通过硬件设计完成的。通道和后端的寻址使得数组的前 8 个字节（ $M[0]$ 和 $M[1]$ ）存储在通道 0 的存储体 0 中，接下来的 8 个字节（ $M[2]$ 和 $M[3]$ ）在通道 1 的存储体 0 中，接下来的 8 个字节（ $M[4]$ 和 $M[5]$ ）在通道 2 的存储体 0 中，以及接下来的 8 个字节（ $M[6]$ 和 $M[7]$ ）在存储体 0 中频道 3 的。

此时，分配回绕到通道 0，但将使用存储体 1 来存储接下来的 8 个字节（ $M[8]$ 和 $M[9]$ ）。因此，元素 $M[10]$ 和 $M[11]$ 将位于通道 1 的 Bank 1 中， $M[12]$ 和 $M[13]$ 将位于通道 2 的 Bank 1 中， $M[14]$ 和 $M[15]$ 将位于在通道 3 的存储体 1 中。虽然图中未显示，但任何附加元素都将被环绕并从通道 0 的存储体 0 开始。例如，如果有更多元素，则 $M[16]$ 和 $M[17]$ 将存储在通道 0 的 Bank 0 中， $M[18]$ 和 $M[19]$ 将存储在通道 1 的 Bank 0 中，以此类推。

图 6.9 所示的分配方案通常称为交错数据分配，将元素分布在系统中的存储体和通道中。该方案确保即使是相对较小的阵列也能很好地分布。因此，我们只分配足够的元素来充分利用通道 0 的存储体 0 的 DRAM 突发，然后再转移到通道 1 的存储体 0。在我们的玩具示例中，只要我们至少有 16 个元素，分配就会涉及所有通道以及用于存储元素的银行。

我们现在说明并行线程执行和并行内存组织之间的交互。我们将使用图 5.5 中的示例，复制为图 6.10。我们假设乘法将使用 2 3 2 个线程块和 2 3 2 个图块来执行。

在内核执行的阶段 0 期间，所有四个线程块都将加载它们的第一个图块。每个图块涉及的 M 个元素如图 6.11 所示。第 2 行显示了在第 0 阶段访问的 M 个元素及其 2D 索引。第 3 行显示相同的 M 元素及其线性化索引。假设所有线程块都是并行执行的。我们看到每个块都会进行两次合并访问。

根据图 6.9 中的分布，这些合并访问将针对通道 0 中的两个存储体以及通道 2 中的两个存储体进行。这四个访问将并行进行，以充分利用两个通道并改善每个通道的数据传输带宽的利用率。

我们还看到块 0,0 和块 0,1 将加载相同的 M 元素。大多数现代设备都配备了缓存，只要这些块的执行时间彼此足够接近，缓存就会将这些访问合并为一个。事实上，GPU 设备中的高速缓冲存储器主要是为了组合此类访问而设计的，并减少对 DRAM 系统的访问次数。

第 4 行和第 5 行显示了在内核执行的第 1 阶段加载的 M 元素。我们看现在对通道 1 和通道 3 中的存储体进行访问。这些访问将再次并行完成。

读者应该清楚，线程的并行执行和 DRAM 系统的并行结构之间存在共生关系。一方面，要充分利用 DRAM 系统的潜在访问带宽，需要许多线程同时访问 DRAM 中的数据。另一方面，设备的执行吞吐量依赖于对 DRAM 系统并行结构（即存储体和通道）的良好利用。例如，如果同时执行的线程都访问同一通道中的数据，则内存访问吞吐量和整体设备执行速度将大大降低。

请读者验证将两个较大的矩阵（例如 838 与相同的 232 线程块配置）相乘将利用图 6.9 中的所有四个通道。另一方面，增加的 DRAM 突发大小将需要乘以更大的矩阵，以充分利用所有通道的数据传输带宽。

6.3 线程粗化

到目前为止，在我们见过的所有内核中，工作都以最细粒度跨线程并行化。也就是说，每个线程都被分配了尽可能小的工作单元。例如，在向量加法内核中，每个线程都被分配一个输出元素。在 RGB 到灰度转换和图像模糊内核中，每个线程在输出图像中分配一个像素。在矩阵乘法内核中，每个线程都被分配了输出矩阵中的一个元素。

以最细粒度跨线程并行化工作的优点是，它增强了透明的可扩展性，如第 4 章“计算架构和调度”中所述。如果硬件有足够的资源来并行执行所有工作，那么应用程序就已经暴露了足够的并行性来充分利用硬件。否则，如果硬件没有足够的资源来并行执行所有工作，则硬件可以通过一个接一个地执行线程块来简单地串行化工作。

当并行化工作需要付出“代价”时，以最细粒度并行化工作的缺点就会出现。这种并行性的代价可以有多种形式，例如不同线程块的数据冗余加载、冗余工作、同步开销等。当线程由硬件并行执行时，这种并行性的代价通常是值得付出的。然而，如果硬件由于资源不足而最终将工作串行化，那么这个代价就不必要地付出了。在这种情况下，程序员最好部分串行化工作并减少并行性所付出的代价。这可以通过为每个线程分配多个工作单元来完成，这通常称为线程粗化。

我们使用第 5 章“内存架构和数据局部性”中的平铺矩阵乘法示例演示了线程粗化优化。图 6.12 描述了计算输出矩阵 P 的两个水平相邻输出块的存储器访问模式。对于这些输出块中的每一个，我们观察到需要加载矩阵 N 的不同输入块。然而，为两个输出图块加载矩阵 M 的相同输入图块。

在第 5 章“内存架构和数据局部性”的分片实现中，每个输出分片由不同

的线程块处理。由于共享内存内容不能跨块共享，因此每个块必须加载自己的矩阵 M 输入图块副本。虽然让不同的线程块加载相同的输入图块是多余的，但这是我们为了能够使用不同的块并行处理两个输出图块。如果这些线程块并行运行，这个代价可能是值得的。另一方面，如果这些线程块被硬件串行化，那么付出的代价就是白白的。在后一种情况下，程序员最好让单个线程块处理两个输出图块，从而块中的每个线程处理两个输出元素。这样，粗化的线程块将加载 M 的输入图块一次并将它们重新用于多个输出图块。

图 6.13 显示了如何将线程粗化应用于第 5 章“内存架构和数据局部性”中的平铺矩阵乘法代码。在第 02 行添加了一个常量 `COARSE_FACTOR` 来表示粗化因子，它是每个粗化线程将负责的原始工作单元的数量。在第 13 行，列索引的初始化被替换为 `colStart` 的初始化，它是线程负责的第一列的索引，因为线程现在负责具有不同列索引的多个元素。在计算 `colStart` 时，块索引 `bx` 乘以 `TILE_WIDTH` \rightarrow `COARSE_FACTOR`，而不仅仅是 `TILE_WIDTH`，因为每个线程块现在负责 `TILE_WIDTH` \rightarrow `COARSE_FACTOR` 列。在第 16-19 行，声明并初始化了 `Pvalue` 的多个实例，每个实例对应粗化线程负责的每个元素。第 17 行上的循环（迭代粗化线程负责的不同工作单元）有时称为粗化循环。在第 22 行循环输入图块的循环内，每次循环迭代中仅加载 M 的一个图块，与原始代码一样。然而，对于加载的 M 个图块，第 27 行的粗化循环会加载并使用 N 个图块。该循环首先找出粗化线程负责当前图块的哪一行（第 29 行），然后加载 N 的图块（第 32 行）并使用该图块来计算和更新每次迭代的不同的 P 值（第 35-37 行）。最后，在第 44-47 行，每个粗化线程使用另一个粗化循环来更新它负责的输出元素。

线程粗化是一种强大的优化，可以显著提高许多应用程序的性能。这是一种常用的优化。然而，在应用线程粗化时有几个需要避免的陷阱。首先，必须小心不要在不必要时应用优化。回想一下，当并行化付出的代价可以通过粗化来降低时，例如数据的冗余加载、冗余工作、同步开销或其他，线程粗化是有益的。并非所有计算都有这样的价格。例如，在第二章异构数据并行计算中的向量加法内核中，并行处理不同的向量元素是没有代价的。因此，将线程粗化应用于向量加法内核预计不会产生显著的性能差异。这同样适用于第 3 章“多维网格和数据”中的 RGB 到灰度转换内核。

要避免的第二个陷阱是不要应用太多粗化，以免硬件资源未得到充分利用。回想一下，向硬件提供尽可能多的并行性可以实现透明的可扩展性。

它为硬件提供了并行化或串行化工作的灵活性，具体取决于硬件拥有的执行资源量。当程序员粗化线程时，他们会减少暴露给硬件的并行量。如果粗化因子太高，则无法向硬件提供足够的并行性，从而导致一些并行执行资源未得到利用。在实践中，不同的设备具有不同数量的执行资源，因此最佳粗化因子通常是特定于设备和数据集的，并且需要针对不同的设备和数据集重新调整。因此，当应用线程粗化时，可伸缩性变得不太透明。

应用线程粗化的第三个陷阱是避免资源消耗增加到损害占用率的程度。根据内核的不同，线程粗化可能需要每个线程使用更多寄存器或每个线程块使用更多共享内存。如果是这种情况，程序员必须注意不要使用太多的寄存器或太多的共享内存，从而减少占用率。减少占用率带来的性能损失可能比线程粗化可能提供的性能优势更有害。

6.4 优化清单

在本书的第一部分中，我们介绍了 CUDA 程序员用来提高代码性能的各种常见优化。我们将这些优化整合到一个清单中，如表 6.1 所示。该清单并不详尽，但它包含许多不同应用程序中常见的通用优化，程序员应首先考虑这些优化。在本书的第二部分和第三部分中，我们将将此清单中的优化应用于各种并行模式和应用程序，以了解它们在不同上下文中的运行方式。在本节中，我们将简要回顾每个优化及其应用策略。

表 6.1 中的第一个优化是最大化 SM 上线程的占用率。这种优化在第 4 章“计算架构和调度”中介绍，其中强调了拥有比内核多得多的线程的重要性，因为这是一种有足够的工作可用于隐藏核心管道中的长延迟操作的方法。为了最大限度地提高占用率，程序员可以调整其内核的资源使用情况，以确保每个 SM 允许的块或寄存器的最大数量不会限制可以同时分配给 SM 的线程数量。在第 5 章“内存体系结构和数据局部性”中，引入了共享内存作为另一种资源，应仔细调整其使用，以免限制占用。在本章中，讨论了最大化占用率的重要性，作为隐藏内存延迟（而不仅仅是核心管道延迟）的一种手段。同时执行多个线程可确保生成足够的内存访问以充分利用内存带宽。

表 6.1 中的第二个优化是通过确保同一 warp 中的线程访问相邻内存位置来使用合并的全局内存访问。本章介绍了这种优化，其中强调了硬件将对相邻内存位置的访问组合成单个内存请求的能力，作为减少全局内存流量和提高 DRAM 突发利用率的一种方法。到目前为止，我们在本书这一部分中看到的内核已经自然地展示了合并访问。然而，我们将在本书的第二部分

和第三部分中看到许多示例，其中内存访问模式更加不规则，因此需要更多的努力来实现合并。

有多种策略可用于在具有不规则访问模式的应用程序中实现合并。一种策略是以合并的方式将数据从全局内存加载到共享内存，然后对共享内存进行不规则访问。我们已经在本章中看到了这种策略的一个例子，即拐角。我们将在第 12 章“合并”中看到该策略的另一个示例，其中介绍了合并模式。在这种模式下，同一块中的线程需要在同一个数组中执行二分搜索，因此它们协作以合并的方式将该数组从全局内存加载到共享内存，然后各自在共享内存中执行二分搜索。我们还将在第 13 章“排序”中看到此策略的示例，其中介绍了排序模式。在此模式中，线程以分散的方式将结果写入数组，因此它们可以协作在共享内存中执行分散的访问，然后将结果从共享内存写入全局内存，并为附近的元素启用更多合并目的地。

在具有不规则访问模式的应用程序中实现合并的另一个策略是重新安排线程映射到数据元素的方式。我们将在第 10 章“归约和最小化分歧”中看到该策略的一个示例，其中介绍了归约模式。在具有不规则访问模式的应用程序中实现合并的另一个策略是重新安排数据本身的布局方式。我们将在第 14 章“稀疏矩阵计算”中看到该策略的一个示例，其中介绍了稀疏矩阵计算和存储格式，特别是在讨论 ELL 和 JDS 格式时。

表 6.1 中的第三个优化是最小化控制发散。第 4 章“计算架构和调度”中介绍了控制发散，其中强调了同一 warp 中的线程采用相同控制路径的重要性，作为确保在 SIMD 执行期间有效利用所有内核的方法。到目前为止，除了边界条件下不可避免的发散之外，我们在本书这一部分中看到的内核还没有表现出控制发散。然而，我们将在本书的第二部分和第三部分中看到许多例子，其中控制发散可能会严重损害性能。

有多种策略可以用来最小化控制发散。一种策略是重新安排工作和/或数据在线程之间的分布方式，以确保一个线程束中的线程在使用其他线程束中的线程之前全部使用。我们将在第 10 章“缩减和最小化发散”（涵盖缩减模式）和第 11 章“前缀和（扫描）”（涵盖扫描模式）中看到该策略的示例。重新安排工作和/或数据如何跨线程分布的策略也可用于确保同一扭曲中的线程具有相似的工作负载。我们将在第 15 章“图遍历”中看到例子，其中介绍了图遍历，其中我们将讨论以顶点为中心和以边为中心的并行化方案之间的权衡。最小化控制分歧的另一个策略是重新安排数据的布局方式，以确保同一扭曲中处理相邻数据的线程具有相似的工作负载。我们将在第

14 章“稀疏矩阵计算”中看到此策略的示例，其中涵盖稀疏矩阵计算和存储格式，特别是在讨论 JDS 格式时。

表 6.1 中的第四个优化是通过将块内重用的数据放置在共享内存或寄存器中并从那里重复访问它来平铺数据，这样它只需要在全局内存和 SM 之间传输一次。切片是在第 5 章“内存架构和数据局部性”中在矩阵乘法的背景下引入的，其中处理相同输出切片的线程协作将相应的输入切片加载到共享内存，然后从共享内存重复访问这些输入切片。我们将在本书的第二部分和第三部分中看到这种优化再次应用于大多数并行模式。当输入和输出图块具有不同尺寸时，我们将观察应用图块的挑战。这一挑战出现在第 7 章“卷积”（介绍了卷积模式）和第 8 章“模板”（介绍了模板模式）中。我们还将观察到数据块可以存储在寄存器中，而不仅仅是共享内存中。这一观察在第 8 章“模板”中最为明显，该章介绍了模板图案。我们还将观察到，平铺适用于重复访问的输出数据，而不仅仅是输入数据。

表 6.1 中的第五个优化是私有化。此优化尚未介绍，但为了完整性我们在此提及。私有化涉及多个线程或块需要更新通用输出的情况。为了避免同时更新相同数据的开销，可以创建数据的私有副本并部分更新，然后在完成时从私有副本对通用副本进行最终更新。我们将在第 9 章“并行直方图”中看到这种优化的示例，其中介绍了直方图模式，其中多个线程需要更新相同的直方图计数器。我们还将第 15 章“图遍历”中看到这种优化的示例，其中介绍了图遍历，其中多个线程需要向同一队列添加条目。

表 6.1 中的第六个优化是线程粗化，其中多个并行单元被分配给单个线程，以降低并行成本（如果硬件无论如何都要串行化线程）。本章在分片矩阵乘法的背景下介绍了线程粗化，其中并行性的代价是由处理相邻输出分片的多个线程块冗余地加载相同的输入分片。在这种情况下，分配一个线程块来处理多个相邻的输出图块使得能够为所有输出图块加载一次输入图块。在本书的第二部分和第三部分中，我们将看到线程粗化在不同的上下文中应用，每次都会有不同的并行性代价。在第 8 章“模板”中，介绍了模板图案，应用线程粗化来减少输入数据的冗余加载，如本章所示。在第 9 章“并行直方图”中，涵盖了直方图模式，线程粗化有助于减少在私有化优化的背景下需要提交到通用副本的私有副本的数量。在第 10 章“缩减和最小化发散”（涵盖缩减模式）和第 11 章“前缀和（扫描）”（涵盖扫描模式）中，应用线程粗化来减少同步和控制发散带来的开销。同样在第 11 章“前缀和（扫描）”中，该章介绍了扫描模式，与顺序算法相比，线程粗化也有助于减少并行算法执

行的冗余工作。在第 12 章“合并”中，介绍了合并模式，线程粗化减少了识别每个线程输入段所需执行的二分搜索操作的数量。第 13 章“排序”介绍了排序模式，线程粗化有助于改进内存合并。

同样，表 6.1 中的清单并非详尽无遗，但它包含不同计算模式中常见的主要优化类型。这些优化出现在本书第二部分和第三部分的多个章节中。我们还将看到特定章节中出现的其他优化。例如，在第 7 章“卷积”中，介绍了卷积模式，我们将介绍常量内存的使用。在第 10 章“减少和最小化发散”中，涵盖了扫描模式，我们将介绍双缓冲优化。

6.5 了解计算的瓶颈

在决定对特定计算应用哪种优化时，首先要了解哪些资源限制了该计算的性能，这一点很重要。限制计算性能的资源通常称为性能瓶颈。优化通常使用更多的一种资源来减轻另一种资源的负担。如果应用的优化不针对瓶颈资源，则优化可能不会带来任何好处。更糟糕的是，优化尝试甚至可能会损害性能。

例如，共享内存平铺增加了共享内存的使用，以减轻全局内存带宽的压力。当瓶颈资源是全局内存带宽并且正在加载的数据被重用，这种优化非常有用。然而，例如，如果性能受到占用的限制，而占用又受到使用过多共享内存的限制，那么应用共享内存平铺可能会使情况变得更糟。

为了了解哪些资源限制了计算性能，GPU 计算平台通常提供各种分析工具。我们建议读者参阅 CUDA 文档，以获取有关如何使用分析工具来识别计算性能瓶颈 (NVIDIA、Profiler) 的更多信息。性能瓶颈可能是特定于硬件的，这意味着相同的计算可能在不同的设备上遇到不同的瓶颈。因此，识别性能瓶颈和应用性能优化的过程需要充分了解 GPU 架构以及不同 GPU 设备之间的架构差异。

6.6 总结

在本章中，我们介绍了 GPU 的片外内存 (DRAM) 架构，并讨论了相关的性能注意事项，例如全局内存访问合并和通过内存并行隐藏内存延迟。然后我们提出了一个重要的优化：线程粒度粗化。通过本章和前面几章中介绍的见解，读者应该能够推断出他们遇到的任何内核代码的性能。我们通过提供广泛用于优化许多计算的常见性能优化清单来结束本书的这一部分。

我们将在本书的接下来的两部分中继续研究这些优化在并行计算模式中的实际应用和应用案例研究。

7 卷积：常量内存和缓存简介

在接下来的几章中，我们将讨论一组重要的并行计算模式。这些模式是许多并行应用中出现的各种并行算法的基础。我们将从卷积开始，它是一种流行的数组运算，在信号处理、数字记录、图像处理、视频处理和计算机视觉中以多种形式使用。在这些应用领域中，卷积通常作为滤波器来执行，将信号和像素转换为更理想的值。我们的图像模糊内核就是这样一个滤波器，它可以平滑信号值，以便人们可以看到大图趋势。又例如，高斯滤波器是卷积滤波器，可用于锐化图像中对象的边界和边缘。

卷积通常执行大量算术运算来生成每个输出元素。对于高清图像和视频等输出元素（像素）较多的大型数据集，计算量可能会很大。一方面，卷积的每个输出数据元素可以彼此独立地计算，这是并行计算的理想特性。另一方面，在处理具有一定挑战性的边界条件的不同输出数据元素时存在大量输入数据共享。这使得卷积成为复杂的平铺方法和输入数据分级方法的重要用例，这也是本章的重点。

7.1 背景

8 模板 Stencil

模板是流体动力学、热导、燃烧、天气预报、气候模拟和电磁学等应用领域中求解偏微分方程数值方法的基础。基于模板的算法处理的数据由具有物理意义的离散量组成，例如质量、速度、力、加速度、温度、电场和能量，它们之间的关系由微分方程控制。模板的常见用途是根据输入变量值范围内的函数值来近似函数的导数值。模板与卷积非常相似，因为模板和卷积都根据同一位置的元素的当前值以及另一个多维数组中邻域中的元素的当前值来计算多维数组的元素的新值。因此模板还需要处理晕细胞和鬼细胞。与卷积不同，模板计算用于迭代求解感兴趣域内连续、可微函数的值。用于模板邻域中的元素的数据元素和权重系数由正在求解的微分方程控制。某些模板图案适合不适用于卷积的优化。在初始条件通过域迭代传播的求解器中，输出值的计算可能具有依赖性，并且需要根据某些排序约束来执行。此外，由于解决微分问题时对数值精度的要求，模板处理的数据往往是高精度的浮动数据，这会消耗更多的片上内存用于平铺技术。由于这些差异，模板往往会引发与卷积不同的优化。

8.1 背景

9 并行直方图：原子操作和私有化简介

到目前为止，我们提出的并行计算模式都允许将计算每个输出元素的任务专门分配给线程或由线程拥有。因此，这些模式符合所有者计算规则，其中每个线程都可以写入其指定的输出元素，而无需担心其他线程的干扰。本章介绍并行直方图计算模式，其中每个输出元素都可以由任何线程更新。因此，在更新输出元素时必须注意线程之间的协调，并避免任何可能破坏最终结果的干扰。在实践中，还有许多其他重要的并行计算模式，其中输出干扰无法轻易避免。因此，并行直方图算法提供了这些模式中发生的输出干扰的示例。我们将首先检查使用原子操作序列化每个元素的更新的基线方法。这种基线方法简单但效率低下，常常导致执行速度令人失望。然后，我们将介绍一些广泛使用的优化技术，尤其是私有化，以显着提高执行速度，同时保持正确性。这些技术的成本和收益取决于底层硬件以及输入数据的特征。因此，对于开发人员来说，理解这些技术的关键思想并能够推理它们在不同情况下的适用性非常重要。

9.1 背景

直方图是数据集中数据值的计数或出现百分比的显示。在最常见的直方图形式中，值区间沿水平轴绘制，每个区间中的数据值计数表示为从水平轴上升的矩形或条形的高度。例如，直方图可用于显示短语“对大规模并行处理器进行编程”中字母表中字母的频率。为简单起见，我们假设输入短语全部为小写。通过检查，我们看到字母“a”有四个实例，字母“b”有零个实例，字母“c”有一个实例，依此类推。我们将每个值区间定义为四个字母的连续范围。因此，第一个值区间是“a”到“d”，第二个值区间是“e”到“h”，依此类推。图 9.1 显示了一个直方图，根据我们对值区间的定义，显示了短语“编程大规模并行处理器”中字母的频率。

直方图提供了有用的数据集摘要。在我们的示例中，我们可以看到所表示的短语由大量集中在字母表中间间隔的字母组成，而在后面的间隔中明显稀疏。直方图的形状有时被称为数据集的特征，并提供一种快速方法来确定数据集中是否存在显着现象。例如，购买类别的直方图形状和信用卡帐户的位置可用于检测欺诈使用。当直方图的形状明显偏离标准时，系统会提出潜在问题的标志。

许多应用领域依赖直方图来汇总数据集以进行数据分析。计算机视觉

就是这样的领域之一。不同类型的物体图像（例如人脸与汽车）的直方图往往呈现不同的形状。例如，可以绘制图像或图像区域中像素发光值的直方图。这样的晴天天空直方图在发光光谱的高值区间中可能只有少量非常高的条形。通过将图像划分为子区域并分析这些子区域的直方图，人们可以快速识别图像中可能包含感兴趣对象的感兴趣的子区域。计算图像子区域直方图的过程是计算机视觉中特征提取的重要方法，其中特征指的是图像中感兴趣的模式。在实践中，每当需要分析大量数据以提取有趣的事件时，直方图就可能被用作基础计算。信用卡欺诈检测和计算机视觉显然符合这一描述。具有此类需求的其他应用领域包括语音识别、网站购买推荐和科学数据分析，例如关联天体物理学中的天体运动。

可以轻松地以顺序方式计算直方图。图 9.2 显示了计算图 9.1 中定义的直方图的顺序函数。为简单起见，直方图函数需要仅识别小写字母。C 代码假设输入数据集采用 `char` 数组数据，并且直方图将生成到 `int` 数组 `histo` 中（第 01 行）。输入数据项的数量在函数参数长度中指定。`for` 循环（第 02-07 行）顺序遍历数组，识别已访问位置 `data[i]` 中字符的字母表索引，将字母表索引保存到 `Alphabet_position` 变量中，并递增与关联的 `histo[alphabet_position/4]` 元素那个间隔。字母索引的计算依赖于这样一个事实：输入字符串基于标准 ASCII 代码表示，其中字母“a”到“z”根据其在字母表中的顺序被编码为连续值。

尽管人们可能不知道每个字母的确切编码值，但可以假设字母的编码值是“a”的编码值加上该字母与“a”之间的字母位置差。在输入中，每个字符都存储在其编码值中。因此，表达式 `data[i] - 'a'`（第 03 行）导出字母的字母表位置，其中“a”的字母表位置为 0。如果位置值大于或等于 0 且小于 26，则数据字符确实是一个小写字母（第 04 行）。请记住，我们定义了间隔，以便每个间隔包含四个字母。因此，字母的间隔索引是其字母表位置值除以 4。我们使用间隔索引来增加适当的 `histo` 数组元素（第 05 行）。

图 9.2 中的 C 代码非常简单且高效。该算法的计算复杂度为 $O(N)$ ，其中 N 是输入数据元素的数量。数据数组元素在 `for` 循环中按顺序访问，因此每当从系统 DRAM 获取数据时，CPU 缓存线都会得到很好的利用。`histo` 数组非常小，非常适合 CPU 的一级 (L1) 数据缓存，从而确保 `histo` 元素的快速更新。对于大多数现代 CPU，人们可以预期该代码的执行速度受到内存限制，即受到数据元素从 DRAM 进入 CPU 缓存的速率的限制。

9.2 原子操作和基础直方图核函数

并行化直方图计算的最直接方法是启动与数据元素一样多的线程，并让每个线程处理一个输入元素。每个线程读取其分配的输入元素并递增该字符的适当间隔计数器。图 9.3 展示了这种并行化策略的一个例子。请注意，多个线程需要更新同一个计数器（m-p），这是一种冲突，称为输出干扰。程序员必须了解竞争条件和原子操作的概念，以便自信地处理并行代码中的此类输出干扰。

histo 数组中间隔计数器的增量是对内存位置的更新或读修改写操作。该操作包括读取内存位置（读）、将原始值加一（修改）以及将新值写回内存位置（写）。读-修改-写是协调协作活动的常用操作。

例如，当我们向航空公司预订航班时，我们会调出座位图并查找可用座位（读取），选择要预订的座位（修改），然后将座位图中的座位状态更改为不可用（写）。可能发生的不良情况如下：

- 两名乘客同时调出同一航班的座位图。
- 两位顾客选择相同的座位，例如 9C。
- 两位客户均将座位 9C 的状态更改为不可用。

排序结束后，两位顾客都认为自己的座位是 9C。可以想象，当他们登机时，发现其中一人不能坐在预定的座位上，会有一种不愉快的情况！不管你信不信，这种不愉快的情况在现实生活中时有发生，都是因为机票预订软件的缺陷造成的。

再比如，有些商店允许顾客无需排队等待服务。他们要求每位顾客从其中一个售货亭获取一个号码。有一个显示屏显示接下来要服务的号码。当服务代理有空时，代理会要求客户出示与号码匹配的票据，验证票据，并将显示号码更新为下一个更大的号码。理想情况下，所有顾客都将按照他们进入商店的顺序获得服务。不希望出现的结果是两个客户同时在两个自助服务终端登录，并且都收到具有相同号码的门票。当服务代理拨打该号码时，两位客户都希望自己是应该获得服务的人。

在这两个示例中，不良结果都是由称为“读取-修改-写入竞争条件”的现象引起的，其中两个或多个同时更新操作的结果根据所涉及操作的相对时序而变化。¹ 有些结果是正确的，有些结果是错误的。图 9.4 说明了当两个线程尝试更新我们的文本直方图示例中的相同 histo 元素时的竞争条件。图 9.4 中的每一行显示了一段时间内的活动，时间从上到下进行。

图 9.4A 描述了这样一种场景，其中线程 1 在时间段 1 到 3 期间完成

其读取-修改-写入序列的所有三个部分，然后线程 2 在时间段 4 开始其序列。每个操作前面括号中的值显示写入目标值，假设 `histo[x]` 的值最初为 0。在这种情况下，`histo[x]` 的值随后为 2，这正是人们所期望的。也就是说，两个线程都成功增加了 `histo[x]`。元素值从 0 开始，运算完成后变为 2。

在图 9.4B 中，两个线程的读取-修改-写入序列重叠。请注意，线程 1 在时间段 4 将新值写入 `histo[x]`。当线程 2 在时间段 3 读取 `histo[x]` 时，它的值仍然为 0。因此，它计算出的新值最终写入 `histo[x]` 的是 1 而不是 2。问题是线程 2 在线程 1 完成其更新之前过早读取 `histo[x]`。最终结果是 `histo[x]` 之后的值为 1，这是不正确的。线程 1 的更新丢失。

在并行执行期间，线程可以按相对于彼此的任何顺序运行。在我们的示例中，线程 2 可以轻松地在线程 1 之前启动其更新序列。图 9.5 显示了两个这样的场景。在图 9.5A 中，线程 2 在线程 1 开始更新之前完成更新。在图 9.5B 中，线程 1 在线程 2 完成之前开始更新。显然，图 9.5A 中的序列会产生 `histo[x]` 的正确结果，但图 9.5B 中的序列会产生错误的结果。

`histo[x]` 的最终值根据所涉及操作的相对时间而变化，这一事实表明存在竞争条件。我们可以通过消除线程 1 和线程 2 的操作序列可能的交错来消除这种变化。也就是说，我们希望允许图 1 和图 2 所示的时序。9.4A 和 9.5A，同时消除图 9.4A 和 9.5A 中所示的可能性。9.4B 和 9.5B。这可以通过使用原子操作来完成。

对内存位置的原子操作是在内存位置上执行读取-修改-写入序列的操作，其方式是对该位置的其他读取-修改-写入序列不能与其重叠。也就是说，操作的读取、修改和写入部分形成一个不可分割的单元，因此称为原子操作。实际上，原子操作是通过硬件支持来实现的，以将其他操作锁定到同一位置，直到当前操作完成。在我们的示例中，这种支持消除了图 1 和 2 中描述的可能性。9.4B 和 9.5B，因为在引导线程完成其更新序列之前，尾随线程无法开始其更新序列。

重要的是要记住，原子操作不会在线程之间强制执行任何特定的执行顺序。在我们的示例中，图 1 和 2 中显示的两个顺序。9.4A 和 9.5A 是原子操作所允许的。线程 1 可以在线程 2 之前或之后运行。正在强制执行的规则是，如果两个线程在同一内存位置上执行原子操作，则尾随线程执行的原子操作无法启动，直到线程 2 的原子操作完成为止。主导线程完成。这有效地序列化了在内存位置上执行的原子操作。

原子操作通常根据对内存位置执行的修改来命名。在我们的文本直方

图示例中，我们向内存位置添加一个值，因此原子操作称为原子添加。其他类型的原子操作包括减法、递增、递减、最小值、最大值、逻辑与和逻辑或。CUDA 内核可以通过函数调用对内存位置执行原子添加操作：

`atomicAdd` 函数是一个内部函数（参见侧边栏“内部函数”），被编译成硬件原子操作指令。该指令读取全局或共享内存中地址参数指向的 32 位字，将 `val` 添加到旧内容，并将结果存储回内存中的同一地址。该函数返回该地址处的旧值。

图 9.6 显示了执行并行直方图计算的 CUDA 内核。该代码与图 9.2 中的顺序代码类似，但有两个关键区别。第一个区别是输入元素上的循环被线程索引计算（第 02 行）和边界检查（第 03 行）替换，以将线程分配给每个输入元素。第二个区别是图 9.2 中的增量表达式：

变成图 9.6 中的 `atomicAdd()` 函数调用（第 06 行）。要更新的位置的地址 `&(histo[alphabet_position/4])` 是第一个参数。要添加到位置的值 1 是第二个参数。这确保了不同线程对任何 `histo` 数组元素的任何同时更新都被正确序列化。

9.3 原子操作的延迟和吞吐量

图 9.6 的内核中使用的原子操作通过将任何同时更新序列化到某个位置来确保更新的正确性。众所周知，串行化大规模并行程序的任何部分都会大大增加执行时间并降低程序的执行速度。因此，此类串行操作占用尽可能少的执行时间非常重要。

正如我们在第 5 章“内存架构和数据局部性”中了解到的，DRAM 中数据的访问延迟可能需要数百个时钟周期。在第 4 章“计算架构和调度”中，我们了解到 GPU 使用零周期上下文切换来容忍此类延迟。在第 6 章“性能注意事项”中，我们了解到，只要有許多内存访问延迟可以相互重叠的线程，执行速度就会受到内存系统吞吐量的限制。因此，GPU 充分利用 DRAM 突发、存储体和通道来实现高内存访问吞吐量非常重要。

此时读者应该清楚，高内存访问吞吐量的关键是同时进行许多 DRAM 访问。不幸的是，当许多原子操作更新同一内存位置时，这种策略就会失效。在这种情况下，在引导线程的读取-修改-写入序列完成之前，尾随线程的读取-修改-写入序列无法启动。如图 9.7 所示，在同一内存位置执行原子操作时只能有一个正在进行。每个原子操作的持续时间大约是内存加载的延迟（原子操作时间的左侧部分）加上内存存储的延迟（原子操作时间的右侧部

分)。每个读取-修改写入操作的这些时间部分的长度（通常为数百个时钟周期）定义了必须专用于服务每个原子操作的最小时间量，并限制了吞吐量或可以执行原子操作的速率。

例如，假设存储器系统每通道具有 64 位（8 字节）双倍数据速率 DRAM 接口、八个通道、1 GHz 时钟频率以及 200 个周期的典型访问延迟。内存系统的峰值访问吞吐量为 $8 \text{ (字节/传输)} \times 2 \text{ (每个通道每个时钟的传输数)} \times 1 \text{ G (每秒时钟数)} \times 8 \text{ (通道)} = 128 \text{ GB/s}$ 。假设每个访问的数据是 4 字节，系统

tem 的峰值访问吞吐量为每秒 32 G 数据元素。

然而，在特定内存位置执行原子操作时，可以实现的最高吞吐量是每 400 个周期执行一次原子操作（200 个周期用于读取，200 个周期用于写入）。这意味着基于时间的吞吐量为 $1/400 \text{ 原子/时钟} \times 1 \text{ G (时钟/秒)} = 2.5 \text{ M 原子/秒}$ 。这大大低于大多数用户对 GPU 内存系统的期望。此外，原子操作序列的长延迟可能会主导内核执行时间，并可能显著降低内核的执行速度。

实际上，并非所有原子操作都将在单个内存位置上执行。在我们的文本直方图示例中，直方图有七个间隔。如果输入字符均匀分布在字母表中，则原子操作将均匀分布在 histo 元素中。这会将吞吐量提高到每秒 $7 \times 2.5 \text{ M} = 17.5 \text{ M}$ 原子操作。实际上，提升因子往往比直方图中的间隔数低得多，因为字符在字母表中往往有偏差分布。例如，在图 9.1 中，我们看到示例短语中的字符严重偏向 m-p 和 q-t 间隔。更新这些间隔的大量争用流量可能会将可实现的吞吐量降低到仅 $(28/10) \times 2.5 \text{ M} = 7 \text{ M}$ 左右。

提高原子操作吞吐量的一种方法是减少对竞争激烈的位置的访问延迟。高速缓冲存储器是减少存储器访问延迟的主要工具。因此，现代 GPU 允许在最后一级缓存中执行原子操作，该缓存在所有流式多处理器 (SM) 之间共享。在原子操作过程中，如果在末级缓存中找到更新的变量，则在缓存中更新该变量。如果在最后一级缓存中找不到，则触发缓存未命中，并被带入缓存，并在那里进行更新。由于通过原子操作更新的变量往往会被许多线程大量访问，因此这些变量一旦从 DRAM 引入，往往会保留在缓存中。由于末级缓存的访问时间在数十个周期而不是数百个周期，因此原子操作的吞吐量比前几代 GPU 至少提高了一个数量级。这是大多数现代 GPU 支持末级缓存中原子操作的重要原因。

10 归约：减少分支

归约从值数组中派生出单个值。单个值可以是所有元素中的总和、最大值、最小值等。该值还可以是各种类型：整数、单精度浮点、双精度浮点、半精度浮点、字符等。所有这些类型的约简都具有相同的计算结构。与直方图一样，归约是一种重要的计算模式，因为它可以从大量数据中生成摘要。并行归约是一种重要的并行模式，需要并行线程相互协调才能得到正确的结果。这种协调必须仔细进行，以避免性能瓶颈，这在并行计算系统中很常见。因此，并行缩减是说明这些性能瓶颈并引入缓解这些瓶颈的技术的良好工具。

10.1 背景

11 前缀和（扫描）：并行算法工作效率介绍

我们的下一个并行模式是前缀和，通常也称为扫描。并行扫描经常用于并行化看似顺序的操作，例如资源分配、工作分配和多项式求值。一般来说，如果计算自然地描述为数学递归，其中系列中的每个项目都是根据前一个项目来定义的，那么它很可能被并行化为并行扫描操作。并行扫描在大规模并行计算中发挥着关键作用，原因很简单：应用程序的任何顺序部分都会极大地限制应用程序的整体性能。许多这样的连续部分可以通过并行扫描转换为并行计算。因此，并行扫描通常用作并行算法中的基本操作，执行基数排序、快速排序、字符串比较、多项式求值、求解递归、树操作和流压缩。基数排序示例将在第 13 章“排序”中介绍。

并行扫描是一种重要的并行模式的另一个原因是，它是一些并行算法执行的工作可能比顺序算法执行的工作具有更高复杂性的典型示例，从而导致需要在算法复杂度和并行化。正如我们将要展示的，算法复杂性的轻微增加可能会使并行扫描比大型数据集的顺序扫描运行得更慢。在“大数据”时代，这种考虑变得更加重要，因为海量数据集对计算复杂度较高的传统算法提出了挑战。

11.1 背景

12 有序合并：动态输入数据识别介绍

我们的下一个并行模式是有序合并操作，它采用两个排序列表并生成一个组合的排序列表。有序合并操作可以用作排序算法的构建块，我们将在第13章“排序”中看到。有序合并操作也构成了现代映射缩减框架的基础。本章介绍了一种并行有序合并算法，其中每个线程的输入数据是动态确定的。数据访问的动态特性使得利用局部性和平铺技术来提高内存访问效率和性能变得具有挑战性。动态输入数据识别背后的原理也与许多其他重要计算相关，例如集合交集和集合并集。我们提出了日益复杂的缓冲区管理方案，以提高顺序合并和其他动态确定其输入数据的操作的内存访问效率。

12.1 背景

13 排序

排序算法将列表的数据元素按一定的顺序排列。排序是现代数据和信息服务的基础，因为如果数据集顺序正确，则可以显著降低从数据集中检索信息的计算复杂性。例如，排序通常用于规范化数据，以便在数据列表之间进行快速比较和协调。此外，如果数据按一定顺序排列，则可以提高许多数据处理算法的效率。由于其重要性，高效排序算法一直是许多计算机科学研究的主题。即使使用这些高效的算法，对大型数据列表进行排序仍然很耗时，并且可以从并行执行中受益。并行化高效排序算法具有挑战性，需要精心设计。本章介绍两种重要的高效排序算法的并行设计：基数排序和合并排序。本章的大部分内容致力于基数排序；基于第 12 章“合并”中介绍的并行合并模式，简要讨论了合并排序。还简要讨论了其他流行的并行排序算法，例如转置排序和采样排序。

13.1 背景

14 稀疏矩阵计算

我们的下一个并行模式是稀疏矩阵计算。在稀疏矩阵中，大多数元素为零。存储和处理这些零元素在内存容量、内存带宽、时间和能量方面都是浪费的。许多重要的现实问题都涉及稀疏矩阵计算。由于这些问题的重要性，几种稀疏矩阵存储格式及其相应的处理方法被提出并在该领域得到广泛应用。所有这些方法都采用某种类型的压缩技术来避免存储或处理零元素，但代价是在数据表示中引入某种程度的不规则性。不幸的是，这种不规则性可能导致并行计算中内存带宽的利用不足、控制流发散和负载不平衡。因此，在压缩和正则化之间取得良好的平衡非常重要。一些存储格式在高度不规则性的情况下实现了更高水平的压缩。其他人实现了更适度的压缩水平，同时保持表示更规则。众所周知，使用每种存储格式的并行计算的相对性能在很大程度上取决于稀疏矩阵中非零元素的分布。了解稀疏矩阵存储格式及其相应并行算法的大量工作，为并行程序员在解决相关问题时应对压缩和正则化挑战提供了重要的背景。

14.1 背景

15 图遍历

图是表示实体之间关系的数据结构。涉及的实体表示为顶点，关系表示为边。许多重要的现实世界问题自然地被表述为大规模图问题，并且可以从大规模并行计算中受益。突出的例子包括社交网络和行车路线图服务。并行化图计算有多种策略，其中一些以并行处理顶点为中心，而另一些则以并行处理边为中心。图本质上与稀疏矩阵相关。因此，图计算也可以用稀疏矩阵运算来表示。然而，人们通常可以通过利用特定于所执行的图计算类型的属性来提高图计算的效率。在本章中，我们将重点讨论图搜索，这是许多现实世界应用程序的基础的图计算。

15.1 背景

16 深度学习

本章介绍了深度学习的应用案例研究，深度学习是使用人工神经网络的机器学习的最新分支。机器学习已被用于许多应用领域，根据从数据集中收集的经验来训练或调整应用程序逻辑。为了有效，人们通常需要使用大量数据进行此类训练。虽然机器学习作为计算机科学的一个学科已经存在很长时间了，但由于两个原因，它最近在实际行业中获得了广泛的认可。第一个原因是互联网的普遍使用提供了大量数据。第二个原因是廉价的大规模并行 GPU 计算系统，可以利用这些海量数据集有效地训练应用程序逻辑。我们将从机器学习和深度学习的简要介绍开始，然后更详细地考虑最流行的深度学习算法之一：卷积神经网络（CNN）。CNN 具有较高的计算与内存访问比率和高水平的并行性，这使它们成为 GPU 加速的完美候选者。我们将首先介绍卷积神经网络的基本实现。接下来，我们将展示如何使用共享内存改进这个基本实现。然后，我们将展示如何将卷积层表示为矩阵乘法，这可以通过在现代 GPU 中使用高度优化的硬件和软件来加速。

16.1 背景

17 迭代磁共振成像重建

在本章中，我们从一个相对简单的应用程序的背景和问题阐述开始，该应用程序传统上受到主流计算系统有限功能的限制。我们表明，并行执行不仅可以加快现有方法的速度，而且还允许应用程序专家追求一种已知可以带来好处但之前由于计算要求过高而被忽视的方法。这种方法代表了一类日益重要的计算方法，这些方法从大量观测数据中得出未知值的统计最佳估计。我们使用这种方法中的示例算法及其实现源代码来说明开发人员如何系统地确定内核并行结构、将变量分配到不同类型的存储器、绕过硬件的限制、验证结果并评估性能改进。

17.1 背景

18 静电势图

前面的案例研究使用统计估计应用程序来说明选择适当级别的循环嵌套以进行并行执行、转换循环以减少内存访问干扰、使用恒定内存来放大只读数据的内存带宽、使用寄存器来减少内存带宽的消耗，并使用特殊的硬件功能单元来加速三角函数。在本案例研究中，我们使用基于常规网格数据结构的分子动力学应用程序来说明如何使用优化技术来实现全局内存访问、合并和提高计算吞吐量。正如我们在之前的案例研究中所做的那样，我们提出了一系列静电势图计算内核的实现，其中每个版本都对前一个版本进行了改进。每个版本都采用第 6 章“性能注意事项”中的一种或多种实用技术。前面的案例研究中使用了一些技术，但有些技术有所不同：计算结果的系统重用、线程粒度粗化和快速边界条件检查。该应用案例研究表明，有效使用这些实用技术可以显著提高应用程序的执行吞吐量。

18.1 背景

本案例研究基于视觉分子动力学 (VMD) (Humphrey 等人, 1996)，这是一种流行的软件系统，旨在显示、动画和分析生物分子系统。VMD 拥有超过 20 万注册用户。它是现代“计算显微镜”的重要基础，生物学家可以用它来观察微小的生命形式，例如对于传统显微镜技术来说太小的病毒。虽然它对分析生物分子系统有强大的内置支持，例如计算分子系统空间网格点的静电势值（本章的重点），但它也是显示其他大型数据集的流行工具，例如测序数据、量子化学模拟数据和体积数据，由于其多功能性和用户可扩展性。

虽然 VMD 设计为在各种硬件上运行，包括笔记本电脑、台式机、集群和超级计算机，但大多数用户将 VMD 用作交互式三维 (3D) 可视化和分析的桌面科学应用程序。对于交互使用时运行时间过长的计算，VMD 还可以以批处理模式使用来渲染电影以供以后使用。加速 VMD 的一个动机是使批处理模式作业足够快以供交互使用。这可以极大地提高科学研究的生产力。随着 CUDA 设备在台式电脑中广泛使用，这种加速可以对 VMD 用户社区产生广泛的影响。迄今为止，VMD 的多个方面已通过 CUDA 得到加速，包括静电势图计算、离子放置、分子轨道计算和显示以及蛋白质中气体迁移路径的成像。

本案例研究涵盖的计算是网格空间中静电势图的计算。此计算通常用

于将离子放置到分子结构中以进行分子动力学模拟。图 18.1 显示了离子在蛋白质结构中的位置，为分子动力学模拟做准备。在此应用中，静电势图用于根据物理定律识别离子（红点）可以适应的空间位置。该函数还可用于计算分子动力学模拟过程中的时均电场电位图，这对于模拟过程以及模拟结果的可视化和分析很有用。

有多种计算静电势图的方法。其中，直接库仑求和（DCS）是一种高精度方法，特别适合 GPU (Stone et al., 2007)。DCS 方法将每个网格点的静电势值计算为系统中所有原子的贡献之和。如图 18.2 所示。原子 i 对晶格点 j 的贡献是原子 i 的电荷除以晶格点 j 到原子 i 的距离。由于这需要对所有网格点和所有原子进行，因此计算次数与系统中原子总数和网格点总数的乘积成正比。对于现实的分子系统，该乘积可能非常大。因此，静电势图的计算传统上是作为 VMD 中的批处理作业完成的。

18.2 核函数设计中的分散与聚集

图 18.3 显示了 DCS 代码的基本 C 代码。该函数被编写为处理 3D 网格的二维 (2D) 切片。该函数将为建模空间的所有切片重复调用。该函数的结构非常简单，只有三层 for 循环。外部两个级别迭代网格点空间的 y 维度和 x 维度。对于每个网格点，最里面的 for 循环迭代所有原子，计算所有原子对网格点的静电势能的贡献。请注意，每个原子由 `atoms[]` 数组的四个连续元素表示。前三个元素存储原子的 x 、 y 和 z 坐标，第四个元素存储原子的电荷。在最内层循环结束时，将网格点的累加值写入网格数据结构。然后，外部循环迭代并将执行执行到下一个网格点。

请注意，图 18.3 中的 DCS 函数通过将网格点索引值乘以网格点之间的间距来动态计算每个网格点的 x 和 y 坐标。这是一种均匀网格方法，其中所有网格点在所有三个维度上都以相同的距离间隔。该函数利用了同一切片中的所有网格点具有相同 z 坐标的事实。该值由函数的调用者预先计算并作为函数参数 (z) 传入。然而，可以对图 18.3 中的顺序 C 代码进行一些优化，以显著提高其执行速度。

图 18.4 显示了 DCS 的 C 代码，经过一些优化以提高其执行速度和效率。首先，图 18.3 中的最内循环 (n 循环) 已交换为最外循环 (图 18.4 中的第 05 行)。因此，代码会迭代所有原子。对于每个原子，内部循环 (i 循环和 j 循环) 将原子的贡献分散到所有网格点。正如我们在第 17 章“迭代磁共振成像重建”中讨论的，循环互换是允许的，因为图 18.3 中的三层循环是

完美嵌套的，并且所有迭代都是相互独立的。

循环交换实现了两种优化。首先，原子与平面中所有网格点之间的距离的 z 分量是相同的，并且可以针对整个网格点切片计算一次。因此，计算可以在两个内部循环之外完成（第 6-7 行）。类似地，原子与同一行中所有网格点之间距离的 y 分量是相同的，并且可以在最内层循环之外完成（第 11-12 行）。相比之下，距离的 y 和 z 分量都是在图 18.3 中最里面的循环中计算的。计算次数的大幅减少使得图 18.4 中的 C 代码速度更快。这些优化无法在图 18.3 中完成，因为最里面的循环会迭代所有原子，因此当原子之间的变化时，必须重新计算距离的 x 、 y 和 z 分量。

对于 GPU 执行，我们假设主机程序在系统内存中输入并维护原子电荷及其坐标。它还在系统内存中维护网格点数据结构。DCS 内核设计用于处理静电势网格点结构的 2D 切片（不要与线程网格混淆）。这些网格点类似于第 8 章“模板”中讨论的离散化网格点。对于每个 2D 切片，CPU 将其网格数据传输到设备全局内存。与 k 空间数据类似（第 17 章，迭代磁共振成像重建），原子信息被分成块以适合常量存储器。对于原子信息的每个 chunk，CPU 将该 chunk 传输到设备常量内存中，调用 DCS 内核计算当前 chunk 对当前分片的贡献，并准备传输下一个 chunk。当前切片的所有原子信息块处理完毕后，该切片被传回以更新 CPU 系统内存中的网格点数据结构。然后系统移动到下一个切片。

现在让我们重点讨论 DCS 内核的设计。对图 18.4 中优化的 C 代码进行并行化是很自然的。生成的内核如图 18.5 所示。定义的常量 `CHUNK_SIZE` 指定每次内核调用应传输到 GPU 常量内存中的原子数量。`CHUNK_SIZE` \times 4 的值应小于或等于 64K。内核使用每个线程来实现图 18.4 中最外层循环的迭代，并将其分配的原子的贡献分散到所有网格点。不幸的是，正如我们在第 17 章“迭代磁共振成像重建”中了解到的那样，这种分散的并行化方法需要原子操作来更新能量网格点（第 17-18 行），这显着降低了并行执行的速度。

正如我们在第 17 章“迭代磁共振成像重建”中了解到的，我们可以使用一种聚集方法，其中每个线程计算所有原子对一个网格点的累积贡献。这是一种首选方法，因为每个线程都将写入自己的网格点，并且不需要使用原子操作。然而，这需要按照图 18.3 中未优化的 C 代码的顺序来排列循环；也就是说，我们将并行化较慢的 C 实现。这体现了并行化应用程序中经常遇到的困境：优化的顺序代码不像未优化的顺序代码那样适合并行化。缺点是

每个线程内的执行速度可能会大大减慢，这会降低并行化的速度优势。我们将在本章后面回到这一点。

图 18.6 显示了基于收集方法的内核。内核基于图 18.3 中未优化的 C 代码。我们形成一个与 2D 潜在网格点组织相匹配的 2D 线程网格。为此，我们需要将图 18.3 的第 04-06 行中的两个外部循环修改为完美的嵌套循环，以便我们可以使用每个线程执行两级循环的一次迭代。我们可以执行循环裂变（就像我们在之前的案例研究中所做的那样）或将 y 坐标（图 18.3 的第 05 行）的计算移到内部循环中。前者需要我们创建一个新数组来保存所有 y 值，并导致两个内核通过全局内存通信数据。后者增加了 y 坐标的计算次数。在这种情况下，我们选择执行后者，因为只有少量计算可以轻松容纳在内循环中，而不会显着增加内循环的执行时间。吸收到内循环中的工作量比第 17 章“迭代磁共振成像重建”中的工作量小得多。前者会增加线程执行很少工作的内核的内核启动开销。所选转换允许并行执行所有 i 和 j 迭代。这是完成的计算量和实现的并行性水平之间的权衡。

在图 18.6 的内核代码内部，图 18.3 中循环的外部两级已被删除，并被内核调用中的执行配置参数取代（图 18.6 的第 04-05 行）。在每个线程网格内，组织线程块来计算网格结构的图块的静电电位。在最简单的内核中，每个线程计算一个网格点的值。在更复杂的内核中，每个线程计算多个网格点，并利用网格点计算之间的冗余来提高执行速度。这是第 6 章“性能注意事项”中讨论的线程粗化优化的示例，并将在下一节中讨论。

图 18.6 中的内核的性能非常好，因为它的执行速度不受原子操作的阻碍。此外，快速浏览一下代码就会发现，每个线程对每访问四个内存元素执行九次浮点运算。每个原子的这些 `atoms[]` 数组元素被缓存在每个流式多处理器（SM）中的硬件常量高速缓存中，并且被广播到许多线程。跨线程大量重用这些常量内存元素使得常量缓存极其有效，消除了绝大多数 DRAM 访问。因此，全局内存带宽不是该内核的限制因素。

19 并行编程和计算思维

到目前为止，我们专注于并行编程的实践知识，包括 CUDA 编程接口特性、GPU 架构、性能优化技术、并行模式和应用案例研究。在本章中，我们将讨论转向更抽象的概念。我们将并行编程概括为设计或选择并行算法并将领域问题分解为明确定义和协调的工作单元的计算思维过程，每个工作单元都可以由所选算法有效地执行。具有强大计算思维能力的程序员不仅可以分析领域问题的结构，还可以转换领域问题的结构：哪些部分本质上是串行的，哪些部分适合高性能并行执行，以及将部分从前者为后者。通过良好的算法选择和问题分解，程序员可以在并行性、工作效率和资源消耗之间实现适当的折衷。为具有挑战性的领域问题创建成功的计算解决方案通常需要领域知识和计算思维技能的强有力结合。本章将使读者更深入地了解并行编程和一般计算思维。

19.1 并行编程的目标

在我们讨论并行编程的基本概念之前，我们首先回顾一下人们追求并行计算的三个主要原因。第一个目标是在更短的时间内解决给定的问题。例如，投资公司可能需要在交易后时间对其所有投资组合运行金融投资组合情景风险分析包。在顺序计算机上进行这样的分析可能需要 200 个小时。然而，投资组合管理流程可能要求在 4 小时内完成分析，以便根据结果信息及时做出重大决策。使用并行计算可以加快分析速度并使其在所需的时间窗口内完成。

使用并行计算的第二个目标是在给定的时间内解决更大的问题。在我们的金融投资组合分析示例中，投资公司可能能够使用顺序计算在给定时间窗口内对其当前投资组合运行投资组合情景风险分析。然而，该公司正计划扩大其投资组合中的持股数量。扩大的问题规模会导致顺序分析超出允许的时间窗口。并行计算可以减少较大问题规模的运行时间，有助于适应计划的产品组合扩展。

使用并行计算的第三个目标是在给定的时间内为给定的问题获得更好的解决方案。投资公司可能在其投资组合情景风险分析中使用了近似模型。使用更准确的模型可能会增加计算复杂性并增加顺序计算机上的运行时间超出允许的窗口。例如，更准确的模型可能需要使用数字更复杂的公式来考虑更多类型的风险因素之间的相互作用。并行计算减少了更准确模型的运

行时间，可以在允许的时间窗口内完成分析。

在实践中，并行计算可能是由这三个目标的组合驱动的。

从我们的讨论中可以清楚地看出，并行计算的主要动机是提高速度。第一个目标是通过提高在当前问题规模上运行现有模型的速度来实现的。第二个目标是通过提高现有模型在更大问题规模上的运行速度来实现的。第三个目标是通过提高在当前问题规模上运行更复杂模型的速度来实现的。显然，通过并行计算提高的速度可以用来实现这些目标的组合。例如，并行计算可以减少较大问题规模上更复杂模型的运行时间。

从我们的讨论中还应该清楚的是，适合并行计算的应用程序通常涉及大问题规模和高复杂性。即，这些应用程序处理大量数据，在每次迭代中需要大量计算，和/或对数据执行多次迭代。不涉及大问题或不会产生高建模复杂性的应用程序往往会在短时间内完成，并且不会提供太多提高速度的动力。

真实的应用程序通常由多个协同工作的模块组成。图 19.1 显示了分子动力学应用程序主要模块的概述。对于系统中的每个原子，应用程序需要计算施加在原子上的各种形式的力，例如振动力、旋转力和非键合力。每种形式的力都用不同的方法计算。在高层，程序员需要决定如何组织工作。请注意，这些模块之间的工作量可能会有很大差异。非键合力计算通常涉及许多原子之间的相互作用，并且比振动力和旋转力需要更多的计算。因此，这些模块往往被实现为对力数据结构的单独传递。

程序员需要决定每个通道是否值得在 CUDA 设备中实现。例如，程序员可能认为振动和旋转力计算不涉及足够的工作量来保证在 GPU 设备上执行。这样的决定将导致 CUDA 程序启动一个内核，计算所有网格点的非键合力场，同时继续计算主机上网格点的振动力和旋转力。更新原子位置和速度的模块也可以在主机上运行。它首先结合来自主机的振动力和旋转力以及来自设备的非结合力。然后，它使用组合力来计算新的原子位置和速度。

设备完成的工作部分将最终决定通过并行化实现的应用程序级加速。例如，假设非键合力计算占原始顺序执行时间的 95%，并且使用 GPU 将其加速了 1003。进一步假设应用程序的其余部分保留在主机上并且没有获得加速。应用程序级加速为 $1/(5\% + 95\%/1003) \approx 1/(5\% + 0.095\%) \approx 1/(5.95\%) \approx 173$ 。在主机和 CUDA 设备的执行可以重叠的情况下，并行部分的执行时间完全隐藏在主机执行时间中。应用程序级加速将为 $1/(5\%) \approx 203$ 。这是阿

姆达尔定律的演示：并行计算带来的应用程序加速受到应用程序的顺序部分的限制。在这种情况下，即使应用程序的连续部分非常小 (5%)，它仍将应用程序级别加速限制为 203，尽管非键合力计算的加速比为 1003 并且完全隐藏在主机执行的阴影中。顺序部分。此示例说明了加速大型应用程序的一个主要挑战：不值得在 CUDA 设备上并行执行的小型活动的累积执行时间可能会成为最终用户看到的加速的限制因素。我们在第 17 章迭代磁共振成像重建的迭代 MRI 应用研究中看到了这种现象，其中 CG 计算成为加速的限制因素，尽管它只占原始应用程序执行时间的 1% 左右。

阿姆达尔定律经常促进任务级并行化。尽管其中一些较小的活动不能保证细粒度的大规模并行执行，但当数据集足够大时，可能需要彼此并行执行其中一些活动。这可以通过使用多核主机并行执行此类任务来实现。或者，我们可以尝试同时执行多个小内核，每个小内核对应一个任务。CUDA 设备支持流的任务并行性，这将在第 20 章“异构计算集群编程”中讨论。

减少顺序任务影响的另一种方法是以分层方式利用数据并行性。例如，在消息传递接口 (MPI, 2009) 实现中，分子动力学应用程序通常会将大块空间网格及其相关原子分发到网络计算集群的节点。通过使用每个节点的主机来计算其原子块的振动力和旋转力，我们可以利用多个主机 CPU 并实现这些较小模块的加速。每个节点都可以使用 CUDA 设备以更高的加速水平计算非键合力。节点需要交换数据以适应跨块的力和跨块边界移动的原子。我们将在第 20 章“异构计算集群编程”中讨论 MPI-CUDA 联合编程的更多细节。这里的要点是，MPI 和 CUDA 可以在应用程序中以互补、分层的方式使用，以共同实现大型数据集的更高速度。

并行编程的过程通常可以分为三个步骤：算法选择、问题分解以及性能优化和调优。最后一步是前几章的重点，并在第 6 章“性能注意事项”中进行了一般处理。在本章接下来的两节中，我们将普遍性和深度地讨论前两个步骤。

19.2 算法选择

算法是一个逐步的过程，其中每个步骤都被精确地说明并且可以由计算机执行。算法必须表现出三个基本属性：确定性、有效可计算性和有限性。确定性是指每个步骤都被精确地表述；对于要做什么，没有任何含糊之处。有效的可计算性是指每一步都可以由计算机来执行。有限性意味着必须保证算法终止。

给定一个问题，人们通常可以想出多种算法来解决该问题。有些比其他需要更少的计算步骤（即具有较低的算法复杂性），有些比其他具有更高层次的并行执行，有些比其他更普遍适用，有些比其他具有更好的准确性或数值稳定性。不幸的是，通常没有一种算法在所有这些方面都比其他算法更好。并行程序员通常需要选择一种算法，以实现给定硬件系统的最佳折衷方案。

我们在本书的几个章节中看到了评估不同计算算法之间权衡的示例。对于第 11 章“前缀和（扫描）”中的前缀和计算，我们比较了执行并行前缀和的两种不同算法，即 Kogge-Stone 算法和 Brent-Kung 算法。我们的分析表明，Brent-Kung 算法具有较低的算法复杂度。执行相同的计算需要更少的操作，这使得工作效率更高。然而，我们还表明，Kogge-Stone 算法比 Brent-Kung 算法具有更多的并行性，使其能够以更少的迭代次数完成。算法复杂性和算法所公开的并行量之间的这种权衡是并行程序员遇到的典型权衡。最佳算法通常取决于目标并行硬件的特性，以及通过组合两种并行算法或将并行算法与较低复杂度的顺序算法组合的混合方法可以在多大程度上减轻算法的较高复杂性通过螺纹粗化。

对于第 13 章“排序”中的排序模式，我们比较了执行并行排序的两种不同算法，即基数排序和合并排序。基数排序可以实现比合并排序更低的算法复杂度，因为它是一种非比较排序算法。它也非常适合并行化。然而，基数排序并不普遍适用，因为它只能与某些类型的键一起使用。合并排序是一种基于比较的排序，更普遍适用，并且可以与具有明确定义的比较运算符的任何类型的键一起使用。通用性和并行执行效率之间的权衡是并行程序员在选择并行算法时遇到的另一个权衡。

对于第 18 章“静电势图”中的静电势图计算，我们比较了执行计算的两种不同算法，即直接库仑求和 (DCS) 和截止求和 (Rodrigues et al., 2008)。这两种方法具有相同程度的并行性并具有相同水平的通用性；然而，它们提出了算法复杂性和准确性之间的经典权衡。在第 18 章“静电势图”中，我们证明了截止求和算法可以通过牺牲少量的精度来显著提高网格计算的执行效率。该技术解决的挑战是，通过完全精确的方法（例如 DCS）执行的计算量随着体积的平方而增加。对于大容量系统，这种增加使得计算时间过长，即使对于大规模并行设备也是如此。截止求和方法基于这样的观察：许多网格计算问题都基于物理定律，其中远离网格点的粒子或样本的数值贡献很小，并且可以用隐式方法以低得多的算法来集中处理复杂。尽管算法复杂性

和准确性之间的这种权衡并不是并行编程所独有的，并且在顺序实现中也会遇到，但它可能会给并行程序员带来额外的挑战。我们在本节的其余部分中展示了截止求和算法的这些额外挑战的示例。

在顺序计算中，一种简单的截止算法一次处理一个原子。对于每个原子，算法都会迭代位于原子坐标半径内的网格点。这是一个简单的过程，因为网格点位于一个数组中，可以轻松地将索引为其坐标的函数。然而，这个简单的过程并不容易并行执行。原因是，由于其分散的内存访问行为，以原子为中心的分解效果不佳。因此，我们需要使用一种基于网格中心分解的截止分箱算法：每个线程计算一个网格点的能量值。该算法的关键思想是首先根据输入原子的坐标将其分类到箱中。每个 bin 对应于网格空间中的一个盒子，并包含坐标落入该盒子的所有原子。我们将网格点的 bin 的“邻域”定义为包含可以对网格点的能量值做出贡献的所有原子的 bin 的集合。我们在第 18 章“静电势图”中描述了一种管理所有网格点邻域箱的有效方法。在此算法中，所有块都会迭代它们自己的邻域箱，而块中的所有线程一起扫描这些邻域箱中的原子，但对每个原子是否落在其截止半径内做出单独的决定。

分箱的一个微妙问题是分箱最终可能含有不同数量的原子。有些 bin 可能有很多原子，有些 bin 可能根本没有原子。一个众所周知的解决方案是将箱大小设置在合理的水平，通常远小于箱中原子的最大可能数量。分箱过程维护一个溢出列表。当原子被分类到容器中时，如果原子的主容器已满，则该原子将被添加到溢出列表中。在设备完成执行用于计算静电势图的截止求和内核之后，需要处理溢出列表中的原子以完成缺失的贡献。

图 19.2 显示了各种静电势图算法和实现的可扩展性和性能的比较。请注意，CPUSSE3 曲线基于顺序截止求和算法。对于体积较小的地图（大约 1000 A），主机（带有 SSE 的 CPU）执行速度比 DCS 内核更快，如图 19.2 所示。这是因为对于如此小的体积，没有足够的工作来充分利用 CUDA 设备。然而，对于中等规模（2000 到 500,000 A 之间），由于其大规模并行性，直接求和内核的性能明显优于主机。然而，正如我们预期的那样，当卷大小达到约 1,000,000 A 时，直接求和内核的扩展性很差，并且在 CPU 上的运行时间比顺序算法长！这是因为 DCS 内核的算法复杂度高于顺序截止算法，因此内核完成的工作量增长速度比顺序算法快得多。对于大于 1,000,000 A 的卷大小，工作量非常大，以至于会占用硬件执行资源。

图 19.2 还显示了截止求和算法的三种基于分箱实现的运行时间。Small-Bin 实现对应于第 18 章静电势图中讨论的邻域 bin 列表方法，并允许运行

相同内核的块处理不同的原子邻域。SmallBin 实现确实会产生更多的指令开销，用于将原子从全局内存加载到共享内存中。对于中等体积，整个系统中的原子数量有限。检查较少数量原子的能力并不能提供足够的优势来克服额外的指令开销。SmallBin-Overlap 实现将顺序溢出原子处理与下一个内核执行重叠。与 SmallBin 实现相比，它在运行时间方面提供了轻微但显著的改进。SmallBin-Overlap 实现比有效实现的顺序 CPU-SSE 截止求和实现实现了 173 倍的加速，并针对大容量保持了相同的可扩展性。

19.3 问题分解

选择合适的算法后，对于要通过并行计算解决的问题，必须以可以将其分解为可以同时安全解决的子问题的方式来表述。在这样的表述和分解下，程序员编写代码并组织数据来同时解决这些子问题。在大型计算问题中寻找并行性在概念上通常很简单，但在实践中可能具有挑战性。关键是要确定并行执行的每个单元要执行的工作，以便很好地利用问题固有的并行性。

分解并行执行问题的两种最常见的策略是以输出为中心和以输入为中心的分解。顾名思义，以输出为中心的分解分配线程来并行处理不同的输出数据单元，而以输入为中心的分解分配线程来并行处理不同的输入数据单元。这些分解策略如图 19.3 所示。虽然两种分解策略都会产生相同的执行结果，但它们在给定的硬件系统中可能表现出截然不同的性能。以输出为中心的分解通常表现出收集内存访问行为，其中每个线程收集或收集输入值的影响到输出值。图 19.3A 说明了收集访问行为。基于收集的访问模式在 CUDA 设备中通常更理想，因为线程可以将其结果累积在其私有寄存器中。此外，多个线程可以共享输入值，并且可以有效地使用常量内存缓存或共享内存来节省全局内存带宽。

相比之下，以输入为中心的分解通常表现出分散内存访问行为，其中每个线程将输入值的影响分散或分布到输出值中。散射行为如图 19.3B 所示。基于分散的访问模式在 CUDA 设备中通常是不受欢迎的，因为多个线程可以同时更新同一网格点。网格点必须存储在可由所有涉及的线程写入的存储器中。必须使用原子操作来防止多个线程同时写入输出值期间的竞争条件和值丢失。这些原子操作比以输出为中心的分解中使用的寄存器访问慢得多。

然而，除了聚集与分散访问模式之外，在决定以输出为中心还是以输入为中心的分解（或另一种分解）是否更适合特定应用程序时还可能需要考虑

其他因素。这些考虑因素包括分解所暴露的并行性数量、识别哪些输入数据对哪些输出数据有贡献的容易程度、分解引起的负载平衡等，具体取决于应用程序。

以输入为中心和以输出为中心的分解之间的区别在第 17 章“迭代磁共振成像重建”和第 18 章“静电势图”中最为明显，其中两种策略均得到实施并明确比较。然而，问题分解是一个隐含的设计决策，在本书讨论的许多计算中都已做出。我们重新审视这些计算，以强调在每种情况下选择的问题分解以及为什么它比其他分解更有优势。

图像处理（第 3 章，多维网格和数据）、矩阵乘法（第 3、5 和 6 章）、卷积（第 7 章）和模板（第 8 章）计算均通过使用以输出为中心的分解来并行化。也就是说，这些计算中的线程被分配给输出元素（图像像素、矩阵条目或网格点），并迭代对它们有贡献的输入元素。或者，以输入为中心的分解会将线程分配给输入元素，并让每个线程迭代其输入元素所贡献的输出元素，并使用原子操作进行更新。在这些情况下，以输出为中心的分解相对于以输入为中心的分解的明显优势是通过使用聚集访问模式而不是分散访问模式来避免原子性。另一方面，其他考虑因素都没有使以输入为中心的分解有利。有足够的输出元素来展现高度的并行性，识别每个输出元素需要哪些输入元素非常简单，并且所有输出元素需要相同的计算量，因此不存在负载不平衡。

直方图计算（第 9 章，并行直方图）通过使用以输入为中心的分解来并行化。也就是说，每个线程被分配给一个输入元素（或元素块）并根据输入值更新输出箱。由于多个线程可能会更新同一个输出仓，因此需要原子操作（分散访问模式）。或者，以输出为中心的分解会将线程分配给输出箱，并让每个线程搜索映射到箱的输入并相应地更新箱。这种分解将消除原子操作，因为每个容器将由单个线程更新（收集访问模式）。然而，以产出为中心的分解会产生许多其他问题。首先，输出箱的数量通常远小于输入值的数量，因此并行性大大降低。其次，如果不检查这些输入值，线程就无法知道哪些输入值映射到其输出箱，因此每个线程都需要迭代每个输入值，这工作效率不高。第三，即使线程有某种方法可以快速识别哪些输入值映射到其输出箱，每个箱也会有不同数量的输入值映射到它，这将在线程之间造成负载不平衡。所有这些考虑使得以输入为中心的分解更有利于直方图计算。

合并操作（第 12 章，合并）通过使用以输出为中心的分解来并行化；也就是说，每个线程被分配给输出数组中的一个元素（或元素块），并执行二

分搜索以查找相应的输入元素并将它们合并。虽然许多其他支持以输出为中心的分解的计算这样做是因为聚集相对于分散的好处，但这种考虑与合并操作无关。合并操作中的每个输出元素仅由一个输入元素贡献，因此以输入为中心的合并操作不需要使用原子。然而，以输入为中心的合并操作要么会使查找线程负责的输入元素与相应的输出元素之间的映射变得更加昂贵，要么会因每个输入线程都具有高负载不平衡而导致负载不平衡。负责不同数量的输入元素。因此，优选以输出为中心的分解。

对于稀疏矩阵计算（第 14 章，稀疏矩阵计算），SpMV/COO 内核使用以输入为中心的分解，其中线程被分配给输入矩阵中的非零值，并自动更新输出向量中的相应元素（分散访问模式）。其余内核使用以输出为中心的分解，其中线程被分配给输出向量元素并迭代输入非零（收集访问模式）。尽管以输入为中心的 SpMV/COO 内核执行原子操作，但与以输出为中心的内核相比，它具有其他优势，例如提取更多并行性并具有更好的负载平衡。最终，此计算的最佳分解取决于输入数据集。此外，混合 ELL-COO 格式展示了一个示例，其中以输出为中心和以输入为中心的混合分解可能是有益的。

对于图遍历（第 15 章，图遍历），以顶点为中心的推送实现和以边为中心的的实现使用以输入为中心的分解。也就是说，线程被分配给顶点或边并更新相邻顶点的级别。相反，以顶点为中心的拉实现使用以输出为中心的分解，其中每个线程仅更新其分配到的顶点的级别。在不同的分解之间进行选择时，分散和聚集访问模式之间的权衡不是一个问题，因为对级别值的更新是幂等的并且不需要原子。然而，提取的并行量和实现的负载平衡在决定哪种分解更有利方面起着重要作用，并且最佳分解最终取决于输入数据集。我们鼓励读者回顾第 15 章“图遍历”，以更详细地处理该主题。

迭代 MRI 重建问题（第 17 章，迭代磁共振成像重建）和静电势计算问题（第 18 章，静电势图）都倾向于以输出为中心的分解，因为与分散模式的聚集模式相比，它有利于避免原子操作。这些章节已经深入讨论了两种分解策略之间的区别。迭代 MRI 重建问题（第 17 章，迭代磁共振成像重建）处理大量的 k 空间样本数据。每个 k 空间样本数据也被多次用于计算其对重建体素数据的贡献。对于高分辨率重建，每个样本数据都会被多次使用。我们表明，MRI 重建中 FhD 问题的良好分解是以输出为中心的分解，形成子问题，每个子问题使用聚集策略计算 FhD 元素的值。

类似地，静电势计算问题（第 18 章，静电势图）涉及计算许多输入原子对大量输出网格点势能的贡献。现实的分子系统模型通常涉及至少数十

万个原子和数百万个能量网格点。每个原子的静电荷信息在计算其对能量网格点的贡献时被多次使用。我们证明静电势图计算问题的分解可以以原子为中心（即以输入为中心）或以网格为中心（即以输出为中心）。在以原子为中心的分解中，每个线程负责计算一个原子对所有网格点的影响。相反，以网格为中心的分解使用每个线程来计算所有原子对网格点的影响。以网格为中心（即以输出为中心）的分解被证明更好，因为它使用更有利的收集访问模式。两种分解所暴露的并行性数量就足够了。对于截止求和算法，通过使用分箱克服了以网格为中心的分解中将输入数据映射到输出数据的困难，并且通过上一节中讨论的 SmallBin-Overlap 实现克服了分箱导致的负载不平衡。

19.4 计算思维

计算思维可以说是并行应用程序开发最重要的方面（Wing, 2006）。我们将计算思维定义为根据计算步骤和算法制定领域问题的思维过程。与任何其他思维过程和解决问题的技能一样，计算思维是一门艺术。正如我们在第一章引言中提到的，我们认为最好通过迭代方法来教授计算思维，让学生在实践经验和抽象概念之间来回切换。

有大量关于各种算法、问题分解和优化策略的文献，但这些文献可能很难理解。全面介绍所有可用技术超出了本书的范围。我们讨论了每个算法、问题分解和优化步骤中具有广泛适用性的大量技术。虽然这些技术是使用 CUDA C 实现进行演示的，但它们可以帮助读者建立一般计算思维的基础。我们相信，当我们自下而上学习时，人类理解得最好。也就是说，我们首先在特定编程模型的上下文中学习概念，这为我们在将知识推广到其他编程模型之前提供了坚实的基础。对 CUDA C 实现的深入体验也使我们变得成熟，这将帮助我们学习甚至可能与 GPU 无关的并行编程和计算思维概念。

并行程序员要成为有效的计算思考者，需要具备多种技能。我们将这些基本技能总结如下：

- 计算机体系结构：内存组织、缓存和局部性、内存带宽、SIMT 与 SPMD 与 SIMD 执行以及浮点精度与准确度。这些概念对于理解算法、问题分解和优化之间的权衡至关重要。
- 编程接口和编译器：并行执行模型、可用存储器类型、同步支持类型、数组数据布局和线程粒度转换。需要这些概念来思考数据结构和循环

结构的安排，以实现更好的性能。

- 领域知识：问题表述、硬约束与软约束、数值方法、精度、准确度和数值稳定性。了解这些基本规则可以让开发人员在应用算法技术时更具创造性。

我们编写本书的目标是为所有这些领域提供坚实的基础。读完本书后，读者应继续扩大这些领域的知识。最重要的是，培养更多计算思维技能的最佳方法是不断用优秀的计算解决方案解决具有挑战性的问题。

有效利用计算的一个良好目标是让科学变得更好，而不仅仅是更快。这需要重新审视先前的假设，并真正思考如何应用大规模并行处理的大锤。换句话说，“仅仅重新编译”或使用相同计算方法使用更多线程可能不会获得诺贝尔奖或图灵奖。真正重要的科学发现更有可能来自新的计算思维。将此视为利用计算能力的巨大财富以新方式解决新问题的劝告。

攻击计算密集型应用程序的方法有三种，其难度、复杂性和回报潜力依次递增，这并不奇怪。让我们称这些为“好”、“更好”和“最好”。

“好”的方法就是“加速”遗留程序代码。最基本的工作就是重新编译并在新的平台或架构上运行，而不添加任何并行领域的见解或专业知识。这可以通过使用优化的库、工具或指令来增强，例如 CuBLAS、CuFFT、Thrust、Matlab 或 OpenACC。这种方法不需要任何算法选择、问题分解或优化和调整工作。对于领域科学家来说，它可以立即带来回报，因为只需最少的计算机科学知识或编程技能即可获得相当大的加速。然而，它并没有充分发挥并行计算的潜力。

“更好”的方法涉及使用并行编程技能重写现有代码以利用新架构或从头开始创建新代码。这种方法是巧妙思考问题分解和优化选择的机会，对于非领域计算机科学家来说是一项很好的工作，因为只需要最少的领域知识。然而，由于缺乏有效算法选择所需的特定领域知识，它也没有充分发挥并行计算的潜力。

“最佳”方法涉及应用程序并行化的整体尝试，涉及所有三个关键步骤：算法选择、问题分解以及优化和调整。我们不仅希望将已知算法映射到并行程序并对其进行优化，而且希望重新思考解决方案中使用的数值方法和算法。第 18 章“静电势图”中的截止分箱方法就是一个很好的例子。该方法需要领域专业知识，以牺牲准确性来显着降低算法复杂性，并且需要问题分解和优化技能，以将以网格为中心的分解与计算机科学家设计的分箱技术结合使用。通过这种方法，有可能获得最大的性能优势以及根本性的新发现和功

能。例如，人们可能能够对生化系统进行高保真模拟，其规模被认为是传统方法无法达到的。这种方法是跨学科的，需要计算机科学和领域洞察力，但回报是值得的。对于一名计算科学家来说，这确实是一个激动人心的时刻！

19.5 总结

综上所述，我们讨论了并行编程和计算思维的主要步骤，即算法选择、问题分解以及优化和调优。给定一个计算问题，程序员通常必须从多种算法中进行选择。其中一些算法在保持相同数值精度的同时实现了不同的权衡。其他方法则涉及牺牲一定程度的准确性来实现更具可扩展性的运行时间。对于所选算法，问题分解的不同选择可能会导致线程之间不同程度的干扰、并行性暴露、负载不平衡以及并行执行期间的其他性能考虑。计算思维技能使算法设计者能够克服障碍并找到良好的解决方案。

20 异构计算集群编程：CUDA stream 简介

到目前为止，我们专注于对一台主机和一台设备的异构计算系统进行编程。在高性能计算（HPC）中，应用程序需要计算节点集群的聚合计算能力。如今，许多 HPC 集群的每个节点都有一台或多台主机和一台或多台设备。从历史上看，这些集群主要使用消息传递接口（MPI）进行编程。在本章中，我们将介绍 MPI/CUDA 联合编程。我们将仅介绍程序员需要了解的 MPI 概念，以将其异构应用程序扩展到集群环境中的多个节点。特别是，我们将重点关注将 CUDA 内核扩展到多个节点的背景下的域分区、点对点通信和集体通信。

20.1 背景

尽管在 2009 年之前几乎没有顶级超级计算机使用 GPU，但对更高能源效率的需求导致近年来 GPU 的快速采用。当今世界上许多顶级超级计算机在每个节点中都使用 CPU 和 GPU。他们在 Green500 名单中的高排名验证了这种方法的有效性，这反映了他们的高能源效率。

当今计算集群的主导编程接口是 MPI（Gropp 等人，1999），它是一组 API 函数，用于计算集群中运行的进程之间的通信。MPI 采用分布式内存模型，其中进程通过相互发送消息来交换信息。当应用程序使用 API 通信功能时，不需要处理互连网络的细节。MPI 实现允许进程使用逻辑号码相互寻址，这与在电话系统中使用电话号码的方式非常相似：电话用户可以使用电话号码互相拨号，而无需确切知道被叫方在哪里以及呼叫的情况。路由。

在典型的 MPI 应用程序中，数据和工作在进程之间划分。如图 20.1 所示，每个节点可以包含一个或多个进程，如图 20.1 所示，节点内显示为云。随着这些过程的进展，它们可能需要彼此的数据。这种需求可以通过发送和接收消息来满足。在某些情况下，这些流程还需要在协作执行大型任务时相互同步并生成集体结果。这是通过集体通信 API 函数完成的。

20.2 一个运行的例子

20.3 总结

在本章中，我们介绍了具有异构计算节点的 HPC 集群的 CUDA/MPI 联合编程的基本模式。MPI 应用程序中的所有进程都运行相同的程序。但是，每个进程可以遵循不同的控制流和函数调用路径来专门化其角色，如我们示例中的数据服务器和计算进程所示。我们还使用模板模式来展示计算过程如何交换数据。我们提出了使用 CUDA 流和异步数据传输来实现计算和通信的重叠。我们还展示了如何使用 MPI 屏障来确保所有进程都准备好相互交换数据。最后，我们简要概述了使用 CUDA 感知 MPI 来简化设备内存中的数据交换。我们想指出，虽然 MPI 是一个非常不同的编程系统，但我们在本章中介绍的所有主要 MPI 概念，即 SPMD、MPI 等级和障碍，在 CUDA 编程模型中都有对应的概念。这证实了我们的信念：通过使用一种模型很好地教授并行编程，我们的学生可以快速轻松地掌握其他编程模型。我们希望鼓励读者在本章提供的基础上学习更高级的 MPI 功能和其他重要模式。

21 CUDA 动态并行

CUDA 动态并行性是 CUDA 编程模型的扩展，它使内核能够调用其他内核，从而允许在设备上执行的线程启动新的线程网格。在 CUDA 的早期版本中，网格只能从主机代码启动。涉及递归、不规则循环结构、时空变化或其他不适合平面和单级并行性的结构的算法需要通过主机的多个内核调用来实现，这增加了主机的负担、数量主机设备通信的数量以及总执行时间。在某些情况下，程序员诉诸循环序列化和其他笨拙的技术来支持这些算法需求，但以软件可维护性为代价。对动态并行性的支持允许动态发现新工作的算法来准备和启动新网格，而不会增加主机负担或影响软件可维护性。本章介绍了支持动态并行性的 CUDA 扩展功能，包括对 CUDA 编程接口的修改和添加，以及利用这种附加功能的指南和最佳实践。

21.1 背景

许多现实世界的应用程序采用的算法要么具有跨空间的工作变化，要么随着时间的推移动态变化的工作量。例如，图 21.1 显示了一个湍流模拟示例，其中所需的建模细节水平随空间和时间不同而变化。随着燃烧流从左向右移动，活动范围和强度增加。模型右侧建模所需的细节级别远高于模型左侧。一方面，使用固定的精细网格会产生过多的工作，而模型的左侧却没有任何增益。另一方面，使用固定的粗网格会牺牲模型右侧太多的精度。理想情况下，应该对模型中需要更多细节的部分使用精细网格，对不需要更多细节的部分使用粗网格。

到目前为止，我们假设所有内核都是从主机代码调用的。线程网格完成的工作量是在调用内核函数时预先确定的。对于内核代码的单程序、多数据编程风格，让线程块使用不同的网格间距即使不是极其困难，也是乏味的。因此，这种限制有利于使用固定且统一（规则）的网格系统。为了达到所需的精度，如图 21.1 右上部分所示，这种固定网格方法通常需要适应模型中要求最高的部分，并维护不必要的额外数据，并在以下部分执行不必要的额外工作：不需要那么多细节。

更理想的方法如图 21.1 右下部分的动态网格所示。当仿真算法检测到模型某些区域中快速变化的仿真量时，它会细化这些区域中的网格以达到所需的精度水平。对于没有表现出如此密集活动的区域，不需要进行这种细化。因此，该算法可以动态地将更多计算资源引导到从额外工作中受益的模

型区域。

图 21.2 显示了没有动态并行性的系统和另一个具有动态并行性的系统相对于图 21.1 中的仿真模型的行为的概念比较。如果没有动态并行性，主机线程必须启动所有网格。如果发现新的工作，例如在网格执行期间细化模型中的某个区域，则网格需要终止，向主机报告，并让主机启动新的网格。这如图 21.2A 所示，其中主机启动一个网格，在其终止后从该网格接收信息，并为已完成的网格发现的任何新工作启动后续网格。该图描绘了相继启动的后续网格；然而，可以应用复杂的优化，例如在不同的流中启动独立的网格或将它们组合起来以便它们可以并行运行。

图 21.2B 显示，通过动态并行，发现新工作的线程可以继续并启动网格来完成工作。在我们的示例中，当线程发现模型中的某个区域需要细化时，它可以启动一个新网格来对细化区域执行计算，而无需终止网格、向主机报告并让主机启动新网格。

21.2 动态并行概述

21.3 总结

CUDA 动态并行性扩展了 CUDA 编程模型，允许内核调用其他内核。这允许每个线程动态地发现工作并根据新发现的工作量启动新的网格。它还支持线程动态分配设备内存。正如我们在贝塞尔曲线计算示例中所示，这些扩展可以实现线程和块之间更好的工作平衡以及更有效的内存使用。CUDA 动态并行性还可以帮助程序员实现递归算法，如二叉树示例所示。

除了确保更好的工作平衡之外，动态并行性在可编程性方面还提供了许多优势。但是，请务必记住，启动具有少量线程的网格可能会导致 GPU 资源的严重利用不足。一般建议是启动具有多个块的子网格，或者如果块的数量很小，则至少启动具有多个线程的块。

类似地，嵌套并行性可以看作是树处理的一种形式，当树节点很厚（即每个节点部署许多线程）和/或当分支度很大（即每个父节点都有很多孩子）。由于嵌套深度受到硬件的限制，只能有效地实现相对较浅的树。

为了有效地使用动态并行性，程序员需要了解内存内容的可见性、挂起的启动计数和流等细节。在动态并行性中仔细使用父级和子级之间的内存和流对于正确执行并在启动子网格时实现预期的并行性水平至关重要。

22 高级实践与未来演进

本书的重点是可扩展的并行编程。CUDA C 和 GPU 硬件在我们的示例和练习中主要扮演了编程平台的角色。然而，在 CUDA C 基础上学习的并行编程概念和技能可以很容易地适应其他并行编程平台。例如，正如我们在第 20 章“异构计算集群编程”、“异构计算集群编程：CUDA 流简介”中看到的，消息传递接口 (MPI) 的大多数关键概念（例如进程、等级和屏障）都有对应的概念此外，正如我们在第 20 章“异构计算集群编程”中讨论的那样，支持 CUDA 的 GPU 已在高性能计算 (HPC) 系统中广泛使用。对于许多读者来说，CUDA C 可能是一个重要的应用程序开发和部署平台，而不仅仅是一个学习工具。因此，读者了解旨在支持应用程序级别高性能编程的高级 CUDA C 功能和实践非常重要。例如，正如我们在第 20 章“异构计算集群编程”中看到的，CUDA 流使 MPI HPC 应用程序能够与计算重叠通信。这种能力对于实现整个应用程序的性能目标尤其重要。考虑到这一点，本章将为读者概述 CUDA C 和 GPU 计算硬件的高级功能，这些功能对于在应用程序中实现高性能和可维护性非常重要。对于每个功能，我们将介绍基本概念以及其在不同代 GPU 计算中的演变简史。充分理解这些概念和演变历史将有助于消除对这些功能的一些常见困惑。目标是帮助读者建立一个概念框架，以便更详细地研究这些功能。

22.1 主机/设备交互模型

到目前为止，我们假设了异构计算系统中主机和设备之间的交互的相当简单的模型。在这个简单的模型中，如第 2 章“异构数据并行计算”中所述，每个设备都有一个与主机内存或系统内存分开的设备内存（CUDA 全局内存）。设备上运行的内核要处理的数据需要通过调用 `cudaMemcpy()` 函数从主机内存传输到设备内存。设备产生的数据还需要通过调用 `cudaMemcpy()` 函数从设备内存传输到主机，然后才能被主机使用。虽然该模型简单且易于理解，但它在应用层面带来了一些问题。

首先，磁盘控制器和网络接口卡等 I/O 设备被设计为在主机内存上高效运行。由于设备存储器与主机存储器是分开的，因此输入数据需要从主机存储器传输到设备存储器，并且输出数据需要从设备存储器传输到主机存储器以在 I/O 操作中使用。这种额外的传输会增加 I/O 延迟并降低可实现的 I/O 吞吐量。对于许多应用程序来说，I/O 设备直接在设备内存上操作

的能力将提高整体应用程序性能并简化应用程序代码。

其次，主机存储器是传统编程系统放置其应用程序数据结构的地方。有些数据结构很大。与主机内存相比，早期支持 CUDA 的 GPU 中的设备内存较小，这迫使应用程序开发人员将大型数据结构划分为适合设备内存的块。例如，在第 18 章“静电势图”中，三维 (3D) 静电能量网格阵列被划分为在主机内存和设备内存之间传输的二维切片。对于许多应用程序来说，如果整个数据结构可以驻留在设备内存中会更好。对于某些应用程序，甚至可能没有一种将数据结构划分为更小的块的好方法。对于这些应用程序，最好 GPU 可以直接访问主机内存中的数据，或者让 CUDA 运行时系统软件迁移内核执行期间使用的数据。

主机/设备交互模型的这些限制源于早期支持 CUDA 的 GPU 内存架构的限制。在这些早期的设备中，应用程序唯一可行的主机/设备交互模型是我们在前面的章节中假设的简单模型。随着越来越多的应用程序采用 GPU 计算，他们的需求促使 CUDA 系统软件开发人员和 GPU 硬件设计人员提供更好的解决方案。自 CUDA 早期以来，研究人员就已经意识到这些需求并提出了解决方案 (Gelado 等, 2010)。本节的其余部分将回顾解决这些限制的进步的简史。

22.1.1 零拷贝内存和统一虚拟地址空间

2009 年，CUDA 2.2 引入了对系统内存的零拷贝访问。这使得主机代码能够向内核提供指向主机存储器的特殊设备数据指针。在设备上运行的代码可以使用该指针通过系统互连（例如 PCIe 总线）直接访问主机内存，而无需调用 `cudaMemcpy()`。零拷贝内存是固定的主机内存（第 20 章，编程异构计算集群），并通过调用 `cudaHostAlloc()` 进行分配，其中 `cudaHostAllocMapped` 作为标志参数的值。我们提到标志参数的其他值用于更高级的用法。`cudaHostAlloc()` 返回的数据指针不能直接传递给内核；主机代码必须首先使用 `cudaHostGetDevicePointer()` 获取有效的设备数据指针，并将该函数返回的设备数据指针传递给内核。这意味着主机和设备代码的不同数据指针用于访问相同的物理内存。

正如我们在第 20 章“异构计算集群编程”中所解释的，必须固定主机内存页面，以防止操作系统在 GPU 访问数据时意外调出数据。显然，访问会受到系统互连的长延迟和有限带宽的影响。系统互连的带宽通常小于全局存储器带宽的 10%。正如我们在第 5 章“内存架构和数据局部性”中了解到

的，内核的性能通常受到全局内存带宽的限制，除非我们使用平铺技术来大幅减少每个执行的浮点操作的全局内存访问次数。如果内核的大部分内存访问都是零拷贝内存，则内核的执行速度可能会更严重地受到系统互连带宽的限制。因此，仅应将零拷贝内存用于 GPU 上运行的内核偶尔且稀疏访问的应用程序数据结构。

2011 年，CUDA 4 引入了统一虚拟寻址。在此 CUDA 版本之前，主机和设备都有自己的虚拟地址空间，每个空间都将主机或设备数据指针映射到物理主机或设备内存位置。这些不相交的虚拟地址空间意味着主机和设备中的不同虚拟地址可以访问相同的物理内存位置，这在使用零拷贝内存时有效地发生。统一虚拟地址空间 (UVAS) 最初由 GMAC 库 (Gelado 等人, 2010) 引入并在 CUDA 4 中采用，使用由主机和设备共享的单个虚拟地址空间。UVAS 保证每个物理内存地址仅映射到一个虚拟内存位置。这使得 CUDA 运行时只需检查其虚拟内存地址即可确定数据指针是否引用主机内存或设备内存。此功能无需在 `cudaMemcpy()` 调用上指定数据复制方向。

需要注意的是，CUDA 4 中的 UVAS 不保证指针引用的数据的可访问性。例如，主机代码不能使用 `cudaMalloc()` 返回的设备指针直接访问设备内存，反之亦然。零拷贝内存是个例外：主机代码可以直接将指向零拷贝内存的指针作为内核启动参数传递给设备。当内核代码取消引用此零复制指针时，指针值将转换为物理系统内存位置，并通过 PCIe 总线直接访问。请注意，此方法不一定允许内核代码取消引用从内存位置读取的指针值，例如在遍历链接数据结构时遵循指针链，除非已使用 `cudaHostAlloc()` 分配了所有内存。

零拷贝内存可支持的数据结构类型和数据访问带宽的限制促使 GPU 架构的内存模型进一步改进，超越 UVAS。

22.1.2 大型虚拟和物理地址空间

早期支持 CUDA 的 GPU 的一项基本限制是其虚拟地址和物理地址的大小。这些早期的设备支持 32 位虚拟地址和最多 32 位物理地址。对于这些设备，设备内存的大小限制为 4 GB，这是可以使用 32 个物理地址位寻址的最大内存量。此外，CUDA 内核只能对大小小于 4 GB 的数据集进行操作，这是通过 32 位指针可以访问的虚拟内存位置的最大数量，无论数据集是驻留在主机内存还是设备内存中。此外，现代 CPU 基于 64 位虚拟地址，实际使用了 48 位。GPU 使用的 32 位虚拟地址无法容纳这些主机虚拟

地址，这限制了零拷贝内存支持的数据结构类型。

为了消除这一限制，从 2013 年推出的 Kepler GPU 架构开始的各代 GPU 采用了具有 64 位虚拟地址和至少 40 位物理地址的现代虚拟内存架构。明显的好处是这些 GPU 可以包含超过 4 GB 的 DRAM，并且 CUDA 内核现在可以在大型数据集上运行。虽然扩大的虚拟和物理地址空间显然可以使用大型设备内存，但它们也为更好的主机/设备交互模型打开了大门。例如，主机和设备现在可以使用完全相同的指针值来访问一段数据，无论它是在主机内存还是设备内存中。

超大的 GPU 物理地址空间也使得 CUDA 系统软件可以将系统中不同 GPU 的设备内存放置到统一的物理地址空间中。好处是，一个 GPU 可以直接访问连接到同一 PCIe 总线的任何其他 GPU 的内存，只需取消引用映射到该 GPU 物理地址的数据指针即可。在 Kepler GPU 架构之前，不同 GPU 之间的通信（例如，第 20 章“异构计算集群编程”中模板示例中的 halo 交换）只能通过主机代码触发的设备到设备内存复制来实现。这导致需要消耗额外的内存来存储从其他 GPU 复制的数据，并且由于内存复制操作而产生额外的性能开销。直接访问系统中的其他设备内存可以在内核调用中将设备指针传递给其他 GPU，并使用它来加载和/或存储需要通信的数据。

22.1.3 统一内存

2013 年，CUDA 6 引入了统一内存，它创建了一个在 CPU 和 GPU 之间共享的托管内存池，弥合了 CPU 和 GPU 之间的鸿沟。CPU 和 GPU 都可以使用单个指针来访问托管内存。托管内存中的变量可以驻留在 CPU 物理内存、GPU 物理内存中，甚至同时驻留在两者中。CUDA 运行时软件和硬件实现数据迁移和一致性支持，例如 GMAC 系统（Gelado 等人，2010）。最终效果是，托管内存对于在 CPU 上运行的代码来说就像 CPU 内存，对于在 GPU 上运行的代码来说就像 GPU 内存。当然，应用程序必须执行适当的同步操作，例如屏障或原子操作，以协调对托管内存位置的任何并发访问。共享的全局虚拟地址空间允许应用程序中的所有变量具有唯一的地址。当编程工具和运行时系统向应用程序公开这种内存架构时，可以带来几个主要好处。

这样的好处之一就是减少了将 CPU 代码移植到 CUDA 所需的工作量。在图 22.1 中，我们在左侧展示了一个简单的 CPU 代码示例。通过统一内存，只需进行两个简单的更改即可将代码移植到 CUDA。第一个更改是使

用 `cudaMallocManaged()` 和 `cudaFree()` 代替 `malloc()` 和 `free()`。第二个更改是启动内核并执行设备同步，而不是调用 `qsort()` 函数。显然，人们仍然需要编写或访问并行 `qsort` 内核。我们所展示的是对主机代码的更改是简单且易于维护的。

CUDA 6 统一内存的性能受到 Kepler 和 Maxwell GPU 架构的硬件能力的限制。在任何网格启动之前，必须将 CPU 修改过的所有托管内存位置的内容刷新到 GPU 设备内存。CPU 和 GPU 无法同时访问托管内存分配，并且统一内存地址空间仅限于 GPU 物理内存的大小。这些限制是由于这些 GPU 架构缺乏支持主机和设备内存之间一致性的能力，并且数据迁移主要由软件执行。

2016 年，Pascal GPU 架构添加了一些功能，以进一步简化 CPU 和 GPU 之间的编程和内存共享，并进一步减少使用 GPU 实现显著加速所需的工作量。两个主要硬件功能实现了这些改进：支持大地址空间和页面错误处理能力。

Pascal GPU 架构将 GPU 寻址能力扩展到 49 位虚拟寻址。这个扩展足够大，可以覆盖现代 CPU 的 48 位虚拟地址空间以及 GPU 自己的内存。这使得统一内存程序能够将系统中所有 CPU 和 GPU 的完整地址空间作为单个虚拟地址空间进行访问，而不受可复制到设备内存的数据量的限制。因此，CPU 和 GPU 可以真正共享指针值，使 GPU 能够遍历主机内存中基于指针的数据结构。

Pascal GPU 架构中的内存页面错误处理支持是一项重要的新功能，可提供更无缝的统一内存功能。与系统范围的虚拟地址空间相结合，处理页面错误的能力使得 CUDA 系统软件无需在每次网格启动之前将所有托管内存内容同步（刷新）到 GPU。CUDA 运行时可以通过允许主机和设备在修改托管内存中的变量时使彼此的副本无效来实现一致性机制。可以通过使用页面映射和保护机制来完成失效。启动网格时，CUDA 系统软件不再需要更新托管内存数据的所有 GPU 副本。如果网格访问设备内存中的副本已被主机失效的数据，GPU 将处理页面错误以使数据更新并恢复执行。

如果 GPU 上运行的网格访问未驻留在其设备内存中的页面，它也会发生页面错误，从而允许页面根据需要自动迁移到 GPU 内存。或者，如果预计仅偶尔访问数据，则可以将页面映射到 GPU 地址空间，以便通过系统互连进行访问（访问映射有时可能比迁移更快）。请注意，统一内存是系统范围内的：GPU（和 CPU）可以从 CPU 内存或系统中其他 GPU 的内存中

故障和迁移内存页面。如果 CPU 函数取消引用指针并访问映射到 GPU 物理内存的变量，数据访问仍将得到服务，但延迟可能会更长。这种功能允许 CUDA 程序更轻松地将尚未移植到 GPU 的遗留库。在之前的 CUDA 内存架构中，开发人员必须手动将数据从设备内存传输到主机内存，以便使用遗留库函数在 CPU 上处理它们。

具有页面错误处理能力的统一内存可实现比零拷贝内存更通用的 CPU/GPU 交互机制。它允许 GPU 遍历主机内存中的大型数据结构。从 Pascal 架构开始，GPU 设备可以遍历链接的数据结构，即使该数据结构不驻留在零拷贝内存中。这是因为主机代码和设备代码中使用相同的指针值来引用相同的变量。因此，设备可以遍历主机构建的链接数据结构的嵌入指针值，反之亦然。在某些应用领域，例如 CAD，主机物理内存系统可能具有数百 GB 的容量。需要这些物理内存系统是因为应用程序要求整个数据集位于“核心”。由于能够直接访问非常大的 CPU 物理内存，GPU 可以加速这些应用程序。

22.1.4 虚拟地址空间控制

CUDA 11 引入了一组低级 API，为程序员提供了内存分配方面的更大灵活性。新的 API 允许使用 `cuMemAddressReserve()` 保留一定范围的虚拟地址空间。稍后，程序员可以使用 `cuMemCreate()` 在任何设备上分配物理内存，并使用 `cuMemMap()` 将其映射到保留范围中的任何位置。这些 API 允许跨多个设备构建数据结构的自定义布局。例如，可以在多个设备上分配 3D 体积，同时使用单个指针来引用它。

22.2 核函数执行控制

22.2.1 核函数内的函数调用

早期的 CUDA 版本不允许在内核执行期间调用函数。虽然内核函数的源代码看起来可能有函数调用，但编译器必须能够将所有函数体内联到内核对象中，以便在运行时内核函数中不存在函数调用。尽管此模型对于许多应用程序的性能关键部分来说相当有效，但它不支持更复杂的应用程序中的常见软件工程实践。特别是，它不支持 C++ 等面向对象语言中的系统调用、动态链接库调用、递归函数调用和虚函数。

后来的设备架构，例如开普勒，支持运行时内核函数中的函数调用。CUDA 5 及更高版本支持此功能。编译器不再需要内联函数体。它仍然可以

作为性能优化来这样做。此功能部分是通过 CUDA 线程的大规模并行调用帧堆栈的缓存和快速实现实现的。它允许不同的作者编写不同的 CUDA 内核组件并将它们组装在一起，而无需大量的重新设计成本，从而使 CUDA 设备代码更加“可组合”。它还允许软件供应商发布没有源代码的设备库以保护知识产权。然而，仍然存在一些限制。例如，对虚拟函数的支持仅限于设备代码构造的对象，并且不支持设备代码的动态库。

对运行时函数调用的支持还可以实现递归，并显著减轻程序员从传统的面向 CPU 的算法过渡到 GPU 调整的代码时的负担。在某些情况下，开发人员将能够将 CPU 代码“剪切并粘贴”到 CUDA 内核中，并获得性能合理的内核，尽管持续的性能调整仍然会带来好处。

有了函数调用支持，内核现在可以调用标准库函数，例如 `printf()` 和 `malloc()`。根据我们的经验，在内核中调用 `printf()` 的能力为调试和支持生产软件中的内核提供了微妙但重要的帮助。许多最终用户都是非技术人员，无法轻松接受培训来运行调试器，而调试器将为开发人员提供有关崩溃前发生的情况的更多详细信息。在内核中调用 `printf()` 的功能允许开发人员向应用程序添加一种模式来转储内部状态，以便最终用户可以提交有意义的错误报告。

CUDA 8 添加了对 C++11 的支持，以及另一种形式的函数调用：`lambda`。当与元编程技术结合使用时，设备 `lambda` 可以开发高性能可重用代码。CUDA 还支持将 `lambda` 函数作为参数传递给 CUDA 内核。此功能可用于编写通用内核（例如排序内核），其中比较函数只是内核的输入参数。CUDA 还添加了对“扩展 `lambda`”的实验性支持，该支持通过“扩展 `lambda`”编译器标志启用。此功能允许程序员使用 `__host__ __device__` 修饰符来注释 C++ `lambda`，从而进一步简化编写可重用代码的任务。

22.2.2 核函数中的异常处理

早期的 CUDA 系统不支持内核代码中的异常处理。虽然对于许多高性能应用程序的性能关键部分来说不是一个重大限制，但它通常会在生产质量应用程序中产生软件工程成本，这些应用程序依赖异常来检测和处理罕见情况，而不执行代码来显式测试此类情况。

通过提供有限的异常处理支持，CUDA 调试器允许用户执行逐步执行、设置断点和/或运行内核，直到发生无效的内存访问。在每种情况下，用户都可以在执行暂停时检查内核的局部变量和全局变量的值。根据我们的经

验，CUDA 调试器是一个非常有用的工具，可以检测越界内存访问和潜在的竞争条件。

22.2.3 多个网格同时执行

最早的 CUDA 系统在任何时间点只允许在每个 GPU 设备上执行一个网格。可以使用 CUDA 流提交多个网格来执行，但它们被缓冲在队列中，该队列在当前网格完成执行后释放下一个网格。Fermi GPU 架构及其后续产品允许同时执行同一应用程序的多个网格，这减轻了应用程序开发人员将多个内核“批处理”为更大内核的压力，以便更充分地利用设备。此外，有时将工作划分为可以以不同优先级执行的块是有益的。

同时执行多个网格的好处的一个典型例子是并行集群应用程序，它将工作分为“本地”和“远程”分区，其中远程工作涉及与其他节点的交互，并驻留在全局进展的关键路径上（第 20 章，异构计算集群编程）。在以前的 CUDA 系统中，网格需要执行大量工作才能有效地利用设备，并且必须小心不要启动本地工作，以免阻止全局工作。这意味着要么在等待远程工作到达时充分利用设备，要么急切地开始本地工作以保持设备的生产力，但代价是增加完成远程工作单元的延迟（Phillips 和 Stone, 2009）。通过多个网格执行，应用程序可以使用更小的网格大小来启动工作，因此，当高优先级远程工作到达时，它可以以低延迟开始运行，而不是陷入本地计算的大型网格后面。

22.2.4 硬件队列和动态并行性

在 Kepler 架构和 CUDA 5 中，通过添加多个硬件队列来扩展多网格启动设施，这允许更有效地调度来自多个流的多个网格的线程块。此外，第 21 章“CUDA 动态并行性”中介绍的 CUDA 动态并行性允许 GPU 工作创建：GPU 网格可以以数据相关或计算负载相关的方式异步、动态地启动子网格。这减少了 CPU-GPU 交互和同步，因为 GPU 现在可以独立管理更复杂的工作负载。CPU 又可以自由地执行其他有用的计算。

22.2.5 可中断网格

Fermi GPU 架构允许“取消”正在运行的网格，从而能够创建 CUDA 加速的应用程序，允许用户随时中止长时间运行的计算，而无需程序员进行大量的设计工作。这使得用户级任务调度系统的实现能够更好地执行计算系

统的 GPU 节点之间的负载平衡，并允许更优雅地处理一个 GPU 负载较重且可能比其他 GPU 运行得更慢的情况（Stone 和 Hwu），2009）。

22.2.6 合作核函数

处理不规则数据的 GPU 内核经常会遇到负载不平衡的问题。CUDA 11 引入了协作内核来缓解这个问题。协作内核最多可以执行完全填满 GPU 的最大数量的线程块，并且 CUDA 运行时保证所有线程块将同时执行。这种并发保证使线程块能够安全地协作，而不会在可用于保护共享数据结构（例如工作队列）的共享互斥机制（例如互斥体）上出现死锁。协作内核需要特殊的 API `cudaLaunchCooperativeKernel()`，并提供设备 API 来识别和分区线程组。协作内核不限于单个设备，而是可以使用 `cudaLaunchCooperativeKernelMultiDevice()` 调用在多个设备中运行。

22.3 内存带宽和计算吞吐量

22.3.1 双精度速度

早期的设备执行双精度浮点运算，与单精度相比，速度显著降低（大约慢八倍）。费米及其后继者的浮点运算单元得到了显著增强，能够以大约单精度一半的速度执行双精度运算。大量使用双精度浮点运算的应用程序受益匪浅。

在实践中，最显着的好处是由将基于 CPU 的数值应用程序移植到 GPU 的开发人员获得的。随着双精度速度的提高，他们几乎没有动力花精力去评估他们的应用程序或部分应用程序是否适合单精度。这显著降低了将 CPU 应用程序移植到 GPU 的开发成本，并解决了 HPC 社区早期对 GPU 的主要批评。

一些在较小输入数据类型（8 位、16 位或单精度浮点）上运行的应用程序继续受益于使用单精度算术，因为与 64 位数据相比，使用 32 位数据减少了带宽。医学成像、遥感、射电天文学、地震分析和其他自然数据等应用通常属于这一类别。Pascal GPU 架构引入了对 16 位半精度数计算的新硬件支持，以进一步提高数据适合半精度表示的应用程序的性能和能效。例如，基于 Ampere 架构的 A100，使用张量核的 16 位半精度算术吞吐量为 156 TFLOPS，相比其 19.5 TFLOPS 单精度吞吐量有了巨大的提升。

22.3.2 更高的控制流效率

从 Fermi GPU 架构开始，CUDA 系统采用了通用编译器驱动的预测技术（Mahlke 等人，1995），该技术可以比以前的 CUDA 系统更有效地处理控制流。虽然该技术在 VLIW 系统中取得了一定的成功，但它在 GPU warp 式 SIMD 执行系统中提供了更显著的速度改进。此功能扩大了可以利用 GPU 的应用程序范围。特别是，对于数据驱动的应用程序（例如光线追踪、量子化学可视化和元胞自动机模拟），可以实现主要的性能优势。

22.3.3 可配置的缓存和暂存器

早期 CUDA 系统中的共享内存充当程序员管理的暂存器内存，并提高了关键数据结构具有本地化和可预测访问模式的应用程序的速度。从 Fermi GPU 架构开始，共享内存被增强为更大的片上内存，可以配置为部分高速缓存和部分共享内存，这使得覆盖可预测和不太可预测的访问模式都可以从片上受益记忆。这种可配置性允许程序员根据最适合其应用程序的方式分配资源。

直接从 CPU 代码移植的早期设计阶段的应用程序将大大受益于作为片上存储器的主要部分的缓存。当开发人员将 CPU 应用程序移植到 GPU 时，这会提高“轻松性能”的级别，从而进一步简化性能调整过程。

现有的 CUDA 应用程序和具有可预测访问模式的应用程序能够增加对快速共享内存的使用，同时保留与上一代设备相同的设备“占用率”。对于性能或功能受到共享内存大小限制的 CUDA 应用程序来说，大小的增加将是一个可喜的改进。例如，在模板计算（第 8 章“模板”和第 20 章“异构计算集群编程”）中，例如计算流体动力学的有限差分方法，增加的共享内存容量提高了内存带宽效率和应用程序的性能。

22.3.4 增强的原子操作

Fermi GPU 架构中的原子操作比以前的 CUDA 系统中的原子操作要快得多，开普勒中的原子操作甚至更快。此外，开普勒原子操作更加通用。Maxwell GPU 架构中共享内存变量的原子操作的吞吐量得到了进一步增强。原子操作经常用于随机分散计算模式，例如直方图（第 9 章，并行直方图：原子操作和私有化简介）。更快的原子操作减少了对算法转换的需求，例如前缀和（第 11 章，前缀和（扫描）：并行算法工作效率简介）（Sengupta 等

人, 2007) 和排序 (第 13 章, 排序) (Satish) et al., 2009) 用于实现这种随机散射计算。这些转换往往会增加内核调用的数量以及执行目标计算所需的操作总数。更快的原子操作还可以减少主机 CPU 参与集体操作或多个线程块更新共享数据结构的算法的需要, 从而减少 CPU 和 GPU 之间的数据传输压力。

22.3.5 增强的全局内存访问

Fermi 和 Kepler 中的随机内存访问速度比早期 GPU 架构快得多。程序员可以不太关心内存合并。这使得更多的 CPU 算法可以直接在 GPU 中用作可接受的基础, 进一步平滑了访问多种数据结构的应用程序的移植路径, 例如光线追踪, 以及其他严重面向对象且可能很困难的应用程序转换为完美平铺的数组。

Pascal GPU 架构采用了 HBM2 (高带宽内存版本 2) 3D 堆叠 DRAM 内存, 可提供高达上一代 NVIDIA Maxwell 架构 GPU 内存带宽的 3.3 倍。Pascal 也是第一个支持 NVLink 处理器互连的架构, 这使得 Tesla P100 的 GPU-GPU 和 GPU-CPU 通信性能高达 PCI Express 3.0 的 5.3 倍。这种互连极大地提高了节点内多 GPU 计算的可扩展性以及 GPU 和支持 NVLink 的 CPU 之间的数据共享效率。

22.4 编程环境

22.4.1 统一设备内存空间

在早期的 CUDA 设备中, 共享内存、本地内存和全局内存形成了自己独立的地址空间。开发人员可以使用指向全局内存的指针, 但不能使用其他内存。从 2009 年推出的 Fermi 架构开始, 这些存储器成为统一地址空间的一部分。这种统一的地址空间使一组加载/存储指令和指针地址能够访问任何 GPU 内存空间 (全局、本地或共享内存), 而不是为每个内存空间使用不同的指令和指针。这使得更容易抽象出包含特定操作数的内存, 允许程序员仅在分配期间处理此问题, 并使将 CUDA 数据对象传递到其他过程和函数中更简单, 无论它们来自哪个内存区域。

这使得 CUDA 代码模块更加“可组合”。也就是说, CUDA 设备函数可以接受可能指向这些存储器中的任何一个的指针。例如, 如果没有统一的 GPU 地址空间, 设备函数需要为其参数之一可以驻留的每种类型的内存提

供一种实现。统一的 GPU 地址空间允许以相同的方式访问所有主要类型的 GPU 内存中的变量，从而允许一个设备函数接受可以驻留在不同类型的 GPU 内存中的参数。如果函数参数指针指向共享内存位置，则代码运行速度会更快；如果指向全局内存位置，则代码运行速度会更慢。程序员仍然可以执行手动数据放置和传输作为性能优化。此功能显著降低了构建生产质量 CUDA 库的成本。这还启用了完整的 C 和 C++ 指针支持，这在当时是一个重大进步。

未来的 CUDA 编译器将增强对 C++ 模板和内核函数中的虚拟函数调用的支持。尽管硬件增强（例如运行时函数调用能力）已经到位，但编译器中增强的 C++ 语言支持仍需要更多时间。通过这些增强功能，未来的 CUDA 编译器将支持大多数主流 C++ 功能。例如，已经支持在内核函数中使用 new、delete、构造函数和析构函数等 C++ 功能。

新的和改进的编程接口继续提高异构并行程序员的生产力。OpenACC 允许开发人员使用编译器指令注释其顺序循环，以使编译器能够生成 CUDA 内核。人们可以使用并行类型通用函数、类和迭代器的 Thrust 库来描述它们的计算，并让底层机制生成和配置实现计算的内核。CUDA FORTRAN 允许 FORTRAN 程序员用他们熟悉的语言开发 CUDA 内核。特别是，CUDA FORTRAN 为多维数组索引提供了强大的支持。C++AMP 允许开发人员将其内核描述为对逻辑数据结构（例如 C++ 应用程序中的多维数组）进行操作的并行循环。我们完全期望新的创新将不断出现，以进一步提高开发人员在这个令人兴奋的领域的生产力。

22.4.2 通过关键路径分析进行分析

在 CPU 和 GPU 上进行大量计算的异构应用程序中，找到花费优化工作的最佳位置可能是一个挑战。理想情况下，在优化代码时，人们希望以应用程序中能够以最少的努力提供最高加速的位置为目标。为此，CUDA 7.5 引入了 PC 采样，提供指令级分析，以使用户可以查明在其应用程序中占用最多时间的特定代码行。

然而，此类分析器的用户面临的一个挑战是应用程序中运行时间最长的内核并不总是不关键的优化目标。如图 22.2 所示，内核 X 是运行时间较长的内核。然而，它的执行时间与 CPU 执行活动 A 完全重叠。内核 X 的执行时间的任何进一步改进而不同时改进 A 的执行时间不太可能提高应用程序性能。虽然内核 Y 的执行时间不如内核 X 长，但它处于应用程序执行

的关键路径上。CPU 在等待 Kernel Y 完成时处于空闲状态。加速 Kernel Y 会减少 CPU 等待的时间，因此它是最好的优化目标。

2016 年, CUDA 8 中的 Visual Profiler 提供了 GPU 内核和 CPU CUDA API 调用之间的关键路径分析, 从而能够更精确地定位优化工作。图 22.3 显示了 CUDA 8 Visual Profiler 中的关键路径分析。不在关键路径上的 GPU 内核、副本和 API 调用呈灰色显示。仅应用程序执行的关键路径上的活动以颜色突出显示。这使用户可以轻松识别内核和其他活动, 以针对用户的优化工作。

22.5 未来展望

CUDA 的发展不断增强其对开发人员生产力和现代软件工程实践的支持。借助新功能和编程语言支持, 能够以最低开发成本获得合理性能的应用程序范围将显著扩大。与以前的 CUDA 系统相比, 开发人员体验到了应用程序开发、移植和维护成本的降低。使用 Thrust 和自动生成 CUDA 代码的类似高级工具开发的现有应用程序也可能会立即提高性能。虽然内存架构、内核执行控制和计算核心性能方面的硬件增强的好处将在相关的 SDK 版本中显现出来, 但这些增强的真正潜力可能需要数年时间才能在 SDK 和运行时中得到充分利用。我们预测, 未来几年, 业界和学术界在 GPU 计算的编程工具和运行时环境方面将迎来激动人心的创新时刻。

23 结论与展望

你做到了！我们已经到达终点线了。在最后一章中，我们将简要回顾您通过本书实现的学习目标。我们不会得出结论，而是提出我们对大规模并行计算的未来的愿景，以及它的进步将如何影响未来的科学技术进程。

23.1 重新审视目标

正如我们在简介中所述，我们的主要目标是教读者如何对大规模并行处理器进行编程。我们承诺，一旦你培养出正确的直觉并以正确的方式去做，事情就会变得容易。特别是，我们承诺专注于计算思维技能，使您能够以适合并行计算的方式思考问题。我们还承诺将重点关注限制并行应用程序性能的因素，并提供系统的方法来优化代码以克服这些因素。

我们通过四个步骤兑现了这些承诺。在第一步中，第 2 章到第 6 章介绍了并行计算和 CUDA C 的基本概念，以及在 CUDA 中开发大规模并行代码时的关键性能考虑因素。他们还介绍了理解高性能并行编程中必须解决的硬件限制所需的相关计算机体系结构概念。有了这些知识，开发人员就可以自信地编写并行代码，并推理替代线程安排、循环结构和编码风格的相对优点。我们以常见优化技术清单来结束这一部分，我们在本书的其余部分中应用这些技术来优化各种并行模式和应用程序的性能。

在第二步中，我们介绍六种主要的并行模式（第 7 章到第 12 章），这些模式已被证明在将并行性引入许多应用程序中很有用。这些章节涵盖了最有用的并行计算模式背后的概念。每个模式都用具体的代码示例进行说明。每个模式还用于介绍克服并行编程中经常遇到的并行化和性能障碍的重要技术。我们还使用这些模式来展示如何将第一步中引入的优化应用于各种场景。

第三步，我们介绍额外的高级模式和应用（第 13-19 章），以强化上一步中获得的知识和技能。虽然在这一步中，我们继续应用上一步中实践的优化，但我们更注重探索问题分解的替代形式，以实现并行化并分析不同分解及其相关数据结构之间的权衡。这一步的最后一章致力于回顾计算思维技能（第 19 章，并行编程和计算思维），帮助读者将前面几章中学到的概念概括为解决新问题所需的高级思维。有了这些见解，高性能并行编程就成为一种思维过程，而不是一种黑魔法。

第四步是让读者了解并行编程的相关高级实践。第 20 章“异构计算集

群编程”介绍了使用 MPI 和 CUDA C 编程 HPC 集群所需的基本技能。第 21 章“CUDA 动态并行性”介绍了动态并行性，可帮助并行程序员动态地解决更复杂的并行算法。许多实际应用程序中的工作负载各不相同。第 22 章，高级实践和未来演进，总结了其他高级实践以及对大规模并行处理器未来演进的期望。

我们希望您喜欢这本书，并同意我们的观点，即您现在已经做好了大规模并行计算系统编程的准备。

23.2 未来展望

自 2007 年推出第一款支持 CUDA 的 GPU G80 以来，GPU 作为大规模计算设备的能力得到了惊人的提升，计算吞吐量达到了 452 3，内存带宽达到了 18 3，如图 23.1 所示。这些进步刺激了科学和工程领域的高性能计算、人工智能和数据分析方面的巨大进步，对金融、制造和医学等许多垂直领域产生了重大影响。例如，正如我们在第 16 章“深度学习”中看到的，GPU 引发了一场基于超大型数据集的深度学习革命，并应用于图像识别、语音识别和视频分析。

自 2010 年本书第一版以来，并行计算领域也以惊人的速度发展。可使用可扩展算法解决的问题范围已显着扩大。虽然 GPU 的使用最初集中于常规密集矩阵计算和蒙特卡罗方法，但其用途已迅速扩展到稀疏方法、图计算和自适应细化方法。在许多领域，算法也取得了快速进步。并行模式、高级模式和应用章节中介绍的一些算法代表了最新的重大进展。

我们中的一些人很自然地想知道并行计算的快速发展是否已到达终点。从种种迹象来看，答案肯定是否定的。我们正处于并行计算革命的开始阶段。过去三十年计算技术取得的惊人进步引发了行业的范式转变。过去，重大创新是由计算设备辅助的物理仪器驱动的。它们现在由物理仪器辅助的计算驱动。

例如，二十年前，GPS 彻底改变了我们的驾驶方式。GPS 主要基于卫星信号感测，并辅以计算方法来确定两个位置之间的最短路径。最近，通过手机中的地图应用程序和云中的数据服务进行的同行报告和计算进一步使驾驶员能够根据交通状况改变路线。如今，汽车行业最激动人心的革命是自动驾驶汽车，它主要基于物理传感器辅助的机器学习计算方法。

再比如，MRI 和 PET 在过去二十年里彻底改变了医学。这些技术主要基于电磁和光传感器，并辅以计算图像重建方法。他们允许医生在不进行手

术的情况下观察人体内部的病理情况。如今，医学领域正在经历个体化医疗革命，这场革命主要是由测序传感器辅助的计算基因组学方法驱动的。

再举一个例子，半导体行业过去依赖于物理光源的进步，并辅以计算方法，这些计算方法强制执行设计规则，以减少制造过程中的设备特征尺寸。如今，物理光源的进步实际上已经停止。特征尺寸减小的进步主要是由光刻掩模驱动的，光刻掩模经过计算设计，可以协调光波的干扰，从而在芯片上产生极其精确的蚀刻图案。

许多其他领域也发生了同样的范式转变。计算已成为我们社会中几乎所有令人兴奋的创新的主要驱动力。这对更快的计算系统产生了无法满足的需求。正如我们在第一章简介中讨论的那样，并行计算是提高计算性能的唯一可行方法。这种强大的需求将继续激励业界创新并创造更强大的并行计算设备。最有潜力改进的领域之一是访问存储数据的并行性级别，过去这是通过非常低的并行性级别完成的。访问海量存储数据的根本性改进可能会激发我们目前无法想象的整整一代应用程序。

总之，我们正处于计算黄金时代的黎明。业界将继续招募和奖励高技能的并行程序员。您的工作将为您选择的领域带来真正的改变。

享受这一旅程！

A 数值考量

在计算的早期，浮点运算能力仅存在于大型机和超级计算机中。尽管许多 20 世纪 80 年代设计的微处理器开始配备浮点协处理器，但它们的浮点运算速度极慢，比大型机和超级计算机慢大约三个数量级。随着微处理器技术的进步，许多 20 世纪 90 年代设计的微处理器，例如 Intel Pentium III 和 AMD Athlon，开始具备可与超级计算机相媲美的高性能浮点功能。高速浮点运算是当今微处理器和 GPU 的标准功能。浮点表示允许可表示数据值的更大动态范围和微小数据值的更精确表示。这些理想的特性使浮点运算成为物理和人工现象建模的首选数据代表，例如燃烧、空气动力学、光照和金融风险。这些模型的大规模评估一直在推动对并行计算的需求。因此，应用程序员在开发并行应用程序时了解浮点运算的本质非常重要。我们将特别关注浮点算术运算的准确性、浮点数表示的精度、数值算法的稳定性以及在并行编程中应如何考虑这些因素。

A.1 浮点数表示