UPC

Departament d'Arquitectura de Computadors

Tema 0

Presentació assignatura

Prof. Montse Farreras
Curso 2023-2024

montserrat.farreras@upc.edu

Universitat Politècnica de Catalunya

Escola Politècnica Superior d'Enginyeria de Vilanova i la Geltrú
EPSEVG

UNIVERSITAT POLITÈCNICA DE CATALUNYA
BARCELONATECH

Funcionament ESC2

- Sessions de Teoria
  - Dimarts 10:30h VGB101
  - Dimarts 12:30h VGB101 (semana 2)
- Sessions de Laboratori (quinzenals)
  - Grup 21: Dimecres 8:30h VGA111 – Ana Heredero (s1)
  - Grup 11: Dimecres 10:30h VGA109 – Montse Farreras (s1)
  - Grup 22: Dimecres 10:30h VGA111 – Montse Farreras (s2)
  - Grup 12: Divendres 8:30h VGA109 – Ana Heredero (s1)
  - Laboratori comença el 20 de Septembre
- ATENEA
  - Material d'estudi, calendari, avisos

1. Objectius

- Aprofundir en el coneixement de l'estructura de computadors, així com en el disseny i implementació de petits sistemes basats en un microcomputador.
- En concret, es busca entendre i aprofundir en les estructures internes i la jerarquia de memòria (disc, memòria principal, caches, mecanismes de detecció i correcció d'errors).
- Els conceptes de concurrència, entrada / sortida i busos (enquesta, interrupcions, DMA, tipus d'e / S).
- S'abordarà també la programació del firmware d'un microcomputador.

Tema 1: Entrada/Sortida

Descripció:

1.1. Dispositius E/S

1.2. Sincronització d'E/S per Enquesta

1.3. Sincronització d'E/S per Interrupcions

1.3.B Excepcions

1.4. Accés Directe a Memòria (DMA)

Activitats vinculades:

Activitat 1: Problemes d'entrada/sortida

Activitat 2: Pràctica de Laboratori 1: sincronització per enquesta

Activitat 3: Pràctica de Laboratori 2: sincronització per interrupció

Tema 2: Memòria Cache

Descripció:

2.1. Introducció a la jerarquia de memòria

2.2. Memòria cache

2.3. Impacte de l'Organització de la memòria en el rendiment de la memòria cache

2.4. Mesures del rendiment

2.5 Consideracions de disseny i controlador de memòria cache

Activitats vinculades:

Activitat 1: Problemes de memòria cache

Activitat 2: Pràctica de Laboratori 3: memòria cache

Tema 3: Memòria Virtual

Descripció:

3.1. Introducció

3.2. Traducció d'adreces i paginació

3.3. Integrant memòria virtual i cache

Activitats vinculades:

Activitat 1: Problemes de memòria virtual

Tema 4: Microprogramació

Descripció:

4.1. Repàs Unitat de Control (INCO)

4.2. Tipus d'Unitat de Control

4.3. Unitat de Control microprogramada

Activitats vinculades:

Activitat 1: Problemes de microprogramació

Activitat 2: Treball Complementari

SISTEMA DE QUALIFICACIÓ

Nota Final =

LAB*0,30 + TC*0,15 + MAX((PARCIAL*0,25 + FINAL*0,30),FINAL*0,55)

LAB: Entregues Laboratori

TC: Treball Complementari

- El examen final es re-avaluable.
- Examen parcial en format Escape Room!

Bibliografia

Bàsica:

- Patterson, David A. Computer organization and design : the hardware/software interface. 5a ed. Burlington [etc.]: Elsevier Morgan Kaufmann, cop. 2014. ISBN 9780124077263.