


Start coding or [generate](#) with AI.

Vibe Coding mô phỏng mạch tổ hợp

Prof Happy AI-Suru tâm và biên soạn với sự hỗ trợ của Gemini

✓ Date: May 4, 2026



✓ Vibe Coding tạo Code mô phỏng mạch số

```
def logic_circuit(A, B, C):
    # Bước 1: Tính các giá trị đảo (Cổng NOT)
    not_A = not A
    not_B = not B
    not_C = not C

    # Bước 2: Các cổng AND (Minterms)
    term1 = not_A and not_B and not_C # A'B'C'
    term2 = not_A and B and not_C     # A'BC'
    term3 = not_A and not_B and C     # A'B'C
    term4 = not_A and B and C         # A'BC

    # Bước 3: Cổng OR cuối cùng để ra F
    F = term1 or term2 or term3 or term4

    return int(F)

# Xuất bảng chân trị
print("Xuất bảng chân trị của mạch tổ hợp")
print(f"{'A'} | {'B'} | {'C'} | {'F'}")
print("-" * 15)

for a in [0, 1]:
    for b in [0, 1]:
        for c in [0, 1]:
            result = logic_circuit(a, b, c)
            print(f"{a} | {b} | {c} | {result}")
```

Xuất bảng chân trị của mạch tổ hợp

A	B	C	F
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0

1	1	0	0
1	1	1	0

Phân tích nhanh:Nếu bạn để ý kỹ biểu thức:

$$F = \bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} + \bar{A}\bar{B}C + \bar{A}BC$$

Chúng ta có thể rút gọn bằng đại số Boolean: $F = \bar{A}(\bar{B}\bar{C} + B\bar{C} + \bar{B}C + BC)$ Mà $(\bar{B}\bar{C} + B\bar{C} + \bar{B}C + BC) = 1$ (bao phủ toàn bộ các trường hợp của B và C). Vậy thực chất toàn bộ mạch này tương đương với: $F = \bar{A}$. Điều này cũng khớp với nhánh dây cuối cùng ở dưới cùng của hình vẽ có ghi chú $A \rightarrow NOT \rightarrow F$. Có vẻ như sơ đồ này dùng để minh họa rằng một mạch phức tạp có thể được tối ưu hóa thành một cổng logic đơn giản!

Verilog

▼ design.v module

// Code your design here // Module mô tả mạch logic từ hình ảnh image_aa8619.png module logic_circuit (input A, B, C, output F);

```
// Sử dụng biểu thức liên tục (Dataflow modeling)
// F = A'B'C' + A'BC' + A'B'C + A'BC
assign F = (~A & ~B & ~C) |
           (~A & B & ~C) |
           (~A & ~B & C) |
           (~A & B & C);
```

endmodule

testbench.v module

// Code your testbench here // or browse Examples // Xóa dòng `include "design.sv" ở đây

module testbench; reg t_A, t_B, t_C; wire t_F;

```
logic_circuit uut (
    .A(t_A), .B(t_B), .C(t_C), .F(t_F)
);

initial begin
    $dumpfile("dump.vcd");
    $dumpvars(1);
    $monitor("A=%b B=%b C=%b | F=%b", t_A, t_B, t_C, t_F);

    {t_A, t_B, t_C} = 3'b000; #10;
    {t_A, t_B, t_C} = 3'b001; #10;
    {t_A, t_B, t_C} = 3'b010; #10;
    {t_A, t_B, t_C} = 3'b011; #10;
    {t_A, t_B, t_C} = 3'b100; #10;
    {t_A, t_B, t_C} = 3'b111; #10;
    $finish;
end
```

endmodule

Giao diện edaplayground.com

