

1

Ứng dụng AI trong thiết kế mạch logic

GS.TS. Đỗ Phúc
Ngày: 03/11/2025



GS.TS. Đỗ Phúc, 2025

03/11/2025

2

Short-bio

- Giáo sư, Tiến sĩ Đỗ Phúc hiện đang công tác tại Trường Đại học Công nghệ Thông tin, Đại học Quốc gia TP. Hồ Chí Minh. Lĩnh vực nghiên cứu của ông bao gồm: xử lý văn bản, học máy, học sâu, xử lý ngôn ngữ tự nhiên, đồ thị tri thức, trả lời câu hỏi, kiến trúc sự thật và xử lý dữ liệu lớn, ứng dụng AI trong phân tích mạch số.
- Giáo sư Đỗ Phúc đã chủ trì 1 đề tài nghiên cứu khoa học trong các lĩnh vực như xử lý văn bản, xử lý ngôn ngữ tự nhiên, hệ thống hiểu văn bản và suy luận trên đồ thị tri thức. Ông đã công bố hơn 200 bài báo khoa học trên các tạp chí, hội nghị quốc tế và trong nước uy tín. Ông là tác giả của 5 sách tham khảo*, 3 giáo trình trong lĩnh vực khoa học máy tính và ứng dụng.
- Bạn có thể liên hệ với ông qua email: phucdo@ut.edu.vn.



GS.TS. Đỗ Phúc, UT, VNUHCM

3

Mục lục

- Bối cảnh
- Trí tuệ nhân tạo (AI)
- AI hỗ trợ thiết kế vi mạch
- Biến đổi mạch số sang đồ thị
- Xây dựng CSDL đồ thị chứa mạch số phục vụ triển khai AI
- Dùng mạng GNN trong thiết kế mạch số
- Dùng mô phỏng tiến hóa để tối ưu hóa hàm Bool
- Kết luận
- Tài liệu tham khảo

GS.TS. Đỗ Phúc, 2025

03/11/2025

4

Bối cảnh và Tầm quan trọng

- Nhu cầu vi mạch hiệu suất cao tăng mạnh: AI, IoT, xe tự lái, 5G
- Thiết kế mạch logic ngày càng phức tạp, tốn thời gian
- Cần công cụ thông minh để tự động hóa quy trình

GS.TS. Đỗ Phúc, 2025

03/11/2025

5

Giới thiệu về Trí tuệ Nhân tạo (AI)

- Hệ thống học, suy luận, đưa ra quyết định như con người
- Các nhánh chính:
 - Machine Learning (Học máy)
 - Deep Learning (Học sâu)
- Reinforcement Learning (Học tăng cường)
- Mục tiêu: Tối ưu hóa và tự động hóa quy trình phức tạp

GS.TS. Đỗ Phúc, 2025

03/11/2025

6

Vài nét về trí tuệ nhân tạo

- Trí tuệ nhân tạo (AI) bao gồm các phương pháp mô phỏng trí thông minh của con người trong đó bao gồm các hoạt động học, nhận thức và ra quyết định.
- Khi bàn về AI, ta có thể dùng các thuật ngữ như khoa học về nhận thức, sự thông minh của máy, học máy và học sâu



GS.TS. Đỗ Phúc, 2025

7

Vài nét về trí tuệ nhân tạo

Các giải pháp này kết hợp các công nghệ khác nhau tương tác với các dịch vụ như:

- **Học máy** - là khả năng của phần mềm giúp học hỏi từ phân tích dữ liệu và tạo ra mô hình thực hiện một nhiệm vụ
- **Khoa học dữ liệu** - thu thập, xử lý và phân tích một lượng lớn dữ liệu
- **Kết nối vạn vật (IoT)** - bao gồm các thiết bị kết nối đã được sử dụng để thu thập và truyền dữ liệu.



GS.TS. Đỗ Phúc, 2024

THE BRANCHES OF ARTIFICIAL INTELLIGENCE

biotechnika



9

Một số nhánh quan trọng của AI

- **1. Học máy (Machine Learning - ML):** Học máy là một phần quan trọng của AI, nơi máy tính được huấn luyện để hiểu và thực hiện các nhiệm vụ mà không cần được lập trình một cách cụ thể. Các thuật toán học máy bao gồm học giám sát, học không giám sát và học tăng cường.
- **2. Học sâu (Deep Learning):** Là một phần của học máy, học sâu sử dụng các mô hình nơ-ron sâu để hiểu và đại diện cho dữ liệu phức tạp. Mạng nơ-ron sâu, như mạng nơ-ron thần kinh (NNN) và các kiến trúc khác, thường được sử dụng trong học sâu.
- **3. Thị giác máy tính (Computer Vision):** Tập trung vào việc làm cho máy tính có khả năng "nhìn" và hiểu hình ảnh và video. Các ứng dụng bao gồm nhận diện đối tượng, nhận diện khuôn mặt và xử lý hình ảnh y tế.
- **4. Xử lý ngôn ngữ tự nhiên (Natural Language Processing - NLP):** Tập trung vào việc giúp máy tính hiểu, tạo ra và tương tác với ngôn ngữ tự nhiên của con người. Bao gồm các nhiệm vụ như dịch ngôn ngữ, phân loại văn bản và tóm tắt văn bản.

GS.TS. Đỗ Phúc, 2024

10

Một số nhánh quan trọng của AI

- **5. Robotics:** Kết hợp AI và cơ học để tạo ra robot có khả năng thực hiện nhiều nhiệm vụ khác nhau, từ sản xuất công nghiệp đến dịch vụ và chăm sóc sức khỏe.
- **6. Thực tế ảo và thực tế ảo tăng cường (Virtual Reality - VR và Augmented Reality - AR):** Sử dụng công nghệ AI để tạo ra trải nghiệm tương tác ảo và mở rộng thế giới thực với thông tin số hóa.
- **7. Hệ thống thông minh (Intelligent Systems):** Bao gồm phát triển hệ thống thông minh có khả năng tự động và tương tác thông minh với môi trường xung quanh.
- **8. Học tăng cường (Reinforcement Learning):** Học tăng cường là một dạng của học máy, trong đó máy tính học từ trải nghiệm và áp dụng kiến thức này để đưa ra quyết định tối ưu trong môi trường.
- **9. Mạng nơ-ron đồ thị (Graph Neural Networks):** Tập trung vào phân tích và hiểu thông tin được biểu diễn dưới dạng đồ thị, như mạng xã hội hoặc các mạng phức tạp khác.

GS.TS. Đỗ Phúc, 2024

11

Hệ chuyên gia Expert System

GS.TS. Đỗ Phúc, 2024

12

Hệ chuyên gia là gì?

- Hệ chuyên gia là một loại hệ cơ sở tri thức được thiết kế cho một lĩnh vực ứng dụng cụ thể.
- Ví dụ: Hệ chuyên gia đánh giá tín dụng trong ngân hàng
- Các hệ chuyên gia làm việc như một chuyên gia thực thụ




GS.TS. Đỗ Phúc, 2024

13

Hệ chuyên gia là gì?

- Cơ sở tri thức** là nơi lưu trữ biểu diễn các tri thức mà hệ đảm nhận, làm cơ sở cho các hoạt động của hệ. Cơ sở tri thức bao gồm các sự kiện và các luật.
- Động cơ suy diễn**: là quá trình trong hệ chuyên gia cho phép khớp các sự kiện trong vùng nhớ làm việc với các tri thức về các lĩnh vực trong cơ sở tri thức, để rút ra các kết luận về các vấn đề đang giải quyết.



GS.TS. Đỗ Phúc, 2024

14


Học máy Machine learning

GS.TS. Đỗ Phúc, 2024

15

Học máy

- Học máy (machine learning)** là một lĩnh vực của AI liên quan đến việc nghiên cứu và xây dựng các kĩ thuật cho phép các hệ thống "**học**" từ **động từ dữ liệu** để giải quyết những vấn đề cụ thể.



GS.TS. Đỗ Phúc, 2024

16

Học giám sát Supervised learning

- Dữ liệu học** một tập hợp các cặp đầu vào - đầu ra đã được biết trước. (dữ liệu học)
- Hệ thống học sẽ phải tìm cách thay đổi các tham số bên trong của mình để tạo nên một ảnh xạ có khả năng ảnh xạ các đầu vào thành các đầu ra mong muốn
- Học để nhận diện khách hàng, nhận diện cổ phiếu tiềm năng, học để phát hiện gian lận tài chính, tư vấn, ra quyết định

Time	Open	High	Low	Close	Volume
10/01/2024	100.00	100.50	99.50	100.20	100000
10/02/2024	100.20	100.80	99.80	100.50	120000
10/03/2024	100.50	101.00	100.00	100.80	150000
10/04/2024	100.80	101.50	100.50	101.20	180000
10/05/2024	101.20	102.00	101.00	101.80	200000
10/06/2024	101.80	102.50	101.50	102.20	220000
10/07/2024	102.20	103.00	102.00	102.80	250000
10/08/2024	102.80	103.50	102.50	103.20	280000
10/09/2024	103.20	104.00	103.00	103.80	300000
10/10/2024	103.80	104.50	103.50	104.20	320000


"open" - The price as of market open.
 "close" - The price as of market close.
 "high" - The current day's high price.
 "low" - The current day's low price.
 "volume" - The current day's trading volume.
 Source: Nasdaq. Dữ liệu chuỗi thời gian

GS.TS. Đỗ Phúc, 2024

17

Học không giám sát Unsupervised learning

- Phương pháp nhằm tìm ra một mô hình phù hợp với các quan sát.
- Không yêu cầu giai đoạn huấn luyện
- Gom cụm dữ liệu dựa trên độ tương đồng



Gom cụm khách hàng. Chiến lược tiếp thị kinh doanh từng cụm khách hàng

GS.TS. Đỗ Phúc, 2024

18

Học tăng cường (Reinforcement Learning)

- Dữ liệu x thường không được tạo trước mà được **tạo ra trong quá trình một agent tương tác với môi trường**.
- Tại mỗi thời điểm t , agent thực hiện hành động y_t và môi trường tạo một quan sát x_t với một chi phí tức thời C_t theo một quy trình động nào đó. Mục tiêu là một sách lược lựa chọn hành động để cực tiểu hóa một chi phí
- Các bài toán thường được giải quyết bằng học tăng cường là các bài toán điều khiển Robot, trò chơi, xe hơi tự lái,...



GS.TS. Đỗ Phúc, 2024

19

Mạng nơ-ron nhân tạo

Artificial neural network

GS.TS. Đỗ Phúc, 2024

20

Mạng nơ-ron nhân tạo

- Mạng nơ-ron nhân tạo (ANN) là mô phỏng những chức năng của hệ thần kinh con người với vô số các nơ-ron được liên kết truyền thông với nhau qua mạng.
- Giống như con người, ANN học kinh nghiệm (qua dữ liệu học), lưu những kinh nghiệm đó và sử dụng trong những tình huống phù hợp.



Tích lũy kinh nghiệm

Giải quyết tình huống

GS.TS. Đỗ Phúc, 2024

21

Nơ-ron sinh học, neuron nhân tạo

- Các nơ-ron nối với nhau ở các synapses. Synapse được gọi là mạnh khi nó cho phép truyền dẫn dễ dàng tín hiệu qua các nơ-ron khác.
- Nơ-ron sẽ lấy input thứ nhất, nhân với weight trên đường input thứ nhất, lấy input thứ hai nhân với weight của đường input thứ hai v.v..., rồi lấy tổng của tất cả các kết quả thu được. Sau đó so với ngưỡng để có đầu ra.



GS.TS. Đỗ Phúc, 2024


22

Mạng nơ-ron nhiều lớp

Tầng vào (input layer): cho các đầu vào của mạng.

Tầng ra (output layer): cho các đầu ra của mạng.

Tầng ẩn (hidden layer): Là tầng nằm giữa tầng vào và tầng ra thể hiện cho việc suy luận logic của




suy luận logic của

23

Huấn luyện mạng nơ-ron

- Thuật toán lan truyền ngược (back propagation)
- Cung cấp tập dữ liệu học
- Tiêu chuẩn huấn luyện: Làm cho sai số đầu ra càng nhỏ càng tốt.
- Triết lý của phương pháp: dựa trên đầu ra để điều chỉnh trọng số của lớp ra, sau đó dựa trên tính toán của lớp ra để điều chỉnh trọng số của lớp ẩn.



GS.TS. Đỗ Phúc, 2024

24

Học sâu


Deep Learning

GS.TS. Đỗ Phúc, 2024

25

Học sâu- deep learning

- **Học sâu** là một hướng nghiên cứu phát triển của học máy dựa trên một tập hợp các thuật toán để cố gắng mô hình dữ liệu trừu tượng hóa ở mức cao bằng cách sử dụng **nhiều lớp xử lý với cấu trúc phức tạp nhiều tầng.**
- **Dữ liệu huấn luyện rất lớn**
- **Cuộc cách mạng về phân tích dữ liệu**



GS.TS. Đỗ Phúc, 2024

27

Xử lý ngôn ngữ tự nhiên Natural Language Processing

GS.TS. Đỗ Phúc, 2024

28

Xử lý ngôn ngữ tự nhiên (NLP)

- NLP là viết tắt của "Natural Language Processing" trong tiếng Anh
- NLP là một lĩnh vực trong lĩnh vực trí tuệ nhân tạo (AI) tập trung vào tương tác giữa máy tính và ngôn ngữ tự nhiên của con người.
- Mục tiêu chính của NLP là giúp máy tính hiểu và tương tác với ngôn ngữ một cách tự nhiên, giống như cách con người làm.
- Các kỹ thuật và mô hình học máy đặc biệt là mô hình ngôn ngữ có sức mạnh lớn như GPT (Generative Pre-trained Transformer), đã giúp đẩy mạnh phát triển của lĩnh vực này.



GS.TS. Đỗ Phúc, 2024

29

Các tác vụ chính của NLP

- **Phân loại văn bản (Text Classification):** Xác định loại hoặc chủ đề của một đoạn văn bản, ví dụ như phân loại email là spam hay không.
- **Dịch ngôn ngữ (Machine Translation):** Chuyển đổi văn bản từ một ngôn ngữ sang ngôn ngữ khác.
- **Phân tích ý định (Intent Analysis):** Xác định ý định hoặc mục tiêu của người nói trong một đoạn văn bản hoặc lời nói.
- **Tìm kiếm thông tin (Information Retrieval):** Trích xuất thông tin quan trọng từ văn bản hoặc tìm kiếm thông tin trong tập dữ liệu lớn.
- **Tóm tắt văn bản (Text Summarization):** Tạo bản tóm tắt ngắn gọn từ một đoạn văn bản dài.
- **Phân tích cảm xúc (Sentiment Analysis):** Xác định và đánh giá cảm xúc (tích cực, tiêu cực, hoặc trung lập) từ ngôn ngữ.




GS.TS. Đỗ Phúc, 2024

30

Các tác vụ chính của NLP

- **Xác định thực thể (Named Entity Recognition - NER):** Nhận diện và phân loại các thực thể như tên người, địa điểm, tổ chức trong văn bản.
- **Hiểu ngôn ngữ tự nhiên (Natural Language Understanding - NLU):** Hiểu ý nghĩa của văn bản và tương tác với người dùng dựa trên ngôn ngữ tự nhiên.
- **Tạo văn bản tự động (Text Generation):** Tạo ra văn bản mới dựa trên mô hình học máy đã được huấn luyện.
- **Đổi thoại (Chatbot):** Tạo và duy trì cuộc trò chuyện với người dùng thông qua ngôn ngữ tự nhiên.
- **Nhận diện ngôn ngữ (Language Identification):** Xác định ngôn ngữ của một đoạn văn bản.
- **Phân loại ngôn ngữ của văn bản (Language Detection):** Xác định ngôn ngữ mà văn bản đang sử dụng.



GS.TS. Đỗ Phúc, 2024

31

Giới thiệu về Thiết kế Mạch Logic

- **Nền tảng của hệ thống số và vi xử lý**
- **5 giai đoạn chính:**
 1. Mô tả chức năng
 2. Tối ưu hóa logic
 3. Tổng hợp mạch
 4. Bố trí & định tuyến
 5. Kiểm thử & xác minh
- → Mỗi bước đều có thể ứng dụng AI

GS.TS. Đỗ Phúc, 2025

09/11/2025



33 Thách thức trong Thiết kế Mạch Hiện nay

- Quy mô transistor nanomet → độ phức tạp tăng
- Cân cân bằng 3 yếu tố (PPA):
 - Performance (Hiệu năng)
 - Power (Công suất)
 - Area (Diện tích)
- Công cụ EDA truyền thống chưa đủ thông minh

GS.TS. Đỗ Phúc, 2025

34 Vai trò của AI trong Thiết kế Mạch

- Học từ dữ liệu thiết kế cũ → đưa ra quyết định tối ưu
- Hỗ trợ hoặc thay thế kỹ sư ở các bước:
 - Logic optimization
 - Circuit synthesis
 - Layout planning
 - Fault detection

GS.TS. Đỗ Phúc, 2025

35 Ứng dụng 1: Tối ưu hóa Logic

- AI rút gọn biểu thức logic tự động
- Giảm số lượng cổng → tiết kiệm diện tích
- Thuật toán: Decision Tree, GA, RL

GS.TS. Đỗ Phúc, 2025

36 Ứng dụng 2: Tổng hợp Mạch

- AI chọn cấu trúc mạch phù hợp với PPA
- Deep Learning dự đoán chất lượng tổng hợp
- Rút ngắn thời gian từ hàng giờ → vài phút

GS.TS. Đỗ Phúc, 2025

37 Ứng dụng 3: Bố trí & Định tuyến

Giai đoạn tốn thời gian nhất trong EDA
 DRL tự động bố trí linh kiện
 Google DeepMind: Thiết kế TPU nhanh hơn con người

GS.TS. Đỗ Phúc, 2025

38

Ứng dụng 4: Kiểm thử & Xác minh

- AI tạo test vectors tự động
- Phát hiện lỗi hiếm gặp
- Dự đoán vị trí lỗi từ dữ liệu cũ

GS.TS. Đỗ Phúc, 2025

02/11/2025

39

Ứng dụng 5: Dự đoán Hiệu năng

- ML mô hình hóa PPA từ tham số đầu vào
- Dự đoán độ trễ, công suất trước layout
- Tính chính xác → tiết kiệm thời gian

GS.TS. Đỗ Phúc, 2025

02/11/2025

40

Ứng dụng 6: Thiết kế Chip Tự động

Auto-EDA: Từ mô tả → layout hoàn chỉnh

Công cụ hiện nay:

- Synopsys DSO.ai
- Cadence Cerebrus
- Google Brain EDA

GS.TS. Đỗ Phúc, 2025

02/11/2025

41

Case Study: Google DeepMind TPU

- Dùng RL tối ưu bố trí chip TPU
- Kết quả:
 - Giảm 20% chiều dài dây
 - Giảm 24% độ trễ
 - Tốc độ thiết kế nhanh gấp 6 lần

GS.TS. Đỗ Phúc, 2025

02/11/2025

42

Case Study: Synopsys DSO.ai

AI tự học từ hàng ngàn thiết kế cũ

Tính chính >1000 tham số tự động

Dùng trong chip 5nm, 3nm

→ Giảm 15% công suất tiêu thụ

GS.TS. Đỗ Phúc, 2025

02/11/2025

43

Build Database of Logic Circuits for developing AI applications in Logic Circuit Analysis & Design

Prof. Dr. Do Phuc
University of Information Technology, VNUHCM
Year 2025



GS.TS. ĐỖ PHÚC

Phạm Thị Diệu Phúc, UIT, VNUHCM, 2025

12/09/2025

44

Outlines

- Build Database of logic Circuit
- Generate Truth Table of Logic Circuit
- Analyze the Logic Circuit
- Generate Boolean Expression of Logic Circuit
- Classify Types of Logic Circuit
- Analyze the Load Delay of Logic Circuit

Ph.D. Di Phuoc, UET, VNUHCM, 2025

11/3/2025

45

Lý do

- Một mô hình AI cần dữ liệu để học. Trong lĩnh vực thiết kế mạch, dữ liệu đó là các mạch logic. Bằng cách phân tích hàng ngàn hoặc hàng triệu ví dụ về mạch, AI có thể học được các quy tắc và mẫu thiết kế phức tạp mà con người khó có thể nhận ra. Các ứng dụng chính bao gồm:
 - **Tổng hợp Logic (Logic Synthesis):** AI có thể học cách chuyển đổi một biểu thức Boolean hoặc một mô tả hành vi thành một sơ đồ mạch tối ưu.
 - **Tối ưu hóa (Optimization):** AI có thể đề xuất các thay đổi trong một mạch hiện có để giảm diện tích (area), giảm công suất tiêu thụ (power), hoặc tăng tốc độ (delay).
 - **Dự đoán Hiệu năng (Performance Prediction):**
 - Bằng cách xây dựng một cơ sở dữ liệu lớn với hàng ngàn mục như thế này, bạn sẽ có một nền tảng vững chắc để huấn luyện các mô hình AI mạnh mẽ cho việc thiết kế mạch logic.

Ph.D. Di Phuoc, UET, VNUHCM, 2025

11/3/2025

46

Các bước chính để xây dựng cơ sở dữ liệu

- **Bước 1: Chọn Định dạng Biểu diễn Mạch (Representation Format)**
- Đây là bước quan trọng nhất. Dữ liệu cần phải ở định dạng mà máy tính và các thuật toán AI có thể hiểu được.
 - **Biểu diễn dạng Đồ thị (Graph Representation):** Đây là phương pháp rất mạnh và phổ biến, cũng là cách bạn đã làm ở các ví dụ trước.
 - **Nodes (Nút):** Đại diện cho các cổng logic (AND, OR, NOT, XOR), các đầu vào (Inputs), và các đầu ra (Outputs).
 - **Edges (Cạnh):** Đại diện cho các kết nối (dây dẫn) giữa các cổng.
 - **Ưu điểm:** Nền tảng hoàn hảo để trực và mối quan hệ không gian của mạch. Rất phù hợp cho các mô hình AI dựa trên đồ thị như Mạng Nơ-ron Đồ thị (Graph Neural Networks - GNNs).
 - **Ngôn ngữ Mô tả Phiên công (HDL - Verilog/VHDL):** Lưu trữ các mạch dưới dạng mã code. AI có thể được huấn luyện để hiểu hoặc tạo ra mã này, tương tự như các mô hình AI xử lý ngôn ngữ tự nhiên.
 - **Netlist:** Một định dạng văn bản cấp thấp mô tả các cổng và kết nối của chúng. Đây là định dạng trung gian giữa HDL và bộ vi xử lý.
 - **⚠️ Khuyến nghị:** Bắt đầu với **biểu diễn dạng đồ thị (nodes/edges)** vì nó trực quan và rất hiệu quả cho nhiều thuật toán AI hiện đại.

Ph.D. Di Phuoc, UET, VNUHCM, 2025

11/3/2025

47

Bước 2: Thu thập hoặc Tạo Dữ liệu Mạch (Data Acquisition/Generation)

- **Sử dụng các Bộ Mạch Chuẩn (Benchmark Suites):** Đây là nguồn tốt nhất cho dữ liệu thực tế. Các nhà nghiên cứu đã tạo ra các bộ mạch chuẩn để kiểm thử các thuật toán EDA.
 - Ví dụ: ISCAS'85, MCNC, EPFL Benchmark Suite. Bạn có thể tìm và tải chúng trên mạng.
- **Tạo Mạch một cách Thủ công (Procedural Generation):** Viết các kịch bản (script) để tự động tạo ra các mạch ngẫu nhiên hoặc dựa trên các biểu thức Boolean ngẫu nhiên (ví dụ: `randbits(16)`).
- **Viết một chương trình để phân tích cú pháp biểu thức này và tự động tạo ra các tệp netlist.**
- **Thu thập từ các Nguồn Mở:** Tìm kiếm các thiết kế mạch đơn giản từ các sách giáo khoa, các kho mã nguồn mở (open-source hardware projects).

Ph.D. Di Phuoc, UET, VNUHCM, 2025

11/3/2025

48

Bước 3: Trích xuất Đặc trưng và Gán nhãn (Feature Extraction & Labeling)

- Đây là bước biến gộp dữ liệu thô về mỗi mạch, bản đồ tính toán và lưu trữ các thông tin hữu ích (metadata). Đây sẽ là "chữ tra cứu" mà AI sẽ cố gắng học hoặc dự đoán.
- **Đặc trưng Cấu trúc (Structural Features):**
 - Số lượng cổng mỗi loại (cổng AND, OR, NOT, ...).
 - Tổng số cổng, số nút nối.
 - Độ sâu của mạch (thường đi sâu nhất từ đầu vào đến đầu ra).
- **Đặc trưng Hiệu năng (Performance Labels - PPA):** Đây là các nhân tố quan trọng nhất cho các bài toán tối ưu hóa.
 - **Performance (Hiệu năng/Tốc độ):** Thời gian chạy của mạch (runtime path delay).
 - **Power (Công suất):** Ước tính công suất tiêu thụ.
 - **Area (Diện tích):** Tổng diện tích chiếm dụng trên chip (thường được ước tính bằng tổng số cổng).
 - **Lưu ý:** Để có được các nhân này, bạn thường cần sử dụng các công cụ EDA chuyên nghiệp (như Synopsys Design Compiler, Cadence Genus) để tổng hợp mạch và báo cáo kết quả.
- **Đặc trưng Chức năng (Functional Features):**
 - Bảng chân lý (Truth Table) của mạch.
 - Biểu thức Boolean tương ứng.

Ph.D. Di Phuoc, UET, VNUHCM, 2025

11/3/2025

49

Bước 4: Cấu trúc và Lưu trữ Dữ liệu (Structuring and Storage)


- **Cơ sở dữ liệu Đồ thị (Graph Database):** Đối với các bộ dữ liệu rất lớn và phức tạp, sử dụng một CSDL chuyên dụng như NoSQL hoặc **TigerGraph** là lý tưởng.
- **Định dạng Tệp nén:** Lưu trữ toàn bộ cơ sở dữ liệu trong các định dạng hiệu quả như HDF5 hoặc Parquet để dễ dàng tải vào các framework AI (TensorFlow, PyTorch).

Ph.D. Di Phuoc, UET, VNUHCM, 2025

11/3/2025


50

Interface of our Logic Circuit Database




51

Some results of Our Logic Circuit Database for Circuit Retrieval




52

Some results of Our Logic Circuit Database for Circuit Retrieval




53

Some results of Our Logic Circuit Database for Circuit Retrieval




54

Some results of Our Logic Circuit Database for Circuit Retrieval




55

Some results of Our Logic Circuit Database for Circuit Retrieval



56

Some results of Our Logic Circuit Database for Circuit Retrieval




Prof. Dr. Da Phuoc, UT, VNUHCM, 2025

11/3/2025

57

Some results of Our Logic Circuit Database for Circuit Retrieval




Prof. Dr. Da Phuoc, UT, VNUHCM, 2025

11/3/2025

58

Some results of Our Logic Circuit Database for Circuit Retrieval




Prof. Dr. Da Phuoc, UT, VNUHCM, 2025

11/3/2025

59

Some results of Our Logic Circuit Database for Circuit Retrieval



Prof. Dr. Da Phuoc, UT, VNUHCM, 2025

11/3/2025

Logic Circuit Analysis

60

Prof. Dr. Da Phuoc, UT, VNUHCM, 2025

11/3/2025

Build True Table of Logic Circuit


61

Prof. Dr. Da Phuoc, UT, VNUHCM, 2025

11/3/2025

62

Some results of buiding True Table of Logic Circuit




Prof. Dr. Da Phuoc, UET, VNUHCM, 2025

11/3/2025

63

Some results of buiding True Table of Logic Circuit




Prof. Dr. Da Phuoc, UET, VNUHCM, 2025

11/3/2025

64

Some results of buiding True Table of Logic Circuit



Prof. Dr. Da Phuoc, UET, VNUHCM, 2025

11/3/2025

65


Count Gate Type Of Logic Circuit

Prof. Dr. Da Phuoc, UET, VNUHCM, 2025

11/3/2025

66

Some Results of Counting The Gates of Logic Circuit




Prof. Dr. Da Phuoc, UET, VNUHCM, 2025

11/3/2025

67

Some Results of Counting The Gates of Logic Circuit



Prof. Dr. Da Phuoc, UET, VNUHCM, 2025

11/3/2025

68

Some Results of Counting The Gates of Logic Circuit



Prof. Dr. Do Phuc, UIT, VNUHCM, 2025

11/3/2025

69

Generate Boolean Expression of the Graph of Logic Circuit

Prof. Dr. Do Phuc
University of Information Technology, VNUHCM
Year 2025




Prof. Dr. Do Phuc, UIT, VNUHCM, 2025

11/3/2025

70

Boolean Expression of Paritycheck




Prof. Dr. Do Phuc, UIT, VNUHCM, 2025

11/3/2025

71

Boolean Expression of FullAdder



Prof. Dr. Do Phuc, UIT, VNUHCM, 2025

11/3/2025

72


Classify Type of Logic Circuit

Prof. Dr. Do Phuc, UIT, VNUHCM, 2025

11/3/2025

73

Some Results of Classifying Type of Logic Circuit




Prof. Dr. Do Phuc, UIT, VNUHCM, 2025

11/3/2025

74

Some Results of Classifying Type of Logic Circuit




Prof. Dr. Da Phuoc, UET, VNUHCM, 2025

11/3/2025

75

Some Results of Classifying Type of Logic Circuit



Prof. Dr. Da Phuoc, UET, VNUHCM, 2025

11/3/2025

76


Analyze the Load Delay of Logic Circuit

Prof. Dr. Da Phuoc, UET, VNUHCM, 2025

11/3/2025

77

Some Results of Load Delay Analysis of Logic Circuit




Prof. Dr. Da Phuoc, UET, VNUHCM, 2025

11/3/2025

78

Some Results of Load Delay Analysis of Logic Circuit



Prof. Dr. Da Phuoc, UET, VNUHCM, 2025

11/3/2025

79

Some Results of Load Delay Analysis of Logic Circuit




Prof. Dr. Da Phuoc, UET, VNUHCM, 2025

11/3/2025

80

Some Results of Load Delay Analysis of Logic Circuit




Prof. Dr. Da Phuoc, UET, VNUHCM, 2025

11/3/2025

81

Circuit2Graph




Prof. Dr. Da Phuoc, UET, VNUHCM, 2025

11/3/2025

82

Boolean Expression of CodeConverter




Prof. Dr. Da Phuoc, UET, VNUHCM, 2025

11/3/2025

83

Boolean Expression of Comparator




Prof. Dr. Da Phuoc, UET, VNUHCM, 2025

11/3/2025

84

Boolean Expression of Decoder




Prof. Dr. Da Phuoc, UET, VNUHCM, 2025

11/3/2025

85

Boolean Expression of Encoder



Prof. Dr. Da Phuoc, UET, VNUHCM, 2025

11/3/2025

86 Boolean Expression of Multiplexer

Prof. Dr. Do Phuc, UET, VNUHCM, 2025

87 Boolean Expression of Demultiplexer

Prof. Dr. Do Phuc, UET, VNUHCM, 2025

88 Thank you for your contributions!

Please contact: Prof. Dr. Do Phuc
Email: phucdo@uit.edu.vn
Year 2025

Prof. Dr. Do Phuc, UET, VNUHCM, 2025

89 Generate True Table of Logic Circuit through Graph

Prof. Dr. Do Phuc
University of Information Technology, VNUHCM
Year 2025

Prof. Dr. Do Phuc, UET, VNUHCM, 2025

90 Circuit2Graph


Prof. Dr. Do Phuc, UET, VNUHCM, 2025

91 Truth Table of CodeConverter

Prof. Dr. Do Phuc, UET, VNUHCM, 2025

92

Truth Table of Comparator




Prof. Dr. Dr. Ph.D. U.T. VLSI/CM, 2025

11/3/2025

93

Truth Table of Decoder




Prof. Dr. Dr. Ph.D. U.T. VLSI/CM, 2025

11/3/2025

94

Truth Table of Encoder




Prof. Dr. Dr. Ph.D. U.T. VLSI/CM, 2025

11/3/2025

95

Truth Table of Multiplexer




Prof. Dr. Dr. Ph.D. U.T. VLSI/CM, 2025

11/3/2025

96

Truth Table of Demultiplexer




Prof. Dr. Dr. Ph.D. U.T. VLSI/CM, 2025

11/3/2025

97

Truth Table of Paritycheck




Prof. Dr. Dr. Ph.D. U.T. VLSI/CM, 2025

11/3/2025

98

Truth Table of FullAdder



Ph.D. Đỗ Phúc, UST, VNUHCM, 2025

11/3/2025

99

Graph Neural Network (GNN) trong phân tích mạch logic

GS.TS. Đỗ Phúc
2025

GS.TS. Đỗ Phúc, UST, VNUHCM, 2025

11/3/2025

100

Bối cảnh nghiên cứu

- Phân tích mạch logic là bước quan trọng trong thiết kế VLSI/EDA.
- Các bài toán: phân tích timing, fault detection, logic optimization.
- Các phương pháp truyền thống khó mở rộng với mạch phức tạp.

GS.TS. Đỗ Phúc, UST, VNUHCM, 2025

11/3/2025

101

Thách thức hiện tại

- Quy mô mạch ngày càng lớn $\rightarrow$ độ phức tạp.
- Quan hệ phi tuyến, phụ thuộc xa.
- Cần mô hình học sâu để trích đặc trưng cấu trúc tự động.

GS.TS. Đỗ Phúc, UST, VNUHCM, 2025

11/3/2025

102

Lý do chọn Graph neural network (GNN)

- Mạch logic là đồ thị có hướng (DAG).
- GNN học biểu diễn cấu trúc, lan truyền thông tin theo cạnh.
- GNN thành công trong nhiều lĩnh vực $\rightarrow$ tiềm năng cho EDA.

GS.TS. Đỗ Phúc, UST, VNUHCM, 2025

11/3/2025

103

Mục tiêu nghiên cứu

- Xây dựng mô hình GNN phân tích mạch logic.
- Ứng dụng: dự đoán đặc tính, phát hiện lỗi, tối ưu cấu trúc.
- So sánh hiệu năng với phương pháp truyền thống.

GS.TS. Đỗ Phúc, UST, VNUHCM, 2025

11/3/2025

104

Kiến thức nền: Mạch logic

- Phân loại: tổ hợp & tuần tự.
- Cổng cơ bản: AND, OR, NOT, NAND, NOR, XOR.
- Ví dụ: mạch cộng 1 bit.

GS.TS. Đỗ Phú, UET, VNUHCM, 2025

02/11/2025

105

Biểu diễn mạch dạng đồ thị


- Node = cổng logic, Edge = kết nối tín hiệu.
- Đồ thị có hướng không chu trình (DAG).
- Cho phép áp dụng GNN để phân tích.

GS.TS. Đỗ Phú, UET, VNUHCM, 2025

02/11/2025

106

Biểu diễn mạch bằng đồ thị



GS.TS. Đỗ Phú, UET, VNUHCM, 2025

02/11/2025

107

Giới thiệu Graph Neural Networks (GNN)

- Khái niệm:**
 - Mô hình học máy chuyên xử lý dữ liệu đồ thị.
 - Phù hợp với cấu trúc phức tạp (mạng xã hội, giao thông, ...).
- Cách hoạt động:**
 - Truyền thông tin qua đỉnh và cạnh.
 - Cập nhật và kết hợp thông tin từ hàng xóm của mỗi đỉnh.
 - Tích hợp đặc trưng đỉnh và cấu trúc đồ thị.

GS.TS. Đỗ Phú, UET, VNUHCM, 2025

02/11/2025

108

GNNs hay Graph neural networks


- GNNs hay **Graph neural networks** là phương pháp Deep Learning áp dụng mạng thần kinh đồ thị, được thiết kế để thực hiện suy luận trên dữ liệu được mô tả bằng biểu đồ.
- Trong cấu trúc GNN, các điểm dữ liệu được gọi là nút và liên kết với các phần tử được biểu thị bằng toán học bằng các đường (Cạnh).
- Qua đó các thuật toán Machine Learning có thể thực hiện các tác vụ dự đoán ở cấp độ nút, cấp độ cạnh và cấp độ biểu đồ.

GS.TS. Đỗ Phú, UET, VNUHCM, 2025

02/11/2025

109

GNN là gì?



GS.TS. Đỗ Phú, UET, VNUHCM, 2025

02/11/2025

110

Cách thức hoạt động của GNNs


- GNNs là phương pháp Deep Learning sử dụng đồ thị.
- Cụ thể cách thức hoạt động của GNNs được diễn ra với quy trình mang tên chuyển thông báo, các biểu

GS.TS. ĐỖ PHƯƠNG LÊ, VNUHCM, 2025

03/11/2025

111

Đồ thị đầu vào được đi qua một loạt mạng neural. Cấu trúc đồ thị đầu vào được chuyển đổi thành những đồ thị, cho phép chúng ta duy trì thông tin về các nút, cạnh và ngữ cảnh toàn cục. Sau đó, vector đặc trưng của các nút A và C được thông qua lớp mạng neural. Nó tổng hợp những đặc trưng này và truyền chúng vào lớp tiếp theo.




GS.TS. ĐỖ PHƯƠNG LÊ, VNUHCM, 2025

03/11/2025

112

Một số nhiệm vụ của Graph Neural Networks



GS.TS. ĐỖ PHƯƠNG LÊ, VNUHCM, 2025

03/11/2025

113

Ứng dụng thực tế của GNNs

- Phân loại đồ thị
- Dự đoán sự xuất hiện của đỉnh mới
- Xử lý ngôn ngữ tự nhiên
- Dự đoán tương tác phân tử
- Ứng dụng phân loại hình ảnh

GS.TS. ĐỖ PHƯƠNG LÊ, VNUHCM, 2025

03/11/2025

114

Các biến thể GNN

- GCN (Graph Convolutional Network)
- GAT (Graph Attention Network)
- GraphSAGE, GIN, MPNN
- Ưu – nhược điểm khác nhau.

GS.TS. ĐỖ PHƯƠNG LÊ, VNUHCM, 2025

03/11/2025

115

Tại sao GNN phù hợp với mạch logic

- Cấu trúc đồ thị rõ ràng.
- Truyền tín hiệu tương tự message passing.
- Học được quan hệ phi tuyến giữa cổng.

GS.TS. ĐỖ PHƯƠNG LÊ, VNUHCM, 2025

03/11/2025

116

Tổng quan mô hình đề xuất

- Pipeline: Netlist → Graph → Embedding → Prediction.
- Các bước xử lý dữ liệu & học đặc trưng.

GS.TS. Đỗ Phúc, UET, VNUHCM, 2025

02/11/2025

117

Biểu diễn đầu vào

- Node features: loại cổng, fan-in/out, delay, power.
- Edge features: hướng tín hiệu, trọng số delay.
- Chuẩn hóa dữ liệu trước khi huấn luyện.

GS.TS. Đỗ Phúc, UET, VNUHCM, 2025

02/11/2025

118

Kiến trúc mạng GNN

- 3 lớp message-passing.
- Hàm kích hoạt: ReLU / LeakyReLU.
- Lớp Readout → Fully Connected → Output.

GS.TS. Đỗ Phúc, UET, VNUHCM, 2025

02/11/2025

119

Bài toán 0: Graph Embedding

- Học biểu diễn Node và Graph thành vector nhưng
- Node Embeddings và Graph Embedding

```
Epoch 0, Loss: 2.3921
Epoch 10, Loss: 0.3303
Epoch 20, Loss: 0.1284
Epoch 30, Loss: 0.0915
Epoch 40, Loss: 0.0587
Epoch 50, Loss: 0.0406
Epoch 60, Loss: 0.0268
Epoch 70, Loss: 0.0168
Epoch 80, Loss: 0.0147
Epoch 90, Loss: 0.0087
Node embeddings saved to node_embeddings.csv
Graph embeddings saved to graph_embeddings.csv
```

GS.TS. Đỗ Phúc, UET, VNUHCM, 2025

02/11/2025

120

Node Embeddings, graph embedding

```
Node embeddings (shape: [1000, 64]):
[[0.1234, 0.5678, 0.9012, ..., 0.3456, 0.7890, 0.2345],
 [0.2345, 0.6789, 0.0123, ..., 0.4567, 0.8901, 0.5678],
 ...,
 [0.9012, 0.3456, 0.7890, ..., 0.1234, 0.5678, 0.9012]]

Graph embeddings (shape: [10, 128]):
[[0.0123, 0.4567, 0.8901, ..., 0.2345, 0.6789, 0.0123],
 [0.3456, 0.7890, 0.1234, ..., 0.5678, 0.9012, 0.3456],
 ...,
 [0.6789, 0.0123, 0.4567, ..., 0.8901, 0.2345, 0.6789]]
```

GS.TS. Đỗ Phúc, UET, VNUHCM, 2025

02/11/2025

121

Bài toán 1: Phân loại cổng/Loại chức năng (Gate Classification)

- **Mục tiêu:** Dự đoán loại cổng hoặc chức năng logic của node dựa trên ngữ cảnh kết nối.
- **Ứng dụng:** Khi dữ liệu mạch bị thiếu nhãn hoặc cần phục hồi sơ đồ chức năng từ netlist.
- **Phương pháp:** Dùng GNN (GCN, GraphSAGE) để học embedding của node dựa trên cấu trúc liên kết.

GS.TS. Đỗ Phúc, UET, VNUHCM, 2025

02/11/2025

122

Bài toán 1: Phân loại cổng/Loại chức năng (Gate Classification)

```

S6 node: 11
S6 epoch: 12
Epoch 000, Loss: 1.1517, Test Acc: 0.5000
Epoch 001, Loss: 0.8205, Test Acc: 1.0000
Epoch 002, Loss: 0.4020, Test Acc: 1.0000
Epoch 003, Loss: 0.0000, Test Acc: 1.0000
Epoch 004, Loss: 0.0000, Test Acc: 1.0000
Epoch 005, Loss: 0.0000, Test Acc: 1.0000
Epoch 006, Loss: 0.0000, Test Acc: 1.0000
Epoch 007, Loss: 0.0000, Test Acc: 1.0000
Epoch 008, Loss: 0.0000, Test Acc: 1.0000
Epoch 009, Loss: 0.0000, Test Acc: 1.0000
Epoch 010, Loss: 0.0000, Test Acc: 1.0000

==== Classification Report ====
              precision    recall  f1-score   support

   input              1.00        1.00        1.00         2
  output              1.00        1.00        1.00         1
      wire              1.00        1.00        1.00         1

 accuracy              1.00        1.00        1.00         4
 macro avg              1.00        1.00        1.00         4
weighted avg              1.00        1.00        1.00         4

Kết quả đã lưu vào node_predictions.csv

```

GS.TS. Đỗ Phú, LFT, VNUHCM, 2025

05/11/2025

123

Bài toán 1: Phân loại cổng/Loại chức năng (Gate Classification)

```

1000: 10 True Label: 0000 Label: 000 0.000 1.000 2
R0, wire, wire -2.8194339, -3.0881238 4.7815647
R1, input, input -0.411836, -2.622356, -2.743359
R2, input, input -0.5184337, -0.9776262, -0.4469737
R22, output, output, 2.885864, 3.415382, 3.4751786
R3, input, input, 0.223445, -2.326809, -0.311226
R15, wire, wire, -0.8194335, 3.8881238 4.7815647
R19, wire, wire -2.8762248, -2.1548824 4.6172175
R23, output, output, 0.5687836, 3.3873564, -0.3978339
R0, input, input -0.219922, -4.374211, -2.6653805
R1, input, input -0.219922, -4.374211, -2.6653805
R10, wire, wire -0.8194335, -2.0881238 4.7815647

```

GS.TS. Đỗ Phú, LFT, VNUHCM, 2025

05/11/2025

124

Bài toán 2: Dự đoán độ trễ (Timing Prediction)

- Mục tiêu:** Ước lượng **path delay** hoặc **gate delay** mà không cần mô phỏng SPICE.
- Ứng dụng:** Tăng tốc quá trình timing closure và physical design.
- Mô hình:** GNN + MLP regression. Node features: fan-in/fan-out, loại cổng, vị trí, tải. Output: delay hoặc slack dự đoán

GS.TS. Đỗ Phú, LFT, VNUHCM, 2025

05/11/2025

125

Bài toán 2: Dự đoán độ trễ (Timing Prediction)

```

Node (C1): [Type: 'NAND2', FanIn: 2, FanOut: 2, Delay: 0.001, Area: 0.01, X: 100, Y: 100, Z: 100, W: 100, H: 100, D: 100, S: 100, L: 100, R: 100, T: 100, B: 100, O: 100, P: 100, Q: 100, U: 100, V: 100, W: 100, X: 100, Y: 100, Z: 100, A: 100, B: 100, C: 100, D: 100, E: 100, F: 100, G: 100, H: 100, I: 100, J: 100, K: 100, L: 100, M: 100, N: 100, O: 100, P: 100, Q: 100, R: 100, S: 100, T: 100, U: 100, V: 100, W: 100, X: 100, Y: 100, Z: 100, AA: 100, AB: 100, AC: 100, AD: 100, AE: 100, AF: 100, AG: 100, AH: 100, AI: 100, AJ: 100, AK: 100, AL: 100, AM: 100, AN: 100, AO: 100, AP: 100, AQ: 100, AR: 100, AS: 100, AT: 100, AU: 100, AV: 100, AW: 100, AX: 100, AY: 100, AZ: 100, BA: 100, BB: 100, BC: 100, BD: 100, BE: 100, BF: 100, BG: 100, BH: 100, BI: 100, BJ: 100, BK: 100, BL: 100, BM: 100, BN: 100, BO: 100, BP: 100, BQ: 100, BR: 100, BS: 100, BT: 100, BU: 100, BV: 100, BW: 100, BX: 100, BY: 100, BZ: 100, CA: 100, CB: 100, CC: 100, CD: 100, CE: 100, CF: 100, CG: 100, CH: 100, CI: 100, CJ: 100, CK: 100, CL: 100, CM: 100, CN: 100, CO: 100, CP: 100, CQ: 100, CR: 100, CS: 100, CT: 100, CU: 100, CV: 100, CW: 100, CX: 100, CY: 100, CZ: 100, DA: 100, DB: 100, DC: 100, DD: 100, DE: 100, DF: 100, DG: 100, DH: 100, DI: 100, DJ: 100, DK: 100, DL: 100, DM: 100, DN: 100, DO: 100, DP: 100, DQ: 100, DR: 100, DS: 100, DT: 100, DU: 100, DV: 100, DW: 100, DX: 100, DY: 100, DZ: 100, EA: 100, EB: 100, EC: 100, ED: 100, EE: 100, EF: 100, EG: 100, EH: 100, EI: 100, EJ: 100, EK: 100, EL: 100, EM: 100, EN: 100, EO: 100, EP: 100, EQ: 100, ER: 100, ES: 100, ET: 100, EU: 100, EV: 100, EW: 100, EX: 100, EY: 100, EZ: 100, FA: 100, FB: 100, FC: 100, FD: 100, FE: 100, FF: 100, FG: 100, FH: 100, FI: 100, FJ: 100, FK: 100, FL: 100, FM: 100, FN: 100, FO: 100, FP: 100, FQ: 100, FR: 100, FS: 100, FT: 100, FU: 100, FV: 100, FW: 100, FX: 100, FY: 100, FZ: 100, GA: 100, GB: 100, GC: 100, GD: 100, GE: 100, GF: 100, GG: 100, GH: 100, GI: 100, GJ: 100, GK: 100, GL: 100, GM: 100, GN: 100, GO: 100, GP: 100, GQ: 100, GR: 100, GS: 100, GT: 100, GU: 100, GV: 100, GW: 100, GX: 100, GY: 100, GZ: 100, HA: 100, HB: 100, HC: 100, HD: 100, HE: 100, HF: 100, HG: 100, HH: 100, HI: 100, HJ: 100, HK: 100, HL: 100, HM: 100, HN: 100, HO: 100, HP: 100, HQ: 100, HR: 100, HS: 100, HT: 100, HU: 100, HV: 100, HW: 100, HX: 100, HY: 100, HZ: 100, IA: 100, IB: 100, IC: 100, ID: 100, IE: 100, IF: 100, IG: 100, IH: 100, II: 100, IJ: 100, IK: 100, IL: 100, IM: 100, IN: 100, IO: 100, IP: 100, IQ: 100, IR: 100, IS: 100, IT: 100, IU: 100, IV: 100, IW: 100, IX: 100, IY: 100, IZ: 100, JA: 100, JB: 100, JC: 100, JD: 100, JE: 100, JF: 100, JG: 100, JH: 100, JI: 100, JJ: 100, JK: 100, JL: 100, JM: 100, JN: 100, JO: 100, JP: 100, JQ: 100, JR: 100, JS: 100, JT: 100, JU: 100, JV: 100, JW: 100, JX: 100, JY: 100, JZ: 100, KA: 100, KB: 100, KC: 100, KD: 100, KE: 100, KF: 100, KG: 100, KH: 100, KI: 100, KJ: 100, KK: 100, KL: 100, KM: 100, KN: 100, KO: 100, KP: 100, KQ: 100, KR: 100, KS: 100, KT: 100, KU: 100, KV: 100, KW: 100, KX: 100, KY: 100, KZ: 100, LA: 100, LB: 100, LC: 100, LD: 100, LE: 100, LF: 100, LG: 100, LH: 100, LI: 100, LJ: 100, LK: 100, LL: 100, LM: 100, LN: 100, LO: 100, LP: 100, LQ: 100, LR: 100, LS: 100, LT: 100, LU: 100, LV: 100, LW: 100, LX: 100, LY: 100, LZ: 100, MA: 100, MB: 100, MC: 100, MD: 100, ME: 100, MF: 100, MG: 100, MH: 100, MI: 100, MJ: 100, MK: 100, ML: 100, MM: 100, MN: 100, MO: 100, MP: 100, MQ: 100, MR: 100, MS: 100, MT: 100, MU: 100, MV: 100, MW: 100, MX: 100, MY: 100, MZ: 100, NA: 100, NB: 100, NC: 100, ND: 100, NE: 100, NF: 100, NG: 100, NH: 100, NI: 100, NJ: 100, NK: 100, NL: 100, NM: 100, NO: 100, NP: 100, NQ: 100, NR: 100, NS: 100, NT: 100, NU: 100, NV: 100, NW: 100, NX: 100, NY: 100, NZ: 100, OA: 100, OB: 100, OC: 100, OD: 100, OE: 100, OF: 100, OG: 100, OH: 100, OI: 100, OJ: 100, OK: 100, OL: 100, OM: 100, ON: 100, OO: 100, OP: 100, OQ: 100, OR: 100, OS: 100, OT: 100, OU: 100, OV: 100, OW: 100, OX: 100, OY: 100, OZ: 100, PA: 100, PB: 100, PC: 100, PD: 100, PE: 100, PF: 100, PG: 100, PH: 100, PI: 100, PJ: 100, PK: 100, PL: 100, PM: 100, PN: 100, PO: 100, PP: 100, PQ: 100, PR: 100, PS: 100, PT: 100, PU: 100, PV: 100, PW: 100, PX: 100, PY: 100, PZ: 100, QA: 100, QB: 100, QC: 100, QD: 100, QE: 100, QF: 100, QG: 100, QH: 100, QI: 100, QJ: 100, QK: 100, QL: 100, QM: 100, QN: 100, QO: 100, QP: 100, QQ: 100, QR: 100, QS: 100, QT: 100, QU: 100, QV: 100, QW: 100, QX: 100, QY: 100, QZ: 100, RA: 100, RB: 100, RC: 100, RD: 100, RE: 100, RF: 100, RG: 100, RH: 100, RI: 100, RJ: 100, RK: 100, RL: 100, RM: 100, RN: 100, RO: 100, RP: 100, RQ: 100, RR: 100, RS: 100, RT: 100, RU: 100, RV: 100, RW: 100, RX: 100, RY: 100, RZ: 100, SA: 100, SB: 100, SC: 100, SD: 100, SE: 100, SF: 100, SG: 100, SH: 100, SI: 100, SJ: 100, SK: 100, SL: 100, SM: 100, SN: 100, SO: 100, SP: 100, SQ: 100, SR: 100, SS: 100, ST: 100, SU: 100, SV: 100, SW: 100, SX: 100, SY: 100, SZ: 100, TA: 100, TB: 100, TC: 100, TD: 100, TE: 100, TF: 100, TG: 100, TH: 100, TI: 100, TJ: 100, TK: 100, TL: 100, TM: 100, TN: 100, TO: 100, TP: 100, TQ: 100, TR: 100, TS: 100, TT: 100, TU: 100, TV: 100, TW: 100, TX: 100, TY: 100, TZ: 100, UA: 100, UB: 100, UC: 100, UD: 100, UE: 100, UF: 100, UG: 100, UH: 100, UI: 100, UJ: 100, UK: 100, UL: 100, UM: 100, UN: 100, UO: 100, UP: 100, UQ: 100, UR: 100, US: 100, UT: 100, UY: 100, UV: 100, UW: 100, UX: 100, UY: 100, UZ: 100, VA: 100, VB: 100, VC: 100, VD: 100, VE: 100, VF: 100, VG: 100, VH: 100, VI: 100, VJ: 100, VK: 100, VL: 100, VM: 100, VN: 100, VO: 100, VP: 100, VQ: 100, VR: 100, VS: 100, VT: 100, VU: 100, VV: 100, VW: 100, VX: 100, VY: 100, VZ: 100, WA: 100, WB: 100, WC: 100, WD: 100, WE: 100, WF: 100, WG: 100, WH: 100, WI: 100, WJ: 100, WK: 100, WL: 100, WM: 100, WN: 100, WO: 100, WP: 100, WQ: 100, WR: 100, WS: 100, WT: 100, WU: 100, WV: 100, WW: 100, WX: 100, WY: 100, WZ: 100, XA: 100, XB: 100, XC: 100, XD: 100, XE: 100, XF: 100, XG: 100, XH: 100, XI: 100, XJ: 100, XK: 100, XL: 100, XM: 100, XN: 100, XO: 100, XP: 100, XQ: 100, XR: 100, XS: 100, XT: 100, XU: 100, XV: 100, XW: 100, XX: 100, XY: 100, XZ: 100, YA: 100, YB: 100, YC: 100, YD: 100, YE: 100, YF: 100, YG: 100, YH: 100, YI: 100, YJ: 100, YK: 100, YL: 100, YM: 100, YN: 100, YO: 100, YP: 100, YQ: 100, YR: 100, YS: 100, YT: 100, YU: 100, YV: 100, YW: 100, YX: 100, YY: 100, YZ: 100, ZA: 100, ZB: 100, ZC: 100, ZD: 100, ZE: 100, ZF: 100, ZG: 100, ZH: 100, ZI: 100, ZJ: 100, ZK: 100, ZL: 100, ZM: 100, ZN: 100, ZO: 100, ZP: 100, ZQ: 100, ZR: 100, ZS: 100, ZT: 100, ZU: 100, ZV: 100, ZW: 100, ZX: 100, ZY: 100, ZZ: 100

```

GS.TS. Đỗ Phú, LFT, VNUHCM, 2025

05/11/2025

126

Bài toán 3: Dự đoán công suất (Power Estimation)

- Mục tiêu:** Dự đoán công suất tiêu thụ dựa trên cấu trúc mạch.
- Lợi ích:** Giảm thời gian chạy mô phỏng power-level.
- Kỹ thuật:** Graph pooling để tổng hợp embedding → dự đoán tổng power của toàn mạch.

GS.TS. Đỗ Phú, LFT, VNUHCM, 2025

05/11/2025

127

Bài toán 3: Dự đoán công suất (Power Estimation)

```

# Instantiate the model (reuse weights, no re-training data provided)
model = PowerEstimator()

# Predict power (will be faster due to untrained model). In practice, train on labeled circuits
predicted_power = model.predict(circuit)

print(f"Predicted total power consumption: {predicted_power}")

```

GS.TS. Đỗ Phú, LFT, VNUHCM, 2025

05/11/2025

128

Bài toán 4: Phát hiện lỗi (Fault Detection) / Hardware Trojan Detection

- **Mục tiêu:** Phát hiện bất thường trong netlist hoặc layout (ví dụ: chèn cổng lạ, kết nối bất thường).
- **Ý tưởng:** Học embedding đồ thị "bình thường", sau đó dùng **GNN-based anomaly detection** (VD: Graph Autoencoder hoặc Contrastive Learning).

GS.TS. Đỗ Phúc, UET, VNUHCM, 2025

03/11/2025

129

Bài toán 4: Phát hiện lỗi (Fault Detection) / Hardware Trojan Detection

```
print("Reconstruction loss for normal circuit: ", normal_loss)
print("Reconstruction loss for anomalous circuit: ", anomalous_loss)
print("If anomalous loss > normal loss, potential fault/trojan detected.")
```

```
Reconstruction loss for normal circuit: 0.000000000000000000
Reconstruction loss for anomalous circuit: 0.000000000000000000
If anomalous loss > normal loss, potential fault/trojan detected.
```

GS.TS. Đỗ Phúc, UET, VNUHCM, 2025

03/11/2025

130

Bài toán 5: Tối ưu hóa mạch (Logic Synthesis Optimization)

- **Mục tiêu:** Tự động xác định chuỗi tối ưu các phép biến đổi logic (rewriting, mapping).
- **Ví dụ:** Dùng GNN để **xếp hạng (ranking)** hoặc **chọn heuristic tối ưu** trong ABC hoặc Yosys.
- **Công trình tiêu biểu:**
 - "Learning-based Logic Optimization" (ICCAD 2020)
 - "GNN-based Synthesis Flow Prediction" (DAC 2021)

GS.TS. Đỗ Phúc, UET, VNUHCM, 2025

03/11/2025

131

Bài toán 5: Tối ưu hóa mạch (Logic Synthesis Optimization)

```
Nodes CSV columns: ["id", "label"]
Edges CSV columns: ["source", "target", "edge_label"]
Ranking ordered sequence of heuristics:
1: map
2: balance
3: resample
4: resyn
5: refactor
```

GS.TS. Đỗ Phúc, UET, VNUHCM, 2025

03/11/2025

132

Bài toán 6: Graph Embedding cho So sánh Mạch (Circuit Similarity & Clustering)

- **Ứng dụng:**
 - So sánh hai mạch để kiểm tra tương đương logic (functional equivalence checking).
 - Gom nhóm mạch tương tự cho reuse / IP verification. **Phương pháp:** GNN hoặc Graph Autoencoder sinh ra embedding đại diện cho toàn mạch.

GS.TS. Đỗ Phúc, UET, VNUHCM, 2025

03/11/2025

133

Bài toán 6: Graph Embedding cho So sánh Mạch (Circuit Similarity & Clustering)

GS.TS. Đỗ Phúc, UET, VNUHCM, 2025

03/11/2025

140

VGAE (Variational Graph Auto-Encoder)

- Bộ mã hóa (Encoder - Sử dụng GCN):
 - Nhận vào đồ thị mạch (ma trận kề A và ma trận đặc trưng nút X).
 - Sử dụng **Mạng Tích chập Đồ thị (Graph Convolutional Networks - GCN)** để
 - học cách nén cấu trúc đồ thị phức tạp thành một **không gian tiềm ẩn (Latent Space)**.

GS.TS. Đỗ Phúc, 2025

03/11/2025

141

VGAE (Variational Graph Auto-Encoder)

- Không gian tiềm ẩn (Latent Space - $\mathbf{Z}$):
 - Là một không gian liên tục, chiều thấp, nơi mỗi điểm đại diện cho một **đặc trưng** của toàn bộ đồ thị mạch.
 - Các đồ thị mạch có cấu trúc và chức năng tương tự sẽ nằm gần nhau trong không gian này.

GS.TS. Đỗ Phúc, 2025

03/11/2025

142

VGAE (Variational Graph Auto-Encoder)

- Bộ giải mã (Decoder - Sử dụng Tích vô hướng):
 - Nhận vào một **điểm mẫu** $\mathbf{z}$ được lấy từ không gian tiềm ẩn.
 - Sử dụng hàm tích vô hướng (**Dot Product**) để tái tạo lại **ma trận kề** của đồ thị ban đầu. Điều này cho biết khả năng có một
 - cạnh (kết nối) giữa hai nút (cổng logic) dựa trên vị trí của chúng trong không gian tiềm ẩn.

GS.TS. Đỗ Phúc, 2025

03/11/2025

143

Ý tưởng Tạo sinh Mạch Logic Mới


- **Huấn luyện:** Mô hình VGAE được huấn luyện trên CSDL đồ thị mạch logic cho đến khi nó học được cách mã hóa và giải mã hiệu quả.
- **2. Tạo sinh (Generation):**
 - **Lấy mẫu ngẫu nhiên:** Chọn một điểm **ngẫu nhiên** từ phân phối trong không gian tiềm ẩn. Vì không gian tiềm ẩn này đã được học từ các mạch logic hợp lệ, nên điểm $\mathbf{z}$ này có khả năng đại diện cho một cấu trúc mạch có ý nghĩa.
 - **Giải mã:** Dưa $\mathbf{z}_{\text{new}}$ vào **Bộ giải mã** của VGAE.
 - **Tái tạo Đồ thị:** Bộ giải mã sẽ tái tạo lại một **ma trận kề** mới, mô tả cấu trúc kết nối của một mạch logic **hoàn toàn mới**.

GS.TS. Đỗ Phúc, 2025

03/11/2025

144

CSDL đồ thị mạch




GS.TS. Đỗ Phúc, 2025

03/11/2025

145

CSDL đồ thị mạch



GS.TS. Đỗ Phúc, 2025

03/11/2025

146

Tạo sinh đồ thị mạch số mới



GS.TS. Đỗ Phúc, 2025

05/11/2025

147

Tạo sinh đồ thị mạch số mới



GS.TS. Đỗ Phúc, 2025

05/11/2025

148

Hướng phát triển

- Kết hợp GNN + Transformer.
- Ứng dụng phân tích layout-level.
- Xây dựng bộ dữ liệu mở.

GS.TS. Đỗ Phúc, UT, VNUHCM, 2025

05/11/2025

149

Ứng dụng thực tế

- Hỗ trợ công cụ EDA tự động.
- Kiểm tra lỗi nhanh hơn.
- Giảm chi phí, thời gian thiết kế chip.

GS.TS. Đỗ Phúc, UT, VNUHCM, 2025

05/11/2025

150

Dùng GA tối ưu hóa hàm Bool

GS.TS. Đỗ Phúc, 2025

05/11/2025

151

ỨNG DỤNG GENETIC ALGORITHM (GA) TRONG TỐI ƯU HÓA HÀM BOOLEAN

- Giảm số cổng logic
- Tiết kiệm diện tích & năng lượng

GS.TS. Đỗ Phúc, 2025

05/11/2025

152

Hàm Boolean là gì?

- HÀM BOOLEAN – NỀN TẢNG CỦA MẠCH LOGIC
- $f(x_1, x_2, \dots, x_n) = \Sigma (m_0, m_2, m_5, \dots)$ hoặc $\Pi (M_1, M_3, \dots)$
- Ví dụ: $f(A, B, C) = A \cdot B + B \cdot C + A \cdot C$

GS.TS. Đỗ Phúc, 2025

03/11/2025

153

Tối ưu hóa hàm boolean là NP-hard

→ Không gian tìm kiếm: $2^{(2^n)n}$ biểu thức có thể có
→ Ví dụ: $n = 10 \rightarrow 1.048.576$ biến thể!

Phương pháp truyền thống:

- Karnaugh Map → chỉ dùng cho $n \leq 6$
- Quine-McCluskey → chậm với n lớn GIẢI PHÁP:
- GENETIC ALGORITHM → Tìm giải pháp gần tối ưu trong thời gian chấp nhận được

•**Biểu đồ:** So sánh độ phức tạp theo n (K-Map vs GA)

GS.TS. Đỗ Phúc, 2025

03/11/2025

154

GA – mô phỏng tiến hóa


- Mã hóa (Encoding): → Mỗi cá thể = 1 biểu thức logic (dạng cây, chuỗi, hoặc ma trận)
- Hàm đánh giá (Fitness): $f = \alpha \times (\text{số cổng}) + \beta \times (\text{độ lỗi}) + \gamma \times (\text{độ trễ}) \rightarrow$ Càng ít cổng, càng ít lỗi → fitness càng cao
- Các phép toán di truyền: - Lai ghép (Crossover) - Đột biến (Mutation) - Chọn lọc (Selection)
- Lặp lại đến khi hội tụ

GS.TS. Đỗ Phúc, 2025

03/11/2025

155

Trước tiến hóa



GS.TS. Đỗ Phúc, 2025

03/11/2025

156

Quá trình tiến hóa


- Thế hệ 10: Fitness tốt nhất = 36003.0, lỗi = 36.0
- Thế hệ 20: Fitness tốt nhất = 36003.0, lỗi = 36.0
- Thế hệ 30: Fitness tốt nhất = 36003.0, lỗi = 36.0
- Thế hệ 40: Fitness tốt nhất = 36003.0, lỗi = 36.0
- Thế hệ 50: Fitness tốt nhất = 36003.0, lỗi = 36.0
- Thế hệ 60: Fitness tốt nhất = 36003.0, lỗi = 36.0
- Thế hệ 70: Fitness tốt nhất = 36003.0, lỗi = 36.0
- Thế hệ 80: Fitness tốt nhất = 36003.0, lỗi = 36.0
- Thế hệ 90: Fitness tốt nhất = 36003.0, lỗi = 36.0
- Thế hệ 100: Fitness tốt nhất = 36003.0, lỗi = 36.0

GS.TS. Đỗ Phúc, 2025

03/11/2025

157

Sau tiến hóa



GS.TS. Đỗ Phúc, 2025

03/11/2025

158

Kỹ thuật AI được Sử dụng

Kỹ thuật AI	Ứng dụng
Machine Learning	Phân tích dữ liệu thiết kế cũ
Deep Learning	Dự đoán PPA
Reinforcement Learning	Tối ưu bố trí chip
Evolutionary Algorithms	Tìm kiếm giải pháp toàn cục
Bayesian Optimization	Tinh chỉnh tham số thiết kế

GS.TS. Đỗ Phúc, 2025

03/11/2025

159

Công cụ và Nền tảng Hỗ trợ

- Synopsys DSO.ai
- Cadence Cerebrus
- Google Brain EDA
- Xilinx AI-driven Vivado
- OpenROAD Project (open-source)

GS.TS. Đỗ Phúc, 2025

03/11/2025

160

Thách thức khi Ứng dụng AI

- Dữ liệu huấn luyện hạn chế, bảo mật
- Black-box: Khó giải thích kết quả
- Tích hợp với EDA cũ
- Chi phí tính toán cao

GS.TS. Đỗ Phúc, 2025

03/11/2025

161

Hướng Phát triển Tương lai

- AI tự học liên tục (Continuous Learning)
- Explainable AI cho thiết kế mạch
- Kết hợp AI + Quantum Computing
- Autonomous Design Flow – không cần con người

GS.TS. Đỗ Phúc, 2025

03/11/2025

162

Tác động và Lợi ích Tổng thể

- Rút ngắn chu kỳ thiết kế
- Giảm chi phí R&D
- Cải thiện chất lượng sản phẩm
- Tiến gần đến tự động hóa toàn phần

GS.TS. Đỗ Phúc, 2025

03/11/2025

163

Kết luận

- AI đang thay đổi hoàn toàn thiết kế mạch logic
- Hướng đến EDA thông minh, tự động
- Xu hướng tất yếu của ngành bán dẫn

GS.TS. Đỗ Phúc, 2025

03/11/2025

164

Tài liệu Tham khảo

- 1. Google Research (2021). Chip Design with Deep RL.
- 2. Synopsys (2022). DSO ai White Paper
- 3. IEEE TCAD (2023). AI-driven Logic Synthesis
- 4. Cadence (2024). AI-Powered Design Flow

GS.TS. Võ Phúc, 2025 02/11/2025

165

Cảm ơn !

GS.TS. Võ Phúc, LP1, VNACADA, 2025 02/11/2025