


Faculdade de Ciências Exatas e da Engenharia 2019/2020

Arquitetura de Computadores

Licenciatura em Engenharia Informática

1º Projeto – Processador Básico



Trabalho realizado por:

Diego Briceño (nº 2043818)

Rúben Rodrigues (nº 2046018)

Funchal, 14 de março de 2020

Índice

1.	Intro	odução	O	3
2.	Obj	etivos.		3
3.	Des	envolv	vimento	3
	3.1.	Placa	ı-mãe	3
	3.1.1.	Me	emória de Dados (RAM)	3
	3.1.2.	Me	emória de Instruções	3
	3.1.3.	Pro	ocessador	4
	3.1.	3.1.	Periférico de Entrada	4
	3.1.	3.2.	Periférico de Saída	4
	3.1.	3.3.	Multiplexer dos Registos (Mux R)	4
	3.1.	3.4.	Registos A e B	4
	3.1.	3.5.	Unidade Aritmética e Lógica (ALU)	5
	3.1.	3.6.	Comparação	5
	3.1.	3.7.	Contador de programa (PC)	6
	3.1.	3.8.	Multiplexer do Program Counter (Mux_PC)	6
	3.1.	3.9.	ROM de descodificação (ROM)	6
4.	Disc	cussão	de Resultados	7
5.	Con	clusão)	7
6.	Bib	liograf	īia	7
7.	Ane	exo A .		8
	7.1.	Tabe	la de Instruções de teste	8
	7.2.	Fluxo	ograma	9
	7.3.	Simu	ılação com o PIN < 0	10
	7.4.	Simu	ılação com o PIN >= 40	10
	7.5.	Simu	ılação com o 0<=PIN<40	11
8.	Ane	xo B		12
	8.1.	Placa	n-Mãe	12
	8.1.1.	Pro	ocessador	12
	8.1.	1.1.	Periférico de Entrada	14
	8.1.	1.2.	Periférico de Saída	
	8.1.	1.3.	Multiplexer dos Registos (Mux R)	
	8.1.	1.4.	Registos A e B	15
	8.1.	1.5.	Unidade Aritmética e Lógica (ALU)	15
	8.1.	1.6.	Comparação	16
	8.1.	1.7.	Contador de programa (PC)	
	8.1.	1.8.	Multiplexer do Program Counter (Mux_PC)	
	8.1.		ROM de descodificação (ROM)	
	8.1.2.		emória de Instruções	
	8.1.3.	Me	emória de Dados (RAM)	19

1. Introdução

Este relatório apresentará os objetivos relacionados ao primeiro trabalho prático da unidade curricular de Arquitetura de Computadores assim como o seu desenvolvimento, discussão de resultados e a conclusão a que os alunos chegaram no fim.

Os processadores são as unidades centrais dos sistemas computacionais. Se comparássemos um sistema computacional a uma pessoa, o processador seria o "cérebro" pois é ele que executa as instruções de máquina, que são qualquer tarefa que o processador possa executar utilizando uma série de cálculos e decisões.

2. Objetivos

O objetivo deste trabalho é realizar um processador básico, com um conjunto mínimo de instruções, em linguagem de descrição de hardware (VHDL). Para este fim, utilizou-se o programa ISE da Xilinx com a simulação sendo efetuada no ISim e o teste em FPGA (Spartan 3E e Artix 7).

3. Desenvolvimento

O processador desenvolvido é constituído por vários módulos que, quando conectados com a memória de dados e a memória de instruções, formam a placa mãe. Cada módulo foi implementado em separado, como será descrito de seguida, de modo a facilitar a implementação, sendo só necessário no fim ligar os diferentes módulos.

3.1. Placa-mãe

3.1.1. Memória de Dados (RAM)

A RAM (Random-Access Memory) é um tipo de memória que permite a escrita/leitura de dados, individual e aleatória (como o nome indica), através do seu endereço. É uma memória volátil, ou seja, os seus dados perdem-se quando a memória perde a alimentação elétrica.

No caso desta placa-mãe, a memória de dados guarda os dados presentes no sinal de entrada *Operando1*, de 8 bits, quando o sinal *WR* está a '1' na transição ascendente do sinal de relógio (*clk*), no endereço indicado pelo sinal de entrada *Constante*, de 8 bits. Quando o sinal *WR* está a '0' é feita a leitura dos dados, na posição de memória indicada por *Constante* e o valor lido é atribuído ao sinal de saída *Dados_M*, de 8 bits.

3.1.2. Memória de Instruções

É neste módulo que ficam armazenas as instruções do programa a ser executado. Apresenta uma dimensão de 14 bits, onde o endereço da instrução é determinado pelo sinal *Endereço*, de 8 bits, e à saída é disponibilizado o *opcode*, de 5 bits, o sinal *SEL_R*, de 1 bit, e o sinal *Constante*, de 8 bits.

3.1.3.Processador

3.1.3.1. Periférico de Entrada

É neste módulo que é feita a comunicação do processador com o exterior, permitindo ao utilizador inserir dados para posteriormente serem realizadas operações com os mesmos. Alguns exemplos deste tipo de periféricos são o teclado e o rato.

Este módulo é controlado pelo sinal $\overline{ESCR_P}$, de 1 bit, que quando está a '1' é feita uma leitura dos dados de entrada, PIN, de 8 bits, colocando-os na saída do periférico, $Dados_IN$, de 8 bits.

3.1.3.2. Periférico de Saída

Este módulo permite que o utilizador veja os dados e informações processados pelo computador. Alguns exemplos deste tipo de periféricos são o monitor, a impressora e colunas de som. Este periférico é controlado pelo sinal *ESCR_P*, de 1 bit, que quando está a '1', na transição ascendente do relógio (clk), escreve no sinal de saída, *POUT*, de 8 bits, o valor do sinal à entrada do módulo, *Operando1*, também de 8 bits.

3.1.3.3. Multiplexer dos Registos (Mux R)

Este módulo é responsável por encaminhar um dos quatro sinais disponíveis, de 8 bits, à sua entrada (*Resultado, Dados_IN, Dados_M e Constante*) para apresentar na sua saída, *Dados_R*, de 8 bits. O sinal a encaminhar depende do valor do sinal de entrada *SEL_Data*, de 2 bits.

SEL_DATA	DADOS_R
00	Resultado
01	Dados_IN
10	Dados_M
11	Constante

Tabela 1 Sinal de saída do Mux R em função do sinal SEL_DATA.

3.1.3.4. Registos A e B

A escrita nos registos A e B é controlada pelo sinal *ESCR_R*, de 1 bit. Quando o sinal está a '1' o valor presente no sinal de entrada *Dados_R*, de 8 bits, é guardado no registo especificado pelo sinal *SEL_R*, de 1 bit, na transição ascendente do sinal de relógio (clk). Estes registos estão continuamente a efetuar leituras. As saídas *Operando1* e *Operando2*, ambas de 8 bits, apresentam os valores guardados nos registos A e B, respetivamente.

SEL_R	Registo a ser escrito
0	Registo A
1	Registo B

Tabela 2 Sinal de seleção de escrita nos registos A e B

3.1.3.5. Unidade Aritmética e Lógica (ALU)

Este módulo permite realizar operações aritméticas e lógicas, tal como o nome indica. No caso desta placa-mãe, a unidade aritmética e lógica do processador, é capaz de realizar as operações soma, subtração, AND, OR e XOR, com os sinais de entrada *Operando1* e *Operando2*, ambos de 8 bits, que representam números inteiros com sinal. Os sinais de saída da ALU são determinados pelo sinal de seleção *SEL_ALU*, de 3 bits, A saída *Resultado*, de 8 bits, será atualizada no caso de cada operação e, a saída *COMP_RES*, de 5 bits, será atualizada apenas quando é realizada uma comparação, cada um dos seus bits indicando o resultado de uma das cinco comparações apresentadas no módulo *Comparação*.

SEL_ALU	Operação
000	Operando1 + Operando2
001	Operando1 – Operando2
010	Operando1 AND Operando2
011	Operando1 OR Operando2
100	Operando1 XOR Operando3
	Operando1 > Operando2
	Operando1 >= Operando2
101	Operando1 = Operando2
	Operando1 <= Operando2
	Operando1 < Operando2

Tabela 3 Operações da ALU

3.1.3.6. Comparação

O funcionamento deste módulo é semelhante ao módulo dos registos. Guarda o sinal de entrada, que neste caso é o sinal *COMP_RES*, sinal de 5 bits, quando o sinal *COMP_FLAG* está a '1' e o sinal de relógio encontra-se na transição ascendente. Este módulo está constantemente a efetuar leituras, mas apenas um dos 5 bits do sinal guardado é encaminhado para a saída, *S_FLAG*, de 1 bit. O sinal de seleção *SEL_COMP*, de 3 bits, determina qual o bit guardado que está disponível na saída, do modo apresentado na tabela abaixo.

SEL_COMP	S_FLAG
000	COMP_RES(0) (>)
001	COMP_RES(1) (>=)
010	COMP_RES(2) (=)
011	COMP_RES(3) (<=)
100	COMP_RES(4) (<)

Tabela 4 Sinal de saída do multiplexer de comparação em função do sinal de seleção SEL COMP

3.1.3.7. Contador de programa (PC)

O contador de programa indica qual é a posição atual da sequência de execução de um programa. Na transição ascendente do relógio, a saída *Endereço*, de 8 bits, é enviada à Memória de Instruções. A sequência de execução será incrementada de um em um quando a entrada *ESCR_PC*, de 1 bit, estiver a '0', caso contrário, a saída do contador corresponderá ao valor da entrada *Constante*, de 8 bits, e neste caso ocorrerá um salto para o endereço de instrução indicado por este sinal. A entrada *Reset*, de 1 bit, permite voltar ao início do programa quando ativa.

3.1.3.8. Multiplexer do Program Counter (Mux_PC)

Este *multiplexer* indica ao contador de programa se é para realizar um salto ou simplesmente incrementar o contador, através do sinal de saída *ESCR_PC*, de 1 bit, como já foi visto no módulo do Contador de programa.

O sinal de seleção deste *multiplexer* é o sinal *SEL_PC*, de 3 bits, que indica qual dos valores de entrada deve passar para a saída, como indicado na tabela seguinte.

SEL_PC	ESCR_PC
000	,0,
001	'1'
010	S_FLAG
011	Operando1(7)
	NOT (Operando1(7) OR Operando1(6) OR Operando1(5) OR
100	Operando1(4) OR Operando1(3) OR Operando1(2) OR
	Operando1(1) OR Operando1(0))

Tabela 5 Valor de saída do MUX_PC em função do sinal de seleção SEL_PC

3.1.3.9. ROM de descodificação (ROM)

Esta ROM é responsável por fornecer aos restantes módulos os seus sinais de controlo. Esta recebe o sinal *opcode*, de 5 bits, da memória de instruções e coloca na sua saída os valores correspondentes aos seguintes sinais de controlo: *SEL_PC*, *SEL_COMP* e *SEL_ALU*, de 3 bits, *SEL_Data*, de 2 bits, e os sinais *COMP_FLAG*, *ESCR_R*, *ESCR_P* e *WR*, de 1 bit. Na tabela 6 presente no enunciado encontra-se a relação entre o sinal *opcode* e os sinais de controlo, onde cada instrução está também indicada em linguagem *assembly*. De considerar que o *Ri* corresponde ao registo indicado pelo sinal *SEL_R*, de 1 bit.

No código é utilizado um *case* para implementar a tabela referida anteriormente.

4. Discussão de Resultados

Para saber o procedimento que o processador efetuará quando são executadas as instruções mostradas do teste no enunciado, cuja tabela encontra-se no Anexo A, foi preciso traduzir as instruções que se encontravam em linguagem *assembly* para código máquina de modo a programar a memória de instruções.

O teste referido está feito de maneira a que o processador siga as seguintes operações:

 Quando o PIN a ser introduzido representa um valor negativo, o programa realiza a operação:

POUT = -PIN

- Esta situação encontra-se representada na simulação presente no Anexo A, ponto 7.3.
- Quando o PIN a ser introduzido representa um valor maior ou igual a 40, o programa realiza a operação:

$$POUT = PIN - 20$$

- Esta situação encontra-se representada na simulação presente no Anexo A, ponto 7.4.
- Caso contrário, o PIN é um valor positivo menor que 40, o processador realiza a operação:

$$POUT = 3 * PIN$$

❖ Esta situação encontra-se representada na simulação presente no Anexo A, ponto 7.5.

O programa encontra-se esquematizado através de um fluxograma no ponto 7.2 do Anexo A.

5. Conclusão

Para concluir, este projeto permitiu aos alunos ganhar uma melhor compreensão sobre o funcionamento interno do computador, em particular o processador. As simulações no ISim e os testes nas FPGA resultaram como era esperado, confirmando-se assim o sucesso durante a elaboração deste primeiro projeto.

6. Bibliografia

J. Delgado e C. Ribeiro, Arquitectura de Computadores, FCA - Editora de Informática, 2010.

7. Anexo A

7.1. Tabela de Instruções de teste

	T 1	Instrução	Instrução (código máquina)		
	Endereço	(Assembly)	Opcode	SEL_R	Constante
0	00000000	LD RA, 3	00010	0	00000011
1	00000001	ST [0], RA	00100	0	00000000
2	00000010	LD RA, 20	00010	0	00010100
3	00000011	ST [1], RA	00100	0	00000001
4	00000100	LDP RA	00000	0	XXXXXXXX
5	00000101	JN 22	10001	X	00010110
6	00000110	LD RB, 40	00010	1	00101000
7	00000111	CMP RA, RB	01010	X	XXXXXXXX
8	00001000	JGE 27	01100	X	00011011
9	00001001	ST [2], RA	00100	0	00000010
10	00001010	ST [3], RA	00100	0	00000011
11	00001011	LD RA, [0]	00011	0	00000000
12	00001100	LD RB, 1	00010	1	00000001
13	00001101	SUB RA, RB	00110	0	XXXXXXXX
14	00001110	JZ 20	10010	X	00010100
15	00001111	ST [0], RA	00100	0	00000000
16	00010000	LD RA, [3]	00011	0	00000011
17	00010001	LD RB, [2]	00011	1	00000010
18	00010010	ADD RA, RB	00101	0	XXXXXXXX
19	00010011	JMP 10	10000	X	00001010
20	00010100	LD RA [3]	00011	0	00000011
21	00010101	JMP 29	10000	X	00011101
22	00010110	LD RB, -1	00010	1	11111111
23	00010111	XOR RA, RB	01001	0	XXXXXXXX
24	00011000	LD RB, 1	00010	1	00000001
25	00011001	ADD RA, RB	00101	0	XXXXXXXX
26	00011010	JMP 29	10000	X	00011101
27	00011011	LD RB, [1]	00011	1	00000001
28	00011100	SUB RA, RB	00110	0	XXXXXXXX
29	00011101	STP RA	00001	X	XXXXXXXX
30	00011110	JMP 30	10000	X	00011110

Tabela 6 Instruções de teste do projeto

7.2. Fluxograma




Figura 1 Fluxograma do projeto

7.3. Simulação com o PIN < 0




Ilustração 1 Simulação com o valor de PIN a -2

7.4. Simulação com o PIN >= 40




Ilustração 2 Simulação com o valor de PIN a 126

7.5. Simulação com o 0<=PIN<40




Ilustração 3 Simulação com o valor de PIN a 15

8. Anexo B

8.1. Placa-Mãe

```
1 library IEEE;
       use IEEE.STD_LOGIC_1164.ALL;
       entity PlacaMae is
             Port ( Pin : in STD_LOGIC_VECTOR (7 downto 0);
    Clk : in STD_LOGIC;
    Reset : in STD_LOGIC;
    Pout : out STD_LOGIC_VECTOR (7 downto 0));
     end PlacaMae;
      architecture Struct of PlacaMae is
11
     architecture Struct of Placamae is
Component Memoria [Instrucoes is
Port (Endereco : in SID_LOGIC_VECTOR (7 downto 0);
Opcode : out SID_LOGIC_VECTOR (4 downto 0);
Sel_R : out SID_LOGIC_VECTOR (7 downto 0));
Constante : out SID_LOGIC_VECTOR (7 downto 0));
12
14
     end Component;
     Component Processador is
19
             Port ( Pin, Dados_M, Const : in STD_LOGIC_VECTOR (7 downto 0);
Clk, Reset, Sel R : in STD_LOGIC;
Opcode : in STD_LOGIC_VECTOR (4 downto 0);
21
                       Opcode: in STD_LOGIC_VECTOR (4 downto 0);
Pout, Endereco, Opl,Const_Out, ResulALU, Op2: out STD_LOGIC_VECTOR (7 downto 0);
                      ResComp : out STD_LOGIC_VECTOR (4 downto 0);
WR : out STD_LOGIC);
24
     end Component;
26
      Component RAM is
            Port ( Operandol, Address : in STD_LOGIC_VECTOR (7 downto 0);
29
                   WR, Clock: in STD_LOGIC;
Dados_M: out STD_LOGIC_VECTOR (7 downto 0));
32 end Component:
34 signal Select Reg, WriteRead: STD LOGIC;
     signal Const, NAOIMPORTA, Instrucao, Dados Mem, Operandol, ResulALU, Op2: STD_LOGIC_VECTOR (7 downto 0);
signal OPCode, ResComp: STD_LOGIC_VECTOR (4 downto 0);
       Proc: Processador Fort Map(Pin, Dados_Mem, Const, Clk, Reset, Select_Reg, OPCode, Pout, Instrucao, Operandol, NAOIMPORTA, ResulALU, Op2, ResComp, WriteRead);
39
     Mem_Instrucs: Memoria_Instrucoes Port Map(Instrucao,OPCode,Select_Reg,Const);
Mem_Dados: RAM Port Map(Operandol,Const,WriteRead,Clk,Dados_Mem);
42 end Struct:
```

8.1.1. Processador

```
1 library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
3
      entity Processador is
           Port ( Pin, Dados_M, Const : in STD_LOGIC_VECTOR (7 downto 0);
Clk, Reset, Sel_R : in STD_LOGIC;
Opcode : in STD_LOGIC_VECTOR (4 downto 0);
                      Pout, Endereco, Op1, Const_Out, ResulALU, Op2 : out STD_LOGIC_VECTOR (7 downto 0);
 8
                     ResComp : out STD_LOGIC_VECTOR (4 downto 0);
WR : out STD_LOGIC);
      end Processador:
11
12
      architecture Struct of Processador is
13
14
      Component Comparacao is
            Port ( Comp_Res : in STD_LOGIC_VECTOR (4 downto 0);
15
                     Comp_Flag : in STD_LOGIC;
16
                     Clk: in STD_LOGIC;
Sel_Comp: in STD_LOGIC_VECTOR (2 downto 0);
S_Flag: out STD_LOGIC);
18
19
      end Component;
20
22
      Component Mux PC is
           Port ( S_FLAG : in STD_LOGIC;
23
                    Operandol: in STD_LOGIC_VECTOR (7 downto 0);

SEL_PC: in STD_LOGIC_VECTOR (2 downto 0);

ESCR_PC: out STD_LOGIC);
24
25
26
      end Component;
27
28
29
      Component Mux_Registos is
           Port ( Resultado : in SID_LOGIC_VECTOR (7 downto 0);
    Dados_IN : in SID_LOGIC_VECTOR (7 downto 0);
    Dados_M : in SID_LOGIC_VECTOR (7 downto 0);
30
31
                     Constante : in STD_LOGIC_VECTOR (7 downto 0);
SEL_Data : in STD_LOGIC_VECTOR (1 downto 0);
Dados_Reg : out STD_LOGIC_VECTOR (7 downto 0));
33
34
35
      end Component;
37
      Component Periferico Entrada is
38
            Port ( ESCR_P : in STD_LOGIC;
PIN : in STD_LOGIC_VECTOR (7 downto 0);
39
                     Dados_In : out STD_LOGIC_VECTOR (7 downto 0));
42 end Component:
```

```
44 Component Periferico_Saida is
         Port ( Escr P : in STD LOGIC;
45
                CLK : in STD_LOGIC;
46
                Operandol : in STD_LOGIC_VECTOR (7 downto 0);
47
                POut : out STD_LOGIC_VECTOR (7 downto 0));
48
   end Component:
49
50
51 Component ProgramCounter is
52
         Port ( Constante : in STD_LOGIC_VECTOR (7 downto 0);
                ESCR PC, Clock, Reset : in STD LOGIC;
53
                Endereco : out STD LOGIC_VECTOR (7 downto 0));
54
55
    end Component;
56
57 Component ROM_Descodificacao is
        Port ( Opcode : in STD_LOGIC_VECTOR (4 downto 0);
58
                Sel_ALU : out STD_LOGIC_VECTOR (2 downto 0);
59
                Escr_Perif_Saida : out STD LOGIC;
60
                Sel_Data : out STD_LOGIC_VECTOR (1 downto 0);
61
62
                Escr_Registo : out STD_LOGIC;
63
                WR : out STD_LOGIC;
                Sel_PC : out STD_LOGIC_VECTOR (2 downto 0);
64
                Comp Flag : out STD LOGIC;
65
                Sel_Comp : out STD_LOGIC_VECTOR (2 downto 0));
66
67
    end Component;
68
69
    Component RegistosAeB is
70
         Port ( ESCR_R : in STD_LOGIC;
                Dados_R : in STD_LOGIC_VECTOR (7 downto 0);
71
                SEL_R : in STD LOGIC;
72
73
                clk : in STD_LOGIC;
                Operandol : out STD_LOGIC_VECTOR (7 downto 0);
74
                Operando2 : out STD_LOGIC_VECTOR (7 downto 0));
75
76 end Component;
77
78 Component ALU is
79
         Port ( Operandol : in STD_LOGIC_VECTOR (7 downto 0);
                Operando2 : in STD_LOGIC_VECTOR (7 downto 0);
80
81
                Sel_ALU : in STD_LOGIC_VECTOR (2 downto 0);
                Resultado : out STD LOGIC VECTOR (7 downto 0);
82
                Comp_Res : out STD_LOGIC_VECTOR (4 downto 0));
83
84 end Component;
 86 signal escrPerifs, escrPC, S_Flag, Compa_Flag, Select_Reg, Escreve_Reg: STD_LOGIC;
 87 signal DadosPIN, Opel, Ope2, ResultadoALU, Dados_REG: STD_LOGIC_VECTOR (7 downto 0);
 88 signal Selec_PC, Selec_Comp, Selec_ALU : STD_LOGIC_VECTOR (2 downto 0);
 89 signal Sel_Data : STD_LOGIC_VECTOR (1 downto 0);
     signal Resultado_Comparacao : STD_LOGIC_VECTOR (4 downto 0);
 90
 91 begin
 92 PerifIn: Periferico_Entrada Port Map(escrPerifs, Pin, DadosPIN);
 93 PerifOut: Periferico_Saida Port Map(escrPerifs,Clk,Opel,Pout);
 94 Multiplexer_PC: Mux_PC Port Map(S_Flag,Opel,Selec_PC,escrPC);
 95
    PC: ProgramCounter Port Map(Const, escrPC, Clk, Reset, Endereco);
     Comp: Comparacao Port Map(Resultado_Comparacao, Compa_Flag, Clk, Selec_Comp, S_Flag);
 96
 97
     MUX_Reg: Mux_Registos Port Map(ResultadoALU, DadosPIN, Dados_M, Const, Sel_Data, Dados_REG);
     ArithLU: ALU Port Map(Opel, Ope2, Selec_ALU, ResultadoALU, Resultado_Comparacao);
 98
     RegAeB: RegistosAeB Port Map(Escreve_Reg, Dados_REG, Sel_R, Clk, Opel, Ope2);
     ROM_Decode: ROM_Descodificacao Port Map(Opcode, Selec_ALU, escrPerifs, Sel_Data, Escreve_Reg, WR, Selec_PC, Compa_Flag, Selec_Comp);
100
101 Op1 <= Ope1;
102 Const Out <= Const;
103 ResulALU <= ResultadoALU;
104 Op2 <= Ope2;
105 ResComp <= Resultado Comparação;
106
107 end Struct;
```

8.1.1.1. Periférico de Entrada

```
1 library IEEE;
 2 use IEEE.STD LOGIC 1164.ALL;
    entity Periferico_Entrada is
        Port ( ESCR P : in STD_LOGIC;
PIN : in STD_LOGIC_VECTOR (7 downto 0);
Dados_In : out STD_LOGIC_VECTOR (7 downto 0));
 6
    end Periferico Entrada;
 8
10 architecture Behavioral of Periferico_Entrada is
11
12 begin
       process (ESCR_P, PIN)
13
14
          begin
             if (ESCR_P = '0') then
16
                 Dados_In <= PIN;
              end if;
17
18
       end process;
19
21 end Behavioral;
```

8.1.1.2. Periférico de Saída

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
     entity Periferico_Saida is
         Port ( Escr P : in STD_LOGIC;
        CLK : in STD_LOGIC;
        Operandol : in STD_LOGIC_VECTOR (7 downto 0);
                    POut : out STD_LOGIC_VECTOR (7 downto 0));
     end Periferico_Saida;
 10
 11 architecture Behavioral of Periferico_Saida is
 12
     signal temp : STD_LOGIC_VECTOR (7 downto 0);
 13
     begin
 14 process (CLK)
 15
     begin
         if rising_edge (CLK) then
  if (Escr_P = 'l') then
    temp <= Operandol;</pre>
 16
 17
 18
 19
 20
 21
 22 end process;
 23
     POut <= temp;
24
25
27 end Behavioral;
```

8.1.1.3. Multiplexer dos Registos (Mux R)

```
1 library IEEE;
      use IEEE.STD_LOGIC_1164.ALL;
      entity Mux_Registos is
            tity Mux_Registos is
Port ( Resultado : in STD_LOGIC_VECTOR (7 downto 0);
    Dados_IN : in STD_LOGIC_VECTOR (7 downto 0);
    Dados_M : in STD_LOGIC_VECTOR (7 downto 0);
    Constante : in STD_LOGIC_VECTOR (7 downto 0);
    SEL_Data : in STD_LOGIC_VECTOR (1 downto 0);
    Dados_Reg : out STD_LOGIC_VECTOR (7 downto 0));
d Mux_Registos:
  6
 11 end Mux Registos;
 13 architecture Behavioral of Mux_Registos is
       signal temp : STD_LOGIC_VECTOR (7 downto 0);
 14
 15
 16
        process (SEL_Data, Resultado, Dados_IN, Dados_M, Constante)
 18
        begin
           case SEL_Data is
 19
           when "00" => temp <= Resultado;
when "01" => temp <= Dados IN;
 20
 21
 22
            when "10" => temp <= Dados_M;
when "11" => temp <= Constante;</pre>
 23
            when others => temp <= (others => 'X');
 25
 26
 27 end process;
28 Dados_Reg <= temp;
30 end Behavioral;
```

8.1.1.4. Registos A e B

```
1 library IEEE;
 2 use IEEE.STD_LOGIC_1164.ALL;
     entity RegistosAeB is
 4
         Port ( ESCR R : in STD LOGIC;
 5
                  Dados R : in STD_LOGIC_VECTOR (7 downto 0);
SEL_R : in STD_LOGIC;
 6
                  clk : in STD_LOGIC;
 8
                  Operandol : out STD LOGIC VECTOR (7 downto 0);
Operando2 : out STD LOGIC VECTOR (7 downto 0));
 9
10
11
     end RegistosAeB;
12
    architecture Behavioral of RegistosAeB is
13
14
15
16
        process(ESCR_R, Dados_R, SEL_R,clk)
17
           begin
18
                if rising edge(clk) then
                   if (ESCR_R = '1') then
  if (SEL_R = '0') then
19
20
21
                          Operandol <= Dados_R;
22
23
                          Operando2 <= Dados_R;
                      end if;
24
25
                   end if:
               end if:
26
        end process;
27
28
29 end Behavioral;
```

8.1.1.5. Unidade Aritmética e Lógica (ALU)

```
1 library IEEE;
 2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_ARITH.ALL;
     use IEEE.STD_LOGIC_SIGNED.ALL;
     entity ALU is
         Port ( Operandol : in STD_LOGIC_VECTOR (7 downto 0);
                 Operando2 : in STD_LOGIC_VECTOR (7 downto 0);
Sel_ALU : in STD_LOGIC_VECTOR (2 downto 0);
 9
                 Resultado : out STD_LOGIC_VECTOR (7 downto 0);
Comp_Res : out STD_LOGIC_VECTOR (4 downto 0));
10
11
    end ALU;
12
13
     architecture Behavioral of ALU is
14
15
    begin
       process (Operandol, Operando2, Sel ALU)
16
17
           begin
               case Sel ALU is
18
                  when "000" => Resultado <= Operando1 + Operando2;
19
                  when "001" => Resultado <= Operandol - Operando2;
20
                  when "010" => Resultado <= Operandol and Operando2;
21
                  when "011" => Resultado <= Operandol or Operando2;
22
                  when "100" => Resultado <= Operandol xor Operando2;
23
                  when "101" =>
24
                               if (Operandol > Operando2)
25
26
                                   then
                                      Comp_Res <= (0 => '1', 1=> '1', others => '0');
27
                                end if;
28
29
                                if (Operandol = Operando2)
30
31
                                     Comp_Res <= (1=> '1',2 => '1',3 => '1', others => '0');
32
33
35
                               if (Operandol < Operando2)
36
37
                                      Comp_Res <= (4 => '1', 3 => '1', others => '0');
38
                               end if;
39
                  when others => Comp_Res <= (others => 'X'); Resultado <= (others => 'X');
40
              end case;
41
        end process:
42 end Behavioral;
```

8.1.1.6. Comparação

```
1 library IEEE;
 2 use IEEE.STD_LOGIC_1164.ALL;
 3
    entity Comparacao is
        Port ( Comp_Res : in STD_LOGIC_VECTOR (4 downto 0);
 5
                Comp_Flag : in STD_LOGIC;
 6
                Clk: in STD_LOGIC;
Sel_Comp: in STD_LOGIC_VECTOR (2 downto 0);
 7
 8
                S Flag : out STD LOGIC);
10
    end Comparacao;
11
    architecture Behavioral of Comparação is
12
13
14
           process (Clk, Sel_Comp, Comp_Flag, Comp_Res)
15
              variable mem : STD_LOGIC_VECTOR (4 downto 0);
16
             begin
                 case Sel Comp is
17
                   when "000" => S Flag <= mem(0);
18
                    when "001" => S_Flag <= mem(1);
19
                   when "010" => S_Flag <= mem(2);
20
                   when "011" => S_Flag <= mem(3);
21
                    when "100" => S Flag <= mem(4);
22
                   when others => S Flag <= 'X';
23
                 end case;
24
25
                 if rising edge (Clk) then
                   if Comp_Flag = '1' then
26
                      mem := Comp_Res;
27
28
                   end if;
                end if;
29
          end process:
30
31 end Behavioral;
```

8.1.1.7. Contador de programa (PC)

```
1 library IEEE;
 2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_UNSIGNED.ALL;
 4
 5
    entity ProgramCounter is
         Port ( Constante : in STD_LOGIC_VECTOR (7 downto 0);

ESCR_PC,Clock,Reset : in STD_LOGIC;

Endereco : out STD_LOGIC_VECTOR (7 downto 0));
 6
 7
 8
 9
     end ProgramCounter;
10
11
     architecture Behavioral of ProgramCounter is
12 Signal contagem : STD_LOGIC_VECTOR (7 downto 0);
13
        begin
14
           process (Clock)
15
               begin
                   if rising edge (Clock) then
16
                       if (Reset = 'l') then
17
18
                           contagem <= (others=>'0');
19
                       else
20
                           if (ESCR PC ='1') then
21
                              contagem <= Constante;
22
                           else
23
                             contagem <= contagem + "000000001";
24
                           end if;
                       end if;
25
                   end if:
26
            end Process;
27
28 Endereco<=contagem;
29 end Behavioral;
```

8.1.1.8. Multiplexer do Program Counter (Mux_PC)

```
1 library IEEE;
   use IEEE.STD LOGIC 1164.ALL;
 3
 4
    entity Mux PC is
        Port ( S FLAG : in STD LOGIC;
 5
               Operandol : in STD_LOGIC_VECTOR (7 downto 0);
 6
 7
               SEL_PC : in STD_LOGIC_VECTOR (2 downto 0);
               ESCR PC : out STD LOGIC);
8
    end Mux_PC;
9
10
   architecture Behavioral of Mux PC is
11
12
13
      process (S_FLAG, Operandol, SEL_PC)
14
15
         begin
             case SEL PC is
16
                when "000" => ESCR PC <= '0';
17
               when "001" => ESCR_PC <= '1';
18
                when "010" => ESCR PC <= S FLAG;
19
               when "011" => ESCR PC <= Operandol(7);
20
                when "100" => ESCR_PC <= not(Operandol(7) or Operandol(6) or Operandol(5) or
21
                Operandol(4) or Operandol(3) or Operandol(2) or Operandol(1) or Operandol(0));
22
                when others => ESCR_PC <= 'X';
23
24
            end case:
      end process:
25
26
27 end Behavioral;
```

8.1.1.9. ROM de descodificação (ROM)

```
1 library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
    entity ROM_Descodificacao is
 5
         Port ( Opcode : in STD_LOGIC_VECTOR (4 downto 0);
                Sel_ALU : out STD_LOGIC_VECTOR (2 downto 0);
 6
                Escr_Perif_Saida : out STD_LOGIC;
                Sel_Data : out STD_LOGIC_VECTOR (1 downto 0);
 8
                Escr_Registo : out STD_LOGIC;
 9
10
                WR : out STD_LOGIC;
                Sel_PC : out STD_LOGIC_VECTOR (2 downto 0);
11
                Comp Flag : out STD LOGIC;
Sel_Comp : out STD_LOGIC_VECTOR (2 downto 0));
12
13
14 end ROM Descodificacao;
15
    architecture Behavioral of ROM_Descodificacao is
16
17
    begin
18
        process (Opcode)
19
          begin
20
              case Opcode is
21
22
                 when "00000" => Sel_ALU <= "XXX"; Escr_Perif_Saida <= '0'; Sel_Data <= "01";
23
                 Escr Registo <= '1'; WR <= '0'; Sel PC <= "000"; Comp Flag <= '0'; Sel Comp <= "XXX";
24
25
                 when "00001" => Sel_ALU <= "XXX"; Escr_Perif_Saida <= '1'; Sel_Data <= "XX";
26
                 Escr Registo <= '0'; WR <= '0'; Sel PC <= "000"; Comp Flag <= '0'; Sel Comp <= "XXX";
27
28
                 -- LD Ri, constante
                 when "00010" => Sel_ALU <= "XXX"; Escr_Perif_Saida <= '0'; Sel_Data <= "11";
29
                 Escr_Registo <= '1'; WR <= '0'; Sel_PC <= "000"; Comp_Flag <= '0'; Sel_Comp <= "XXX";
30
31
                  -- LD Ri, [constante]
                 when "00011" => Sel_ALU <= "XXX"; Escr_Perif_Saida <= '0'; Sel_Data <= "10";
32
                 Escr_Registo <= '1'; WR <= '0'; Sel_PC <= "000"; Comp_Flag <= '0'; Sel_Comp <= "XXX";
33
34
                  -- ST [constante], RA
                 when "00100" => Sel_ALU <= "XXX"; Escr_Perif_Saida <= '0'; Sel_Data <= "XX";
35
36
                 Escr Registo <= '0'; WR <= '1'; Sel PC <= "000"; Comp Flag <='0'; Sel Comp <= "XXX";
37
                  -- ADD RA, RB
                 when "00101" => Sel_ALU <= "000"; Escr_Perif_Saida <= '0'; Sel_Data <= "00";
Escr_Registo <= '1'; WR <= '0'; Sel_PC <= "000"; Comp_Flag <='0'; Sel_Comp <= "XXX";</pre>
38
39
40
                  -- SUB RA, RB
                 when "00110" => Sel_ALU <= "001"; Escr_Perif_Saida <= '0'; Sel_Data <= "00";
41
                 Escr_Registo <= '1'; WR <= '0'; Sel_PC <= "000"; Comp_Flag <='0'; Sel_Comp <= "XXX";
42
```

```
43
                  -- AND RA.RB
                 when "00111" => Sel_ALU <= "010"; Escr_Perif_Saida <= '0'; Sel_Data <= "00";
44
                 Escr Registo <= '1'; WR <= '0'; Sel_PC <= "000"; Comp_Flag <='0'; Sel_Comp <= "XXX";
45
46
                  -- OR RA. RB
                  when "01000" => Sel_ALU <= "011"; Escr_Perif_Saida <= '0'; Sel_Data <= "00";
47
                 Escr Registo <= '1'; WR <= '0'; Sel PC <= "000"; Comp Flag <='0'; Sel Comp <= "XXX";
48
                  -- XOR RA, RB
49
                  when "01001" => Sel_ALU <= "100"; Escr_Perif_Saida <= '0'; Sel_Data <= "00";
50
                 Escr Registo <= '1'; WR <= '0'; Sel PC <= "000"; Comp Flag <= '0'; Sel Comp <= "XXX";
51
52
                  when "01010" => Sel_ALU <= "101"; Escr_Perif_Saida <= '0'; Sel_Data <= "XX";
53
                 Escr_Registo <= '0'; WR <= '0'; Sel_PC <= "000"; Comp_Flag <= '1'; Sel_Comp <= "XXX";
54
                   - JG constante
55
                  when "01011" => Sel_ALU <= "XXX"; Escr_Perif_Saida <= '0'; Sel_Data <= "XX";
56
57
                 Escr Registo <= '0'; WR <= '0'; Sel PC <= "010"; Comp Flag <= '0'; Sel Comp <= "000";
58
                  -- JGE constante
                  when "01100" => Sel_ALU <= "XXX"; Escr_Perif_Saida <= '0'; Sel_Data <= "XX";
59
                 Escr Registo <= '0'; WR <= '0'; Sel PC <= "010"; Comp Flag <= '0'; Sel Comp <= "001";
60
61
                  -- JE constante
                 when "01101" => Sel_ALU <= "XXX"; Escr_Perif_Saida <= '0'; Sel_Data <= "XX";
62
                 Escr_Registo <= '0'; WR <= '0'; Sel_PC <= "010"; Comp_Flag <='0'; Sel_Comp <= "010";
63
64
                  -- JLE constante
                 when "01110" => Sel_ALU <= "XXX"; Escr_Perif_Saida <= '0'; Sel_Data <= "XX";
65
                 Escr_Registo <= '0'; WR <= '0'; Sel_PC <= "010"; Comp_Flag <='0'; Sel_Comp <= "011";
66
67
                  -- JL constante
                 when "01111" => Sel_ALU <= "XXX"; Escr_Perif_Saida <= '0'; Sel_Data <= "XX";
Escr_Registo <= '0'; WR <= '0'; Sel_PC <= "010"; Comp_Flag <='0'; Sel_Comp <= "100";</pre>
68
69
70
                  -- JMP constante
                 when "10000" => Sel ALU <= "XXX"; Escr Perif Saida <= '0'; Sel Data <= "XX"; Escr Registo <= '0'; WR <= '0'; Sel PC <= "001"; Comp Flag <='0'; Sel Comp <= "XXX";
71
72
                  -- JN RA, constante
73
                  when "10001" => Sel ALU <= "XXX"; Escr Perif Saida <= '0'; Sel Data <= "XX";
74
                 Escr Registo <= '0'; WR <= '0'; Sel PC <= "011"; Comp Flag <= '0'; Sel Comp <= "XXX";
75
                   - JZ RA, constante
76
                  when "10010" => Sel_ALU <= "XXX"; Escr_Perif_Saida <= '0'; Sel_Data <= "XX";
77
78
                 Escr_Registo <= '0'; WR <= '0'; Sel_PC <= "100"; Comp_Flag <= '0'; Sel_Comp <= "XXX";
79
                  when others => Sel_ALU <= "XXX"; Escr_Perif_Saida <= '0'; Sel_Data <= "XX";
                 Escr_Registo <= '0'; WR <= '0'; Sel_PC <= "000"; Comp_Flag <= '0'; Sel_Comp <= "XXX";
81
              end case;
           end process;
83
84 end Behavioral:
```

8.1.2. Memória de Instruções

```
1 library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
     entity Memoria_Instrucoes is
          Port ( Endereco : in STD_LOGIC_VECTOR (7 downto 0);
Opcode : out STD_LOGIC_VECTOR (4 downto 0);
Sel_R : out STD_LOGIC;
 6
                   Constante : out STD LOGIC VECTOR (7 downto 0));
     end Memoria_Instrucoes;
10
     architecture Behavioral of Memoria Instrucoes is
11
12
13
14
        process (Endereco)
15
            begin
16
                case Endereco is
                     when "00000000" => Opcode <= "00010"; Sel_R <= '0'; Constante <= "00000011";
17
                     when "00000001" => Opcode <= "00100"; Sel R <= '0'; Constante <= "00000000";
18
                     when "00000010" => Opcode <= "00010"; Sel_R <= '0'; Constante <= "00010100";
19
                     when "00000011" => Opcode <= "00100"; Sel_R <= '0'; Constante <= "00000001";
20
                    when "00000100" => Opcode <= "00000"; Sel_R <= '0'; Constante <= "XXXXXXXXXX";
21
22
                    when "00000101" => Opcode <= "10001"; Sel R <= 'X'; Constante <= "00010110";
23
                     when "00000110" => Opcode <= "00010"; Sel_R <= '1'; Constante <= "00101000";
24
                    when "00000111" => Opcode <= "01010"; Sel_R <= 'X'; Constante <= "XXXXXXXX";
when "00001000" => Opcode <= "01100"; Sel_R <= 'X'; Constante <= "00011011";
when "00001001" => Opcode <= "01100"; Sel_R <= 'V'; Constante <= "000001011";</pre>
25
26
27
28
                    when "00001010" => Opcode <= "00100"; Sel_R <= '0'; Constante <= "00000011";
29
                    when "00001011" => Opcode <= "00011"; Sel_R <= '0'; Constante <= "000000001"; when "00001100" => Opcode <= "00010"; Sel_R <= '1'; Constante <= "00000001";
30
31
                     when "00001101" => Opcode <= "00110"; Sel R <= '0'; Constante <= "XXXXXXXXX";
32
33
                    when "00001110" => Opcode <= "10010"; Sel_R <= 'X'; Constante <= "00010100";
34
                    when "00001111" => Opcode <= "00100": Sel R <= '0': Constante <= "00000000":
35
                    when "00010000" => Opcode <= "00011"; Sel_R <= '0'; Constante <= "00000011";
36
                    when "00010001" => Opcode <= "00011"; Sel R <= '1'; Constante <= "00000010";
when "00010010" => Opcode <= "00101"; Sel R <= '0'; Constante <= "XXXXXXXXX";</pre>
38
                    when "00010011" => Opcode <= "10000"; Sel_R <= 'X'; Constante <= "00001010";
39
40
```

```
when "00010100" => Opcode <= "00011"; Sel_R <= '0'; Constante <= "00000011";
                     when "00010101" => Opcode <= "10000"; Sel_R <= 'X'; Constante <= "00011101";
                     when "00010110" => Opcode <= "00010"; Sel_R <= '1'; Constante <= "111111111";
43
                     when "00010111" => Opcode <= "01001"; Sel R <= '0'; Constante <= "XXXXXXXXX";
44
                     when "00011000" => Opcode <= "00010"; Sel R <= '1'; Constante <= "00000001";
45
46
                    when "00011001" => Opcode <= "00101"; Sel_R <= '0'; Constante <= "XXXXXXXXX";
when "00011010" => Opcode <= "10000"; Sel_R <= 'X'; Constante <= "00011101";
when "00011011" => Opcode <= "00011"; Sel_R <= '1'; Constante <= "00000001";</pre>
49
                     when "00011101" => Opcode <= "00110"; Sel_R <= '0'; Constante <= "XXXXXXXXX"; when "00011101" => Opcode <= "00001"; Sel_R <= '0'; Constante <= "XXXXXXXXX";
50
51
                     when "00011110" => Opcode <= "10000"; Sel R <= 'X'; Constante <= "00011110";
52
53
                     when others => Opcode <= "XXXXXX"; Sel_R <= 'X'; Constante <= "XXXXXXXXX";
                end case;
             end process;
56
57 end Behavioral;
```

8.1.3. Memória de Dados (RAM)

```
1 library IEEE;
 2 use IEEE.STD_LOGIC 1164.ALL;
 3 use IEEE.NUMERIC STD.ALL;
 4
 5
    entity RAM is
       Port ( Operandol, Address : in STD_LOGIC_VECTOR (7 downto 0);
 6
 7
               WR, Clock : in STD_LOGIC;
               Dados M : out STD LOGIC VECTOR (7 downto 0));
 8
    end RAM:
9
10
   architecture Behavioral of RAM is
11
    Type mem is array(256 downto 0) of STD_LOGIC_VECTOR(7 Downto 0);
12
13 Signal Memoria : mem := (others=>(others=>'0'));
14
15
       begin
16
         process (Clock)
17
            begin
18
                if rising edge(Clock) then
                   if WR = '1' then
19
20
                      Memoria(to integer(Unsigned(Address)))<=Operandol;</pre>
21
                   end if;
                end if:
22
23
             end process;
24
25 Dados M<=Memoria(to integer(Unsigned(Address)));</pre>
26
27 end Behavioral;
```