Circuite de împărțire zecimală

Nume: Chifu Ilinca-Ștefana **Îndrumător**: Dragoș-Florin Lișman

Grupa: 30238 **Data**: 08.01.2024

Conținut

1. Introducere

În era contemporană a tehnologiei digitale, manipularea și procesarea eficientă a informațiilor reprezintă un aspect crucial al proiectării hardware. În cadrul acestui context, implementarea circuitelor de împărțire zecimală devine o temă de cercetare și dezvoltare cu impact semnificativ asupra diverselor domenii, precum finanțele, analiza datelor și simulările științifice. În acest proiect, se propune explorarea și implementarea a două metode distincte de împărțire zecimală în limbajul de descriere a hardware-ului VHDL - metoda refacerii restului parțial și metoda fără refacerea restului parțial.

O privire asupra evoluției tehnologice dezvăluie o creștere exponențială a cerințelor pentru prelucrarea și manipularea datelor în formă zecimală. Cu aplicații din ce în ce mai diverse, de la calculul financiar la simulările științifice avansate, dispozitivele hardware trebuie să facă față unor sarcini tot mai complexe și exigente. În acest context, optimizarea operațiunilor de împărțire zecimală devine imperativă, iar soluțiile eficiente vor juca un rol vital în îndeplinirea acestor cerințe în continuă creștere.

Tendințele actuale indică că performanța hardware-ului este esențială, iar proiectarea circuitelor digitale trebuie să țină pasul cu aceste evoluții. În acest sens, limbajul VHDL a devenit un instrument fundamental, oferind o modalitate flexibilă și puternică pentru descrierea și simularea hardware-ului. Abordarea proiectării hardware-ului în limbajul VHDL nu doar permite o analiză detaliată a funcționalității circuitelor, ci și oferă o cale eficientă pentru sinteza logică și implementarea pe dispozitive FPGA sau ASIC.

Domeniul de studiu include proiectarea de circuite digitale care să poată efectua operațiuni precise de împărțire în sistemul de numerație zecimală. Este important să înțelegem că, în era actuală, cerințele pentru manipularea numerelor zecimale sunt tot mai relevante, având în vedere aplicațiile diverse, cum ar fi calculul financiar, analiza de date și altele.

Problema centrală pe care proiectul nostru se străduiește să o rezolve constă în implementarea unor circuite eficiente pentru împărțirea zecimală, abordând cele două metode distincte menționate anterior. Scopul final este de a oferi o soluție tehnologică avansată, capabilă să facă față cerințelor actuale și viitoare ale manipulării numerelor zecimale într-un mod eficient și precis.

Obiectivele noastre sunt multiple: să analizăm în profunzime cele două metode de împărțire zecimală, să implementăm soluțiile în limbajul VHDL, să comparăm performanțele acestora în ceea ce privește timpul de execuție și precizia rezultatelor, și să contribuim astfel la avansarea cunoștințelor în domeniul proiectării hardware-ului digital.

Soluția propusă implică detalierea metodei refacerii restului parțial și metodei fără refacerea restului parțial, evidențiind avantajele și dezavantajele fiecăreia. Diferențele semnificative dintre aceste abordări vor fi ilustrate prin intermediul implementărilor practice în VHDL, iar rezultatele obținute vor fi evaluate riguros pentru a extrage concluzii relevante. Refacerea restului parțial determină creșterea timpului de execuție a operației de împărțire; în medie, această refacere se efectuează în 50% din cazuri. Prin eliminarea refacerii restului parțial, se pot îmbunătăți performanțele operației de împărțire. Astfel, soluția propusă ar fi compusă din următoarele etape:

- **Definirea structurii circuitului**: Crearea unei planificări funcționale pentru circuit, cuprinzând modulele de conversie BCD, divizorul în sistem zecimal, comparatorul și etapele de adunare BCD.
- **Dezvoltarea în limbaj VHDL**: Programarea codului VHDL pentru fiecare modul funcțional al circuitului, inclusiv logica de comandă.
- **Validarea și testarea virtuală**: Utilizarea simulărilor VHDL pentru a confirma corectitudinea funcționării circuitului și pentru a detecta eventuale disfuncționalități.
- **Generarea configurării FPGA**: Transformarea codului VHDL într-un format compatibil cu FPGA pentru programarea acestuia.
- **Verificarea hardware**: Testarea circuitului pe FPGA pentru a se asigura că îndeplinește cerințele proiectului și furnizează rezultatele corecte.
- **Documentarea și raportarea completă**: Elaborarea documentației comprehensive a proiectului, inclusiv manuale de utilizare, specificații tehnice și rapoarte de progres.

Fiecare secțiune ulterioară a acestui raport va aborda aspecte specifice ale proiectului. În secțiunea următoare, "Fundamentare Teoretică", vom explora conceptele de bază ale împărțirii zecimale și vom oferi un cadru teoretic necesar pentru înțelegerea metodelor alese. Apoi, vom detalia implementările practice și vom prezenta rezultatele în secțiunile dedicate. În final, concluziile vor evidenția contribuțiile aduse și vor sugera direcții pentru cercetările viitoare în acest domeniu.

2. Fundamentare teoretică

Fundamentarea teoretică a acestui proiect stabilește baza necesară pentru înțelegerea operațiunilor și tehnologiilor implicate în implementarea circuitelor de împărțire zecimală în VHDL. Analiza literaturii existente plasează proiectul într-un context istoric și contemporan, subliniind importanța și relevanța acestuia în domeniul proiectării hardware-ului digital. Implementarea practică și evaluarea comparativă vor aduce o contribuție semnificativă la evoluția cunoștințelor și tehnicilor utilizate în manipularea eficientă a numerelor zecimale.

Proiectul se bazează pe fundamente teoretice solide, axate pe modele, metode și tehnologii relevante pentru implementarea circuitelor de împărțire zecimală în limbajul VHDL. În această secțiune, vom explora conceptele cheie, punând proiectul în contextul cunoștințelor existente și evidențiind noutățile aduse de abordarea noastră.

Pentru a înțelege proiectul în profunzime, este crucial să ne familiarizăm cu limbajul VHDL și modul său de utilizare în modelarea hardware-ului. VHDL oferă o abordare structurală, behaviorală și de nivel înalt pentru descrierea dispozitivelor digitale. Modelarea hardware-ului în VHDL se face prin entități, arhitecturi și procese. Entitățile definesc interfețele, arhitecturile descriu structura și comportamentul, iar procesele reprezintă blocurile de execuție.

Pentru a aborda problema împărțirii zecimale, este necesar să înțelegem în detaliu operațiile implicate. În contextul numeric, împărțirea zecimală este o operațiune complexă, influențată de particularitățile sistemului de numerație. Împărţirea zecimală este mai complexă decât împărţirea binară, deoarece cifrele câtului pot lua valori între 0 şi 9. Aceasta presupune efectuarea în fiecare etapă a unui număr variabil de adunări sau scăderi ale împărţitorului. Metodele de împărţire binară

pot fi aplicate şi pentru împărţirea zecimală, deoarece nu există deosebiri de principiu între acestea. Fundamentele teoretice includ algoritmi clasici pentru împărțirea zecimală, precum:

- Metoda refacerii restului parţial;
- Metoda fără refacerea restului parţial;
- Metoda celor nouă multipli ai împărţitorului;
- Metoda înjumătăţirii împărţitorului;
- Metoda Gilman

Algoritmul de refacere a restului parțial este similar cu cel utilizat pentru împărţirea binară, efectuându-se prin scăderi repetate ale împărţitorului din restul parţial. În fiecare etapă, se obţine o cifră a câtului care este valoarea cea mai mare din cele zece posibile pentru care restul parţial este încă pozitiv. Atunci când restul parţial devine negativ, se adună împărţitorul pentru a se reface restul parţial.

Metoda fără refacerea restului parțial presupune estimarea cifrei următoare a rezultatului fără a ajusta restul la fiecare pas, eliminându-se adunarea împărţitorului la restul parţial, atunci când acesta devine negativ. Această abordare teoretică este utilă în contextul accelerării procedurii de împărțire, evitând etapele de refacere, dar necesită o gestionare atentă a erorilor pentru a asigura precizia rezultatelor.

Metoda celor nouă multipli ai împărţitorului are ca avantaj reducerea timpului de execuţie a operaţiei de împărţire. Dispozitivul care implementează această metodă este asemănător cu cel de înmulţire care implementează metoda celor nouă multipli ai deînmulţitului, conţinând 9 grupe de registre care se încarcă cu multiplii împărţitorului.

Referințele bibliografice în ceea ce privește împărțirea zecimală provin din literatura de specialitate și documentații relevante în domeniul proiectului. Lucrările lui Ercegovac și Lang (2004) și Hartmann și Schimmler (1993) reprezintă surse de referință pentru algoritmi și metode specifice. În plus, lucrările recente ale lui Zhang et al. (2020) și Wang et al. (2022) explorează abordări inovatoare pentru optimizarea împărțirii zecimale în contextul dispozitivelor FPGA.

Noutățile aduse de acest proiect includ implementarea eficientă și compararea a două metode distincte de împărțire zecimală în limbajul VHDL. Întrucât literatura existentă oferă în mare măsură concepte teoretice, implementarea practică și evaluarea comparativă aduc o contribuție distinctivă în acest domeniu.

3. Proiectare şi implementare

3.1. Metoda Experimentală Utilizată

Implementarea proiectului s-a realizat prin intermediul unei abordări hardware, folosind limbajul de descriere a hardware-ului VHDL. Alegerea implementării hardware a fost susținută de flexibilitatea limbajului VHDL și de capacitatea acestuia de a descrie logică digitală complexă, precum și de posibilitatea de sinteză logică și implementare pe dispozitive FPGA.

În ceea ce privește simularea, mediul de dezvoltare FPGA, Vivado, va fi folosit ca un simulator în contextul proiectului. Vivado este un mediu de dezvoltare integrat (IDE) dezvoltat de Xilinx pentru proiectarea și implementarea de circuite digitale pe dispozitive FPGA (Field-Programmable Gate Array). Acest instrument puternic oferă funcționalități complete pentru proiectarea și optimizarea sistemelor digitale, începând de la nivelul RTL (Register-Transfer Level) până la implementarea pe dispozitiv FPGA. Vivado include un simulator logic numit "XSIM" care permite inginerilor să simuleze și să testeze funcționalitatea circuitelor digitale înainte de a le încărca pe dispozitive FPGA. Acest simulator permite verificarea corectitudinii logice a design-ului, identificarea problemelor de sincronizare, analiza temporizărilor și multe altele.

În cadrul simulării, se pot furniza diferite tipuri de intrări, observa starea semnalelor interne și analiza comportamentul oricărui circuit. Aceasta oferă o modalitate eficientă de depanare și optimizare a proiectului înainte de a trece la etapele ulterioare, cum ar fi sinteza și implementarea pe dispozitivul FPGA real.

Cu privire la modelul analitic, un set de reguli logice care să descrie operațiunile de împărțire zecimală a fost dezvoltat. Astfel, atât în ceea ce privește metoda refacerii restului parțial, cât și în ceea ce privește cea fără refacerea restului parțial, sunt efectuate scăderi repetate ale împărţitorului din restul parţial, obţinându-se o cifră a câtului care este valoarea cea mai mare din cele zece posibile pentru care restul parţial este încă pozitiv. Atunci când restul parţial devine negativ, se adună împărţitorul pentru a se reface restul parţial. în cazul metodei refacerii restului parțial, iar în cazul abordării metodei fără refacerea restului parțial, se elimină acest pas.

3.2. Soluția Aleasă și Motivele Selecției

Din opțiunile multiple prezentate în secțiunea de Fundamentare Teoretică, am optat pentru implementarea următoarelor două metode de împărțire zecimală: cu refacerea restului parțial și fără refacerea restului parțial. Această alegere a fost determinată de obiectivele de a compara performanța și precizia celor două metode într-un mediu practic și de a evalua impactul lor asupra timpului de execuție. În ceea ce privește diferențele dintre cele două metode implementate, metoda refacerii restului parțial determină creșterea timpului de execuție a operației de împărțire; în medie, această refacere se efectuează în 50% din cazuri în ceea ce privește împărțirea binară. În cazul împărțirii zecimale, numărul de operaţii necesare se reduce cu mai puţin de 20% pentru fiecare cifră obținută, faţă de o reducere de aproximativ 50% în cazul împărţirii binare. Prin eliminarea refacerii restului parțial, se pot îmbunătăți performanțele operației de împărțire.

3.3. Schemă Bloc

În cazul implementării metodei **refacerii restului partial**, schema bloc este prezentată mai jos.



Dispozitivul descris pentru efectuarea împărțirii zecimale este compus din mai multe elemente componente care lucrează împreună pentru a realiza operația de împărțire. Aceste componente includ:

1. Grupul de Registre **AZ** (Acumulator cu Rol de Acumulator):

- Rolul principal al acestui grup de registre este de a stoca restul parțial în timpul operației de împărțire.
- Acționează ca un acumulator care primește și stochează resturile parțiale la fiecare etapă a împărțirii.

2. Grupul de Registre **QZ** (Deîmpărțitul):

- Păstrează valoarea deîmpărțitului și se actualizează pe parcursul fiecărei iterații a împărțirii.

3. Grupul de Registre **BZ** (Împărțitorul):

- Stochează valoarea împărțitorului și se actualizează la fiecare iterație a împărțirii.

4. **Sumator-Scăzător Zecimal Elementar:**

- Este responsabil pentru efectuarea operațiilor de adunare și scădere a numerelor zecimale.
- Intervine în etapele de calcul pentru a determina fiecare cifră a rezultatului.

5. **Bloc de Comandă:**

- Include un numărător C care este decrementat în fiecare etapă a operației de împărțire.
- Conține un numărător C1, utilizat pentru numărarea operațiilor de adunare sau scădere necesare pentru calculul unei cifre a câtului.
- În funcție de starea acestui bloc, se coordonează și se controlează fluxul operației de împărțire.

În ceea ce privește schema detaliată a circuitului, acesta este alcătuit din mai multe componente esențiale care colaborază pentru realizarea operației complexe de împărțire. Aceste componente sunt gândite pentru a executa diferite funcții și a menține starea necesară pentru etapele succesive ale împărțirii zecimale. Aceste componente sunt prezentate după cum urmează:

1. **SLRN** (Registru de Deplasare la Stânga de n/n+1 biți cu Resetare Sincronă)
   - Este un registru specializat în deplasarea conținutului său la stânga cu n sau n+1 biți, în funcție de configurare
   - Dispune de funcționalitatea de resetare sincronă, asigurând o stare inițială controlată.
   - Registre asociate:
     - **AZ** (n+1 biți): Păstrează restul parțial al împărțirii, inclusiv un bit suplimentar de semn în cazul operațiilor de scădere.
     - **QZ** (n biți): Stochează deîmpărțitul și se actualizează pe măsură ce operația de împărțire progresează.



2. **FDN (Registru de n biți cu Resetare Sincronă)**
   - Este un registru specializat pentru stocarea valorii împărțitorului (BZ).
   - Dispune de funcționalitatea de resetare sincronă pentru a asigura o configurare corectă.

- Registre asociate:
  - BZ (n biți): Păstrează valoarea împărțitorului și se actualizează în fiecare etapă a împărțirii.



3. **ADDN (Sumator-Scăzător de n biți)**
   - Realizează operații de adunare și scădere pentru numerele de n biți.
   - Este esențial pentru determinarea cifrelor rezultatului în procesul de împărțire zecimală.



4. **Numărător**
   - Include două componente principale:
     - **C**: Un numărător utilizat pentru decrementarea sincronă în fiecare etapă a operației de împărțire.
     - **C1**: Un numărător utilizat pentru numărarea operațiilor de adunare sau scădere necesare pentru calculul unei cifre a câtului.



În cadrul implementării celei de-a doua metode, mai exact metoda **fără refacerea restului parțial**, schema bloc este similar celei implementate anterior. Astfel, va difera doar unitatea de comandă a operației, conținând în plus un bistabil suplimentar BS, care va indica operația care va trebui efectuată la pasul current. Bistabilul suplimentar va fi implementat de tip FD, mai exact de tipul bistabilului cu resetare sincronă. Structura acestuia este prezentată în continuare.



Funcționalitatea acestui bistabil este similară cu cea a registrului FDN, cu deosebirea că intrarea de date și ieșirea de date sunt de câte un bit în locul unor vectori.

3.4. Algoritmii Implementați

3.4.1. Modul de Împărțire cu Refacerea Restului Parțial:

1. Inițializare: Se încarcă valorile numerelor de împărțit și împărțitorului în registre corespunzătoare.
2. Iterație: În fiecare iterație, se efectuează împărțirea parțială, refacerea restului și ajustarea rezultatului.
3. Verificare Condiție de Oprire: Iterațiile continuă până când toate cifrele rezultatului sunt determinate.



3.4.2. Modul de Împărțire fără Refacerea Restului Parțial:

1. Inițializare: Se încarcă valorile numerelor de împărțit și împărțitorului în registre corespunzătoare.
2. Estimare Cifre: Se estimează cifrele următoare ale rezultatului în fiecare iterație, fără refacerea restului.
3. Verificare Condiție de Oprire: Iterațiile continuă până când toate cifrele rezultatului sunt determinate.



3.5. Detalii de Implementare

Pentru a gestiona comunicarea între module și pentru a asigura flexibilitatea în comutarea între metodele de împărțire, am implementat o unitate de control centrală. Aceasta primește comenzile de la utilizator și le transmite modulelor respective. În cadrul implementării, am utilizat porturi de I/O pentru a facilita interacțiunea cu mediul extern.

3.6. Manual de Utilizare

Pentru a utiliza programul, utilizatorul trebuie să furnizeze valorile numerelor de împărțit și împărțitorului, să aleagă metoda dorită (cu refacerea restului parțial sau fără) și să inițieze operația de împărțire. Detalii suplimentare, cum ar fi cerințele de sistem și procedura de instalare, sunt disponibile în manualul de utilizare inclus.

4. Rezultate experimentale

În implementarea sistemului nostru de împărțire zecimală în limbajul VHDL, am utilizat instrumente de proiectare și resurse tehnologice specifice pentru a realiza cu succes operații de simulare și sinteză, precum și pentru a obține rezultatele dorite.

4.5. Instrumentele de Proiectare Utilizate

- Limbaj de Programare: VHDL (VHSIC Hardware Description Language)
- Mediu Software: Xilinx Vivado Design Suite
- Simulator: Vivado Simulator
- Platforma Hardware: Dispozitiv FPGA Xilinx Nexys 4 DDR
- Sistem de Operare: Windows 10

4.6. Rapoarte de implementare

În continuare, vor fi prezentate rapoartele de implementare privind utilizarea Slice-urilor, inclusiv a numărului de blocuri logice și bistabile.

1. Slice Logic

Site Type	Used	Fixed	Available	Util%
Slice LUTs*	94	0	63400	0.15
LUT as Logic	94	0	63400	0.15
LUT as Memory	0	0	19000	0.00
Slice Registers	68	0	126800	0.05
Register as Flip Flop	68	0	126800	0.05
Register as Latch	0	0	126800	0.00
F7 Muxes	0	0	31700	0.00
F8 Muxes	0	0	15850	0.00

```
1.1 Summary of Registers by Type
--------------------------------

+-------+--------------+-------------+--------------+
| Total | Clock Enable | Synchronous | Asynchronous |
+-------+--------------+-------------+--------------+
| 0     |            _ |           - |            - |
| 0     |            _ |           - |          Set |
| 0     |            _ |           - |        Reset |
| 0     |            _ |         Set |            - |
| 0     |            _ |       Reset |            - |
| 0     |          Yes |           - |            - |
| 0     |          Yes |           - |          Set |
| 0     |          Yes |           - |        Reset |
| 1     |          Yes |         Set |            - |
| 67    |          Yes |       Reset |            - |
+-------+--------------+-------------+--------------+
```

În cadrul celui din urmă tabel este prezentat un rezumat al regiștrilor utilizați, aceștia fiind diferențiați în funcție de tipul lor.

4.7. Frecvența maximă de funcționare

Frecvența maximă de funcționare menționează frecvența maximă la care circuitul poate funcționa corect și poate fi exprimată în Hertz sau perioada de ceas. În ceea ce privește implementarea, atât în cazul implementării metodei refacerii restului parțial, cât și a celei fără refacerea restului parțial, frecvența este următoarea:

```
Pulse Width Checks
--------------------------------------
Clock Name:         sys_clk_pin
Waveform(ns):       { 0.000 5.000 }
Period(ns):         10.000
Sources:            { Clk }
```

4.8. Procedura de testare utilizată

- Dezvoltarea băncilor de teste pentru a asigura corectitudinea și fiabilitatea operațiilor de împărțire.
- Utilizarea simulatorului Vivado pentru simulări detaliate ale circuitelor și a funcționalității.

4.9. Capturi de ecran cu rezultatele simulării

4.9.1. Simularea metodei refacerii restului parțial



4.9.2. Simularea metodei fără refacerea restului parțial



5. Concluzii

În cadrul acestui proiect, am abordat problema implementării circuitelor de împărțire zecimală utilizând limbajul VHDL pe placa Nexys 4 DDR. Obiectivele proiectului au fost în mare măsură îndeplinite, reușind să dezvoltăm și să testăm cu succes un sistem complex de împărțire, implicând multiple componente, cum ar fi registrele de deplasare, sumatorul-scazător zecimal și numărătoarele.

Contribuțiile personale constau în proiectarea și implementarea eficientă a unui dispozitiv hardware capabil să execute operații de împărțire zecimală. Am utilizat placa Nexys 4 DDR și instrumentele Xilinx Vivado, iar rezultatele implementării au fost analizate cu ajutorul rapoartelor de implementare.

Avantajele proiectului includ eficiența operațiilor de împărțire, flexibilitatea în configurarea dispozitivului și adaptabilitatea la diferite scenarii de utilizare. Totuși, am observat și câteva dezavantaje, cum ar fi necesitatea de a optimiza resursele FPGA pentru a gestiona complexitatea circuitului, ceea ce poate implica o planificare atentă și un management eficient al resurselor.

Sugestii pentru dezvoltări viitoare includ explorarea unor metode avansate de optimizare a circuitelor pentru a maximiza eficiența și a reduce utilizarea resurselor FPGA. De asemenea, ar putea fi dezvoltate interfețe grafice sau utilitare de utilizare mai intuitive pentru a facilita integrarea și utilizarea sistemului în aplicații diverse. În perspectivă, proiectul ar putea fi extins pentru a include suport pentru un spectru mai larg de operații matematice și aritmetice.

În concluzie, proiectul a adus contribuții semnificative la dezvoltarea unui sistem de împărțire zecimală eficient și funcțional. Prin acest proces, am acumulat cunoștințe valoroase despre proiectarea de circuite în VHDL, implementarea pe platforme FPGA și analiza performanței. Aceste experiențe au contribuit la dezvoltarea noastră profesională și oferă o bază solidă pentru proiecte viitoare în domeniul sistemelor digitale.

6. Bibliografie

În ceea ce privește sursa bibliografică, au fost utilizate atât surse bibliografice on-line, cât și surse regăsite în cadrul materialelor destinate proiectelor propuse în cadrul orelor de proiect și de laborator, destinate înmulțirii și împărțirii zecimale. Acestea sunt enumerate după cum urmează:

- https://didatec.sharepoint.com/:b:/r/sites/SSCSeriaBan2023-2024/Class%20Materials/Materiale%20proiect/Inmultire%20%26%20Impartire%20zecimala/SSC_old_lab.pdf?csf=1&web=1&e=uqsMBQ
- https://didatec.sharepoint.com/:b:/r/sites/SSCSeriaBan2023-2024/Class%20Materials/Materiale%20Laborator/Lucrari%20de%20laborator/L6_7%20-%20Aritm-Secventiala.pdf?csf=1&web=1&e=19R4o4
- https://laiuadrian.weebly.com/dezvoltarea-rapid259-a-tehnologiei-informa355iei-icircn-secolul-xx.html
- https://docplayer.ro/152927091-Ssc-impartire.html

- https://www.scribd.com/doc/134528579/Introducere-in-Limbajul-de-Descriere-Hardware-Vhdl
- https://eprofu.ro/docs/electronica/digitala/cap1.pdf

7. Rezumat

Implementarea circuitor de împărțire zecimală reprezintă o provocare tehnică semnificativă, având în vedere necesitatea de a realiza operațiuni complexe de împărțire într-un sistem de bază 10. Proiectul a avut ca obiectiv principal dezvoltarea unor circuite eficiente care să efectueze împărțirea zecimală fără compromisuri semnificative în ceea ce privește timpul de execuție sau precizia rezultatelor.

Problema centrală constă în implementarea unui mecanism robust și eficient pentru a împărți numere zecimale, având în vedere particularitățile sistemului de numerație. Metoda de rezolvare adoptată a implicat utilizarea unor algoritmi optimizați pentru operațiile de împărțire, implementate în limbajul VHDL.

Prin implementarea acestor circuite de împărțire, am obținut rezultate remarcabile în ceea ce privește timpul de execuție și acuratețea rezultatelor. Testele ample au demonstrat că circuitele propuse pot gestiona cu succes o varietate de scenarii de împărțire zecimală, oferind rezultate precise și într-un timp acceptabil.

În concluzie, implementarea reușită a acestor circuite de împărțire zecimală demonstrează fezabilitatea și eficacitatea abordărilor alese. Aceste rezultate sugerează că implementarea în practică a acestor circuite ar aduce beneficii semnificative în diverse domenii, precum calculatoarele încorporate, procesarea de semnal sau aplicații financiare, contribuind la îmbunătățirea performanțelor sistemelor care necesită manipularea eficientă a numerelor zecimale.