# 山东大学<u>计算机科学与技术</u>学院 计算机组成原理 课程实验报告

学号: 202100130022 | 姓名: 郭家宁 班级: 2021 级数据班

实验题目: RAM 实验

实验学时: 实验日期: 2022-11-23

实验目的: 1、了解 FPGA 中 RAM 的功能; 2、掌握 RAM 的参数设置和使用方法;

3、掌握作为随机存储器 RAM 的仿真测试方法,工作特性和读写方法。

硬件环境: 1. 实验室台式机 2. 计算机组成与设计实验箱

软件环境: Quartus II 软件

#### 实验内容与设计:

1、实验内容

在 FPGA 中利用嵌入式阵列块 EAB 可以构成存储器, RAM 的结构如图

8-1。数据从 ram\_dp0 的左边 D[7..0]输入, 从右边 Q[7..0]输出, R/W 为读/写控制信号端。当

输入数据和地址准备好以后,在 inclock 是地址锁存时钟,当信号上升沿到来时,地址被锁

存,数据写入存储单元。数据的读出控制是从 A[7..0]输入存储单元地址,在 CLK 信号上升沿


到来时,该单元数据从 Q[7..0]输出。R/W 是读/写控制端,低电平时进行读操作,高电平时

进行写操作; CLK 是读/写时钟脉冲信号; DATA[7..0]是 RAM\_dq0 的 8 位数据输入端; A[7..0]

是 RAM 的读出和写入地址; Q[7..0]是 RAM\_dq0

2.

#### 2、实验原理图



## 3、实验步骤


通过键 1、键 2 输入 RAM 的 8 位数据(选择实验台工作模式 1),键 3、键 4 输入存储器的 8

位地址。键 8 控制读/写允许, 低电平时读允许, 高电平时写允许; 键 7 (

CLKO)产生读/写

时钟脉冲,即生成写地址锁存脉冲,对 RAM 进行写/读操作;


(1). 建立初始化 ram 中的数据




. 进行读操作, 这里读取 3 号的数据




给予时钟脉冲后,读出 03 .进行写操作,写在 03 地址写入 41



. 读出写入的数据,读出为41





### 4、实验结果

实验结果如上图,即实验过程。

结论分析与体会:

对 RAM 的读写操作跟加了解,对随机读写存储器有了更深的理解与体会