

Средства симуляции ЦП и ОС

Лекция №10

Державин Андрей
Шурыгин Антон

Параллельная симуляция

Моделирование многопроцессорных систем


- В середине 2000-х годов прекратился интенсивный рост тактовой частоты процессоров
- Началась новая эра эффективного многопроцессорного вычисления

Moore's Law: The number of transistors on microchips doubles every two years

Moore's law describes the empirical regularity that the number of transistors on integrated circuits doubles approximately every two years. This advancement is important for other aspects of technological progress in computing – such as processing speed or the price of computers.

Our World
in Data

Transistor count



Data source: Wikipedia (wikipedia.org/wiki/Transistor_count)

OurWorldinData.org – Research and data to make progress against the world's largest problems.

Licensed under CC-BY by the authors Hannah Ritchie and Max Roser.

Закон Мура. Зависимость числа транзисторов на кристалле микропроцессора от времени.

Моделирование многопроцессорных систем

- Увеличение числа ядер вычислительной системы как способ повысить производительность
- Моделирование многопроцессорной системы в однопоточной симуляции






Рис. 2. Архитектура однопоточной симуляции многопроцессорной системы

Моделирование многопроцессорных систем

- CPU работают параллельно
- Не обязательно поддерживать настоящую параллельность исполнения
 - На то оно и параллельное
- Выдаем квант виртуального времени каждому процессору
- Как встроить это в систему DES?
 - Переключение контекста – тоже событие



Симулируемое время

Физическое время

Моделирование многопроцессорных систем

- Время симуляции растёт линейно с числом моделируемых ядер системы
- Если есть доступные ресурсы, почему бы их не задействовать?
- Ключевая идея – распределение работы на несколько потоков
- PDES – Parallel DES




Рис. 3. Архитектура симулятора SMP с ресурсной моделью системы распределением на несколько потоков

Сложности параллелизма

Сложности параллелизма

- Распределенная общая память
- Очередь событий
- Балансировка потоков
- Детерминизм модели





Рис. 4. Архитектура симуляции SMP вычислительной системы с распределением на несколько потоков



Память при многопроцессорной симуляции

Память

- Если моделируемая система – один многопроцессорный узел, то все **отлично!**



Память



- Распределенная общая память (англ. distributed shared memory)
 - Главная задача DSM – поддержка единого пространства[2]

Память

- Распределенная общая память (англ. distributed shared memory)
 - Главная задача DSM – поддержка единого пространства[\[2\]](#)
- Примитивы синхронизации
 - Атомарные инструкции
 - Критические секции
 - CAS[\[3\]](#), Load Linked/Store Cond – инструкции[\[4\]](#)
- Консистентность памяти
 - Барьеры (fence-инструкции)




Рис. 4. Архитектура симуляции SMP вычислительной системы с распределением на несколько потоков

Очередь событий при параллельной симуляции

Каузальная модель




Рис. 5. Нарушение корректности относительного положения событий. Новое событие оказалось в прошлом

Каузальная модель




Рис. 5. Картина в пространстве событий и времени
событий. Новое событие оказалось в прошлом

Консервативная модель

- Какие здесь уязвимости ?
- Подробнее [\[5\]](#)




Рис. 7. Консервативный сценарий параллельной симуляции

Самоблокировка консервативной модели

- Подробнее об алгоритме разрешения самоблокировок [\[5\]](#)




Рис. 8. Самоблокировка (англ. deadlock), при которой каждый процесс ожидает сигнала окончания блокировки от другого потока

Оптимистичные модели

- Подробнее об алгоритме оптимистической PDES системы [\[6\]](#)




Рис. 8. Симуляция с периодическими точками сохранения

Балансировка потоков

Баланс и барьеры




Рис. 9. Симуляция с барьерной синхронизацией

Литература

1. [Simulation Book, Grigoriy Rechistov, 2023](#)
2. [Graphite: A Distributed Parallel Simulator for Multicores, 2010](#)
3. [Wait-free synchronization, Maurice Herlihy, 1991](#)
4. Load Link, Store Conditional work, 1987
5. [Jayadev Misra. Distributed discrete-event simulation, 1986](#)
6. [Virtual Time \(Time Warp\), David R. Jefferson, 1985](#)