

计算机逻辑设计基础实验

实验 10、锁存器与触发器基本原理

董亚波 dongyb@zju.edu.cn

提纲



- □实验目的
- 口实验设备与材料
- 口实验任务
- □实验原理
- 口实验内容与步骤



实验目的



- □掌握锁存器与触发器构成的条件和工作原理
- □掌握锁存器与触发器的区别
- □ 掌握基本 SR 锁存器、门控 SR 锁存器、 D 锁存器、 SR 锁存器、 D 触发器的基本功能
- □ 掌握基本 SR 锁存器、门控 SR 锁存器、 D 锁存器、 SR 锁存器存在的时序问题



实验设备与材料



口实验设备

- 装有 Xilinx ISE 14.7 的计算机 1 台
- SWORD 开发板 1 套
- 口实验材料
 - ■无



实验任务



- □实现基本 SR 锁存器,验证功能和存在的时序问题
- 二实现门控 SR 锁存器,并验证功能和存在的时序问题
- □ 实现 D 锁存器,并验证功能和存在的时序问题
- □ 实现 SR 主从触发器,并验证功能和存在的时序问题
- □ 实现 D 触发器,并验证功能



实验原理



- 口构成锁存器的充分条件
 - 能长期保持给定的某个稳定状态
 - 有两个稳定状态: 0 、1
 - 在一定条件下能随时改变逻辑状态,即:置1或 置0


- 口最基本的锁存器有: SR 锁存器、D 锁存器
- 口锁存器有两个稳定状态,又称双稳态电路




SR 锁存器 (1)



口将两个具有 2 输入端的反向逻辑器件的输出与输入端交叉连起来,另一个输入端作为外部信息输出端,就构成最简单的 SR 锁存器




RS	QQ	说明	
0 0	QQ	保持	
0 1	10	置1	
10	01	置 0	
11	0 0	未定义	






SR 锁存器 (2)





RS	QQ	说明
0 0	11	未定义
0 1	0 1	置0
10	11	置1
11	QQ	保持






仿真




```
R=1;S=1; #50;
```






门控 SR 锁存器





CRS	QQ	说明
0××	QQ	保持
100	QQ	保持
101	10	置1
110	0 1	置 0
111	11	未定义






仿真



```
C = 1:
R = 1; S = 1; #50;
R = 1; S = 0; #50;
R = 1; S = 1; #50;
R = 0; S = 1; #50;
R = 1; S = 1; #50;
R = 0; S = 0; #50; Name
R = 1; S = 1; #50;
C = 0;
R = 1; S = 1; #50;
R = 1; S = 0; #50;
R = 1; S = 1; #50;
R = 0; S = 1; #50;
R = 1; S = 1; #50;
R = 0; S = 0; #50;
R = 1: S = 1: #50:
```







D锁存器



- □基本 SR 锁存器缺点: 存在不确定状态
- 口解决方法: 消除不确定状态



CD	QQ	说明
0 ×	QQ	保持
10	01	置 0
11	10	置1



- · 只需1个数据输入端 D
- ·輸出端Q等于輸入端D
- 采用电平控制 C

仿真




```
C=1;D=1; #50;
```

D=0; #50;

C=0; D=1; #50;

D=0





锁存器的空翻现象



- □ D 锁存器的缺点:存在空翻现象——如果 D 锁存器 直接用在时序电路中作为状态存储元件,当使能控 制信号有效时,会导致该元件内部的状态值随时多 次改变,而不是保持所需的原始状态值
- □解决方法:消除空翻现象,使每次触发仅使锁存器 的内部状态仅改变一次
- □如何搭建电路,在仿真时验证锁存器的空翻现象?



触发器



- □ 触发:外部输入使锁存器状态改变的瞬间状态
- □ 触发器: 在锁存器的基础上使每次触发仅使状态改变一次的锁存电路(双稳态)

主从触发器

用两个锁存器,主锁存器在脉冲控制下接收输入数据,从锁存器在脉冲结束后改变并保持状态。

触发器

边沿触发器 — 利用直流反馈原理(维持阻塞) 利用内部电路延迟时间不同

利用时钟上升沿或下降沿变换状态,其他时间保持状态


常见的触发器有:主从 SR 触发器、 D 触发器、 JK 触发器、



SR主从触发器



- □由两个钟控 S-R 锁存器串联构成,第二个锁存器 的时钟通过反相器取反
- □ 当 C=1 时,输入信号进入第一个锁存器(主锁存器)
- 口当 C=0 时, 第二个锁存器(从锁存器)改变输出
- □ 从输入到输出的通路被不同的时钟信号值(C = 1



仿真


initial begin

end

always begin# 产生时钟

ehd大学


是否能够验证一次性采样问题如果不能,如何设计仿真波形




要求验证主从触发器存 在的一次性采样问题!

正边沿维持阻塞型 D 触发器





异步控制		上升沿触发			
R	S	C_{P}	D	Q	Q
0	1	×	×	0	1
1	0	×	×	1	0
1	1	1	0	0	1
1	1	1	1	1	0





仿真



initial begin

D = 0; #150;

D = 1; #150;


end

always begin

C=0; #50;

C=1; #50;

end





实验内容与步骤



- □ 实现基本 SR 锁存器,验证功能和存在的时序问题
- □ 实现门控 SR 锁存器,并验证功能和存在的时序问题
- □ 实现 D 锁存器,并验证功能和存在的时序问题
- □ 实现 SR 主从触发器,并验证功能和存在的时序问题
- □ 实现 D 触发器,并验证功能



基本 SR 锁存器



- □新建工程 MyLATCHS
- □新建源文件 SR_LATCH. sch
- 口用原理图方式设计
- □用 NAND2 实现

□仿真



门控 SR 锁存器



- 口新建源文件 CSR_LATCH. sch
- □用原理图方式设计
- □用 NAND2 实现

□仿真

口生成自定义符号的 CSR_LATCH. sym



D锁存器



- □新建源文件 D_LATCH. sch
- 口用原理图方式设计
- □用 NAND2 实现

- □仿真
- □搭建电路验证空翻现象



SR主从触发器



- □新建源文件 MS_FLIPFLOP. sch
- □用原理图方式设计
- □调用 CSR_LATCH 实现

口仿真,仿真波形需要体现一次性采样问题



D触发器



- □新建源文件 D_FLIPFLOP. sch
- 口用原理图方式设计
- □调用 NAND3 实现

□仿真





Thank You!

