

三种量子计算硬件平台上的表面码逻辑错误率比较

从物理机制、平台感知编译到数值实验结果

ZJU QI 2026 Group B

2026 年 6 月

摘要

本报告围绕项目题目 “Comparative Study of Physical Properties and Error Correction Overhead Across Different Qubit Platforms” 展开，比较超导、中性原子和离子阱三类硬件平台在表面码纠错下的逻辑错误率和资源开销。报告的核心思想是：不能只用单个物理门保真度判断一个平台是否适合量子纠错；在完整的 syndrome extraction 调度中，测量、复位、等待、原子移动和离子输运都会通过时间开销转化为有效噪声。

项目实现了两类电路模型。第一类是 Stim 内置的 rotated surface-code memory 电路，使用聚合噪声参数，适合验证阈值定理式的基线行为。第二类是平台感知编译器，逐门构造超导、中性原子和离子阱的物理操作序列，并用 T_1/T_2 与实际等待时间生成 idle 噪声。实验结果显示：在 builtin 模型下，增大码距 d 会带来清晰的指数抑制；但在平台感知 compiler 模型下，idle/dephasing 噪声形成噪声底，三类平台在 $d \leq 19$ 内均无法达到 $P_L = 10^{-6}$ 的目标。进一步的 qLDPC 对比说明，高编码率不自动意味着更低逻辑错误率；若非局域连接带来更多 shuttling，qLDPC 的编码密度优势会被时间开销显著削弱。

目录

1 研究问题与报告主线	3
2 表面码与逻辑错误率	3
2.1 稳定子测量的基本结构	3
2.2 从整次实验错误率到每轮逻辑错误率	4
2.3 阈值图像与码距指数抑制	4
2.4 物理错误预算的组成	4
3 三种平台的物理机制	5
3.1 超导平台：快门与短相干时间的权衡	5
3.2 中性原子平台：可重构阵列与 shuttling 代价	5
3.3 离子阱平台：高保真门与输运时间	6

目录	2
4 代码模型与实验搭建	6
4.1 项目结构	6
4.2 平台参数	6
4.3 builtin 与 compiler 的区别	7
4.4 采样与解码	7
5 实验一：P_L 随物理错误率变化	7
6 实验二：P_L 随码距变化	8
7 实验三：三平台自然工作点综合比较	8
7.1 自然工作点下的 P_L	9
7.2 达到 $P_L = 10^{-6}$ 所需码距	9
8 实验四：中性原子平台上的 qLDPC 与 surface code	9
8.1 比较对象与设置	9
8.2 主要结果	10
9 综合分析	10
9.1 为什么 builtin 与 compiler 给出相反工程结论	10
9.2 三平台的主要瓶颈	10
9.3 对资源开销的含义	11
10 结论与后续方向	11

1 研究问题与报告主线

本项目的研究对象是三种主流量子计算硬件平台：

- 超导平台，以 Google Willow 一类二维 transmon 阵列为代表；
- 中性原子平台，以 Harvard/QuEra 的 Rydberg 原子阵列为代表；
- 离子阱平台，以 Quantinuum H2 的 QCCD 架构为代表。

项目目标不是简单比较“哪一个平台的双比特门保真度最高”，而是比较这些平台在同一个逻辑任务中的表现：为了实现一个可靠的逻辑量子比特，需要多少物理比特、多少操作轮数，以及最终每轮逻辑错误率 P_L 是多少。这里选择表面码作为统一基准，因为表面码只要求局域稳定子测量，和许多当前硬件架构相对兼容，也是容错量子计算中最常用的基线模型之一。

报告的逻辑顺序如下。第一，我们先说明表面码怎样把物理错误转化为逻辑错误，并给出后面所有实验都要用到的公式。第二，我们分别梳理三种平台的物理机制，重点不是泛泛介绍硬件，而是解释哪些物理过程会在纠错循环中变成错误预算。第三，我们介绍项目代码中的两种电路构建方式，即 builtin 模型和 platform-aware compiler 模型。第四，我们详细分析四组实验结果： P_L 随物理噪声变化、 P_L 随码距变化、三平台综合对比，以及中性原子平台上 surface code 与 qLDPC BB 码的比较。最后，我们总结当前结果给出的工程启示。

2 表面码与逻辑错误率

2.1 稳定子测量的基本结构

表面码把一个逻辑量子比特编码到二维格点上的许多物理量子比特中。以 rotated surface code 为例，码距为 d 时，数据比特数量约为 d^2 ，辅比特数量约为 $d^2 - 1$ ，总物理比特数近似为

$$N_{\text{phys}} \approx 2d^2 - 1.$$

数据比特保存逻辑信息，辅比特周期性测量局域稳定子。典型稳定子为

$$S_X = \prod_{i \in \partial f} X_i, \quad S_Z = \prod_{i \in \partial f} Z_i,$$

其中 ∂f 表示某个面或顶点附近参与稳定子测量的数据比特集合。每一轮 syndrome extraction 包括辅比特复位、若干层两比特纠缠门、辅比特测量，以及相邻轮测量结果之间的 detector 构造。

如果连续两轮同一个稳定子测量结果发生变化，就说明这两轮之间可能出现了错误。解码器的任务是根据 detector pattern 估计最可能的错误链，并判断是否需要施加恢复操作。项目中 surface code 默认使用 MWPM，即最小权完美匹配；也提供 Union-Find 接口。qLDPC BB 码由于 detector error model 可能含有超边，不能直接由普通 MWPM 处理，因此实验四使用 BP+OSD 解码器。

2.2 从整次实验错误率到每轮逻辑错误率

仿真一次 memory experiment 时, 电路包含 R 轮 syndrome extraction。采样得到整次实验的逻辑失败概率 P_{run} 后, 项目把它折算为每轮每逻辑比特的逻辑错误率 P_L 。采用的关系为

$$P_L = \frac{1 - (1 - 2P_{\text{run}})^{1/R}}{2}.$$

这个公式来自二元逻辑翻转模型。若每轮独立发生逻辑翻转, 概率为 P_L , 则 R 轮后奇数次翻转的概率为

$$P_{\text{run}} = \sum_{\substack{k=1 \\ k \text{ odd}}}^R \binom{R}{k} P_L^k (1 - P_L)^{R-k} = \frac{1 - (1 - 2P_L)^R}{2}.$$

反解即得到上式。低错误率下, $(1 - 2P_L)^R \approx 1 - 2RP_L$, 因此 $P_L \approx P_{\text{run}}/R$ 。

2.3 阈值图像与码距指数抑制

理想的阈值图像可以写成

$$P_L \approx A \left(\frac{p_{\text{eff}}}{p_{\text{th}}} \right)^{(d+1)/2},$$

其中 p_{eff} 是一轮纠错中综合后的有效物理错误强度, p_{th} 是阈值, A 是与电路和解码器有关的常数。当 $p_{\text{eff}} < p_{\text{th}}$ 时, 增大码距 d 应当指数压低逻辑错误率; 当 $p_{\text{eff}} > p_{\text{th}}$ 时, 增大 d 不再有益。

对于固定物理错误率 p 的实验, 项目也使用等价的经验式

$$P_L \approx \Lambda p^{(d+1)/2}.$$

取对数后

$$\log_{10} P_L \approx \log_{10} \Lambda + \frac{d+1}{2} \log_{10} p.$$

如果实验结果确实符合阈值以下的表面码行为, 那么在半对数图中 P_L 会随 d 快速下降; 反之, 如果出现平台相关的额外 idle 噪声, p_{eff} 就不再只是外部设定的门错误率, 指数抑制会被削弱甚至消失。

2.4 物理错误预算的组成

在一个真实纠错循环中, 有效物理错误不是单一参数, 而可以粗略写成

$$p_{\text{eff}} = c_1 p_{1Q} + c_2 p_{2Q} + c_3 p_{\text{meas}} + c_4 p_{\text{reset}} + c_5 p_{\text{idle}} + \dots$$

这里 p_{1Q} 、 p_{2Q} 、 p_{meas} 和 p_{reset} 分别表示单比特门、双比特门、测量和复位错误率。系数 c_i 不是普适常数, 而由电路结构、调度方式、硬件连接和解码器决定。

在平台感知编译器中, p_{idle} 不是手动给定的固定概率, 而由等待时间和相干时间推出。若一个量子比特空闲 Δt , 振幅弛豫和退相干会产生近似 Pauli 信道。代码中使用的形式可

概括为

$$p_x = p_y = \frac{1}{4} (1 - e^{-\Delta t/T_1}),$$

$$p_z = \frac{1}{2} (1 - e^{-\Delta t/T_2}) - p_x,$$

并施加 $T_2 \leq 2T_1$ 的物理约束，以保证纯退相干率非负。这个模型说明：即使门错误率很低，只要纠错循环中存在长时间等待、移动或输运，逻辑层看到的噪声也可能被 idle 主导。

3 三种平台的物理机制

3.1 超导平台：快门与短相干时间的权衡

超导平台通常以 transmon 作为物理量子比特。一个简化的 transmon 哈密顿量可写为

$$\frac{H}{\hbar} \approx \omega a^\dagger a - \frac{\alpha}{2} a^\dagger a^\dagger a a,$$

其中 α 是非谐性。transmon 的优势是微波控制成熟、门速度快、二维芯片布局天然适配表面码的局域相互作用。项目参数中超导平台采用 $p_{2Q} = 10^{-3}$ 、 $p_{1Q} = 3 \times 10^{-4}$ 、 $p_{\text{meas}} = 5 \times 10^{-3}$ ，并取 $T_1 = T_2 = 100 \mu\text{s}$ 。

超导平台的核心矛盾是：门快，但相干时间相对短。平台感知编译器将一轮表面码稳定子测量分成四个方向的 CZ 层，并在非参与比特和测量阶段加入 idle 退相干。因此，对超导平台来说，二维局域性和快门是优势，而测量阶段和短 T_1/T_2 是主要限制。

3.2 中性原子平台：可重构阵列与 shuttling 代价

中性原子平台用光镊阵列囚禁原子，常通过 Rydberg blockade 实现纠缠门。典型相互作用项为

$$H = \sum_i \frac{\Omega_i}{2} \sigma_i^x - \sum_i \Delta_i n_i + \sum_{i < j} \frac{C_6}{R_{ij}^6} n_i n_j.$$

最后一项体现 Rydberg 相互作用随距离快速衰减，是实现受控相位门和多体门的基础。项目参数中中性原子平台采用 $p_{2Q} = 6 \times 10^{-3}$ 、 $p_{1Q} = 10^{-3}$ 、 $p_{\text{meas}} = 5 \times 10^{-3}$ 、 $T_1 = 1 \text{ s}$ 、存储区 $T_2 = 1 \text{ ms}$ 。

中性原子的物理优势是原子阵列可重构、基态存储寿命较长；但在当前 compiler 模型中，纠缠操作采用双区结构：原子先从 storage zone 移动到 entangling zone，执行 Rydberg 门，再移动回去。一轮 surface-code syndrome extraction 分为 $B = 4$ 个方向批次，每批次需要来回移动，因此

$$t_{\text{round}} \approx 2B t_{\text{move}} + B t_{\text{gate}}.$$

项目取 $t_{\text{move}} = 200 \mu\text{s}$ ，门时间远小于移动时间，所以一轮中仅移动带来的 idle 时间约为

$$2 \times 4 \times 200 \mu\text{s} = 1.6 \text{ ms}.$$

这已经与 $T_2 = 1 \text{ ms}$ 同量级。因此中性原子平台在 compiler 模型中的主要瓶颈不是 Rydberg 门本身，而是 shuttling 期间所有 qubit 共同经历的 storage-zone 退相干。

3.3 离子阱平台：高保真门与输运时间

离子阱平台将离子囚禁在电磁势阱中，单比特门和双比特门保真度高，相干时间长。常见的 Mølmer-Sørensen 相互作用可形式化写为

$$H_{\text{MS}} \propto \eta \Omega (a e^{-i\delta t} + a^\dagger e^{i\delta t}) S_x.$$

项目参数中离子阱平台采用 $p_{2Q} = 10^{-3}$ 、 $p_{1Q} = 10^{-4}$ 、 $p_{\text{meas}} = 6 \times 10^{-3}$ ，并取 $T_1, T_2 > 10 \text{ s}$ 。

从物理门质量看，离子阱非常有竞争力。但在 QCCD 架构中，数据离子和辅离子可能位于不同 trap zone，需要通过输运把它们移动到同一区域进行相互作用。当前 compiler 用简化的双区模型描述这一过程：每次 ancilla-data 交互需要输运、做门、再输运回去。于是，离子阱平台的逻辑错误率不只由 MS 门错误率决定，还受到输运时间、测量串扰和较长操作周期的影响。

4 代码模型与实验搭建

4.1 项目结构

项目代码位于 `surface_code_study/`，核心模块如下：

- `platforms.py`: 定义三平台的门错误、测量错误、复位错误、idle 参数和 T_1/T_2 ；
- `circuit_builder.py`: 基于 Stim 内置 rotated surface code 构建 builtin 电路；
- `compilers/`: 实现平台感知编译器，包括超导、中性原子、离子阱和 qLDPC 中性原子编译器；
- `simulator.py`: 完成采样、解码和 P_L 统计；
- `experiments/`: 包含四组实验脚本；
- `results/`: 保存 JSON 数据和 PNG/PDF 图。

4.2 平台参数

当前实验使用的自然工作点参数如下。这里的 builtin idle 是聚合噪声概率，而 compiler 中的 idle 由 T_1/T_2 和调度时间重新推导。

参数	超导	中性原子	离子阱
p_{1Q}	3.0×10^{-4}	1.0×10^{-3}	1.0×10^{-4}
p_{2Q}	1.0×10^{-3}	6.0×10^{-3}	1.0×10^{-3}
p_{meas}	5.0×10^{-3}	5.0×10^{-3}	6.0×10^{-3}
p_{reset}	1.0×10^{-4}	5.0×10^{-3}	1.0×10^{-3}
p_{idle} builtin	1.0×10^{-2}	1.0×10^{-3}	1.0×10^{-6}
T_1	$100 \mu\text{s}$	1 s	$> 10 \text{ s}$
T_2	$100 \mu\text{s}$	1 ms	$> 10 \text{ s}$

4.3 builtin 与 compiler 的区别

builtin 模型调用

```
stim.Circuit.generated("surface_code:rotated_memory_z")
```

生成标准 memory 电路, 然后注入四类聚合噪声:

- Clifford 门后的 depolarization;
- 每轮前的数据比特 idle depolarization;
- 测量前 bit-flip;
- reset 后 bit-flip。

这个模型适合验证表面码的理论阈值行为, 但它不显式描述平台操作时间, 也不区分移动、输运、读出等待等物理过程。

compiler 模型则逐门构造电路。它先生成 rotated surface-code 布局, 再按照平台规则执行 reset、四个交互方向、测量和 detector 构造。最重要的是, compiler 会在每个实际等待阶段调用 T_1/T_2 idle 信道。因此 compiler 比 builtin 更接近硬件调度, 也更容易暴露平台时间开销。

4.4 采样与解码

surface-code 实验采用自适应 Monte Carlo 采样: 每个数据点持续采样直到积累约 100 个逻辑错误, 或达到最大 shot 数。这样在低 P_L 区域会自动增加采样次数。实验输出包括 P_L 、标准差、总 shots、逻辑错误数和是否触达采样上限。qLDPC 实验由于 BP+OSD 解码开销很大, 每个数据点只采样 50 shots, 因此误差条较大; 报告中的 qLDPC 趋势应理解为初步 benchmark。

5 实验一: P_L 随物理错误率变化

实验一固定 surface-code 码距 $d = 5$, 扫描平台自然参数的整体缩放因子 $p_{\text{scale}} \in [0.3, 3.0]$ 。图像文件为

results/builtin/exp1_pl_vs_p.png, results/compiler/exp1_pl_vs_p.png.

代表性数据如下。

模型与平台	$p_{\text{scale}} = 0.3$	$p_{\text{scale}} = 1.1$	$p_{\text{scale}} = 3.0$
builtin 超导	1.91×10^{-5}	8.36×10^{-4}	1.35×10^{-2}
builtin 中性原子	8.50×10^{-5}	3.41×10^{-3}	4.20×10^{-2}
builtin 离子阱	1.68×10^{-6}	7.17×10^{-5}	1.29×10^{-3}
compiler 超导	1.34×10^{-3}	3.28×10^{-3}	6.23×10^{-3}
compiler 中性原子	1.09×10^{-2}	3.47×10^{-2}	1.03×10^{-1}
compiler 离子阱	1.49×10^{-3}	3.39×10^{-3}	9.39×10^{-3}

builtin 结果符合直觉：物理噪声缩放 10 倍时， P_L 可跨越数个数量级。特别是离子阱在 builtin 模型中表现最好，因为它的聚合 idle 参数很低。

compiler 结果则明显不同。超导和离子阱的 P_L 随 p_{scale} 增大只缓慢上升；中性原子虽然也随门错误率上升，但整体处在更高区间。原因是 compiler 中存在由等待时间决定的噪声底。降低门错误率只能降低 $c_1 p_{1Q} + c_2 p_{2Q}$ 这部分，不能消除 $c_5 p_{\text{idle}}$ 。对中性原子而言， t_{move} 导致的 1.6 ms 量级 idle 与 $T_2 = 1 \text{ ms}$ 直接竞争，因此 P_L 被显著抬高。

6 实验二： P_L 随码距变化

实验二固定双比特门基准错误率为 $p = 0.1\%$ ，扫描 $d = 3, 5, 7, 9$ 。目标是检验增大码距是否带来指数压低。

模型与平台	$d = 3$	$d = 5$	$d = 7$	$d = 9$
builtin 超导	3.05×10^{-3}	6.68×10^{-4}	1.52×10^{-4}	4.58×10^{-5}
builtin 中性原子	1.53×10^{-4}	1.04×10^{-5}	1.06×10^{-6}	3.33×10^{-8}
builtin 离子阱	5.24×10^{-4}	4.86×10^{-5}	4.64×10^{-6}	4.78×10^{-7}
compiler 超导	4.71×10^{-3}	2.57×10^{-3}	2.66×10^{-3}	2.64×10^{-3}
compiler 中性原子	5.66×10^{-3}	8.48×10^{-3}	5.72×10^{-3}	5.99×10^{-3}
compiler 离子阱	5.39×10^{-3}	3.24×10^{-3}	3.03×10^{-3}	3.25×10^{-3}

builtin 结果呈现 textbook 行为：码距每增加 2，最低阶逻辑错误链长度增加 1，逻辑错误率近似按 $p^{(d+1)/2}$ 下降。中性原子在 builtin 模型中下降最快，是因为其聚合 idle 较低，且在这个固定 p 设定下门错误被有效压制。

compiler 结果揭示了本项目最重要的物理结论：码距增大不必然降低 P_L 。码距增大有两个相反效应。纠错能力提高，使最短逻辑错误链变长；但物理比特数约按 $2d^2 - 1$ 增加，更多 qubit 在每轮调度中经历 idle。若每个 qubit 每轮 idle 错误概率为 $p_{\text{idle}}^{(1)}$ ，总 idle 暴露可粗略估计为

$$p_{\text{idle, total}} \sim (2d^2 - 1)p_{\text{idle}}^{(1)}.$$

当这一项随 d^2 增长并占主导时，增大码距带来的纠错收益会被抵消。实验二中 compiler 曲线几乎变平，正是这个机制的数值体现。

7 实验三：三平台自然工作点综合比较

实验三使用各平台自然工作点，在 builtin 和 compiler 两种模型下比较 $d = 3, 5, 7, 9$ ，并估计达到 $P_L = 10^{-6}$ 所需最小码距。

7.1 自然工作点下的 P_L

模型与平台	$d = 3$	$d = 5$	$d = 7$	$d = 9$
builtin 超导	2.75×10^{-3}	6.62×10^{-4}	2.31×10^{-4}	3.91×10^{-5}
builtin 中性原子	5.15×10^{-3}	2.63×10^{-3}	1.51×10^{-3}	6.37×10^{-4}
builtin 离子阱	4.84×10^{-4}	5.07×10^{-5}	4.75×10^{-6}	5.56×10^{-7}
compiler 超导	4.85×10^{-3}	2.87×10^{-3}	2.27×10^{-3}	2.56×10^{-3}
compiler 中性原子	1.96×10^{-2}	2.97×10^{-2}	2.76×10^{-2}	2.76×10^{-2}
compiler 离子阱	5.70×10^{-3}	3.00×10^{-3}	3.07×10^{-3}	3.16×10^{-3}

builtin 中，离子阱表现最好，超导次之，中性原子较差。compiler 中，超导和离子阱都被压到 10^{-3} 量级，中性原子约在 10^{-2} 量级。这个排序变化说明：平台的“最好单项指标”不能直接推出逻辑层表现。中性原子有长 T_1 和可重构连接，但当前双区移动模型的 shuttling 代价非常高；离子阱有高保真门，但输运和测量仍进入完整时序；超导门快且局域，但短 T_1/T_2 仍限制 idle 噪声。

7.2 达到 $P_L = 10^{-6}$ 所需码距

平台	builtin 所需最小 d	builtin 对应 P_L	compiler 结果
超导	15	8.00×10^{-7}	$d \leq 19$ 未达到； $d = 19$ 时约 2.6×10^{-3}
中性原子	7	4.29×10^{-7}	$d \leq 19$ 未达到； $d = 19$ 时约 6.0×10^{-3}
离子阱	9	6.67×10^{-7}	$d \leq 19$ 未达到； $d = 19$ 时约 3.2×10^{-3}

这是项目中最强的对照之一。同一批平台参数，在 builtin 模型下给出乐观结论：合理码距即可达到 10^{-6} ；但在 compiler 模型下，即使 $d = 19$ 也距离目标约三到四个数量级。两者差异不来自解码器突然失效，而来自物理时序是否被显式建模。若忽略移动、输运、测量等待和非参与比特 idle，就会系统性低估逻辑错误率。

8 实验四：中性原子平台上的 qLDPC 与 surface code

8.1 比较对象与设置

实验四把比较从平台层扩展到码型层，在同一个中性原子物理模型下比较 surface code 和 $[[72,12,6]]$ BB qLDPC 码。设置如下：

项目	Surface code	BB qLDPC
码型	rotated surface, $d = 3, 5$	$[[72, 12, 6]]$
逻辑比特数 k	1	12
物理比特数	17 或 49	72 data + 72 ancilla
每轮移动批次	4	8
每轮移动 idle 时间	$0.8 ms$	$1.6 ms$
解码器	MWPM	BP+OSD, OSD-0
shots/点	2000	50

qLDPC 的优势是编码率高。BB 码用 144 个物理比特支持 12 个逻辑比特，若按包含 ancilla 的总物理比特估算，编码密度约为 $12/144 = 8.3\%$ ；而 $d = 5$ surface code 用 49 个物理比特支持 1 个逻辑比特，约为 2.0% 。但 qLDPC 的 Tanner 图非局域连接要求更多并行批次，因此 shuttling 成本更高。

8.2 主要结果

p_{2Q}	Surface $d = 3$	Surface $d = 5$	BB $[[72, 12, 6]]$
5.0×10^{-4}	5.73×10^{-3}	6.25×10^{-3}	1.37×10^{-2}
1.0×10^{-3}	5.22×10^{-3}	8.48×10^{-3}	4.37×10^{-2}
2.0×10^{-3}	8.13×10^{-3}	1.12×10^{-2}	2.82×10^{-2}
4.0×10^{-3}	1.21×10^{-2}	2.25×10^{-2}	8.79×10^{-2}
6.0×10^{-3}	1.96×10^{-2}	3.36×10^{-2}	6.03×10^{-2}
8.0×10^{-3}	2.69×10^{-2}	4.52×10^{-2}	1.89×10^{-1}
1.0×10^{-2}	2.79×10^{-2}	4.98×10^{-2}	2.29×10^{-1}

结果显示，当前中性原子模型下两种码都被 idle 噪声压制。所有 P_L 都远高于输入的双比特门错误率 p_{2Q} ，说明门错误不是唯一主导项。qLDPC 在多数点上的每逻辑比特每轮错误率高于 surface code，主要原因是它需要约两倍移动批次，使每轮 idle 时间翻倍。

这里要特别注意两个解释。第一，qLDPC 的 P_L 误差条较大，因为 BP+OSD 解码很慢，每个点只有 50 shots；因此数值不应过度精读，但数量级和趋势已经说明 shuttling 惩罚明显。第二，qLDPC 的 $k = 12$ 是真实优势。如果目标是构建大量逻辑比特，编码密度可能抵消部分 P_L 劣势；但在当前物理模型下，它没有自动带来更低的单逻辑比特错误率。

9 综合分析

9.1 为什么 builtin 与 compiler 给出相反工程结论

builtin 模型假设一轮中每类噪声都可用少数聚合参数描述。这种模型会自然呈现阈值以下的指数抑制，因此适合回答“给定某个抽象噪声强度，表面码是否工作”。

compiler 模型回答的是另一个更工程化的问题：为了在某个平台上执行同一个稳定子测量，实际要等待多久、移动多少次、输运多少次、测量多长时间。于是有效噪声应写成

$$p_{\text{eff}}(d) = p_{\text{gate}} + p_{\text{meas}} + p_{\text{reset}} + p_{\text{idle}}(d, t_{\text{schedule}}).$$

其中 p_{idle} 同时依赖码距和调度时间。若 p_{idle} 随物理比特数和操作批次增长， p_{eff} 就不是固定常数，阈值公式中的前提被破坏。实验二和实验三中 compiler 曲线变平，正是这个原因。

9.2 三平台的主要瓶颈

超导平台的瓶颈是短相干时间和测量等待。它的优势是二维局域布局天然适合 surface code，门时间短；劣势是 T_1/T_2 在百微秒量级，任何较长读出或空闲都会迅速变成退相干。

中性原子平台的瓶颈是 shuttling。存储区寿命长、阵列可重构是强优势，但当前双区模型每轮需要多次全局移动， 1.6 ms 的移动 idle 与 $T_2 = 1\text{ ms}$ 同量级，导致逻辑错误率被抬高。

离子阱平台的瓶颈是输运和测量。它拥有高保真门和长相干时间，但 QCCD 式操作使每次 ancilla-data 交互都可能包含输运等待。若输运调度没有优化，逻辑层仍会看到 10^{-3} 量级的噪声底。

9.3 对资源开销的含义

如果只看 builtin 模型，达到 $P_L = 10^{-6}$ 所需码距在 $d = 7$ 到 $d = 15$ 之间，对应物理比特数约为

$$N_{\text{phys}} \approx 2d^2 - 1,$$

即从约 97 个到 449 个物理比特支持一个逻辑比特。这是乐观估计。

若采用 compiler 模型，单纯增大 d 在当前参数下不能达到目标，因为逻辑错误率被 idle 噪声底限制。此时资源开销不能只写成“更大 d ”，而应转化为硬件工程目标：延长 T_2 、缩短测量时间、减少移动/输运批次、提高并行度、优化 layout 和 scheduling。换言之，纠错资源不仅是物理比特数量，也是时间资源和调度复杂度。

10 结论与后续方向

本项目得到的核心结论有四点。

第一，表面码可以作为三种硬件平台的统一比较语言，但比较时必须区分抽象噪声模型和平台时序模型。builtin 模型验证了阈值以下的指数抑制；compiler 模型则显示真实硬件调度可能引入不可忽略的 idle 噪声底。

第二，在平台感知模型中，主导 P_L 的往往不是双比特门错误率本身，而是等待、测量、移动和输运导致的退相干。特别是中性原子平台，shuttling 时间与 T_2 同量级，使其逻辑错误率显著高于 builtin 预期。

第三，码距增大不一定改善逻辑错误率。当更多物理比特带来的 idle 暴露随 d^2 增长时，纠错收益可能被抵消。这个结论在 surface code 的 compiler 实验和 qLDPC 对比中都出现。

第四，qLDPC 的高编码率是重要优势，但它必须与物理连接和调度代价一起评估。在当前中性原子双区模型下，BB qLDPC 码的非局域连接需要更多移动批次，因此单逻辑比特 P_L 高于 surface code；但在大规模逻辑比特需求下， $k = 12$ 的编码密度仍可能具有系统级价值。

后续工作应优先围绕三条线推进。第一，做 T_2 、测量时间、移动时间和输运时间的敏感性扫描，确定每个平台达到 $P_L = 10^{-6}$ 所需的硬件指标。第二，优化 platform-aware compiler 的调度和 layout，尤其是中性原子 qLDPC 的 qubit placement 与 batching。第三，提升 qLDPC 解码实验的统计量和解码器配置，从 OSD-0 扩展到更强的 OSD-CS 或窗口解码，以判断当前 qLDPC 劣势有多少来自物理 shuttling，多少来自低阶解码器。

报告对应文件

本报告依据以下项目文件整理:项目主题 `Topic.md`, 项目介绍 `README.md` 与 `summary.md`, 物理综述 `survey/*/review.md`, 物理知识笔记 `quantum_information_notes.md`, 代码 `surface_code_s`, 结果说明 `results/RESULTS.md`, 以及结果数据 `results/`。主要图像结果位于:

- `results/builtin/exp1_pl_vs_p.png`, `results/compiler/exp1_pl_vs_p.png`;
- `results/builtin/exp2_pl_vs_d.png`, `results/compiler/exp2_pl_vs_d.png`;
- `results/builtin/exp3_platform_compare.png`, `results/compiler/exp3_platform_compare.png`;
- `results/exp4_qldpc_vs_surface.png`.