

CIRCUITO SUMADOR RESTADOR, PARA NÚMEROS DE 8 BITS (agosto de 2020)

Bryan A. Carrillo, Samir B. Guzmán, Bryan S. Hernández
bacarrillo@espe.edu.ec

Resumen – El presente artículo tiene como objetivo principal explicar implementación realizada sobre el diseño de un circuito sumador – restador de 8 bits. Este diseño permite aplicar los conocimientos adquiridos en cuanto al manejo de los circuitos sumadores y como conectarlos en cascada para obtener más entradas de bits, también se analiza el concepto de resta en complemento A1 para presentación de la operación resta de nuestro circuito, además de la conversión realizada de código binario a BCD, que se mostrará a través de dos (3) Displays de 7 segmentos.

Será importante verificar en la simulación si el hecho de realizar una implementación multiplexando las salidas para mediante un switch de control poder elegir el resultado de la operación requerida

Índice de Términos – Complemento A1, circuito sumador, código BCD, bits.

I. INTRODUCCIÓN

La tecnología digital ha estado presente en nuestro medio desde hace varios años y ha evolucionado constantemente para facilitarnos el diseño y construcción de circuitos electrónicos complejos. En el presente documento presento la forma de crear un circuito electrónico sumador y restador de números de 8 bits es decir entre un mínimo de 0 y un máximo de 255.

El ingreso se ha dividido en unidad y decena del primer número y en unidad y decena del segundo número en código BCD, se utiliza código BCD ya que facilita la representación de números grandes a diferencia del código binario.

Para la selección de los datos a visualizar he utilizado multiplexor de 8 a 1 en el cual he utilizado 4 de las entradas y 2 bits de selección, lo cual ya cumple con lo planteado. Las operaciones de suma y resta se seleccionan mediante un interruptor, para la suma se utilizó el método de suma binaria y para la resta he utilizado el método de complemento a 1 que consiste en sumar el primer número y el complemento del segundo número y luego sumar 1 bit.

El resultado de la operación al igual que los números que interviene en la operación son seleccionados para ser visualizados en 3 displays, el circuito funciona a 5 voltios ya que las compuertas lógicas, circuitos integrados y

decodificadores que se utilizan en este circuito soportan este máximo de voltaje.

II. OBJETIVOS

Objetivo general

Implementar un circuito sumador – restador, para dos números de 8 bits, mostrando el resultado en displays de 7 segmentos.

Objetivos específicos

Visualizar el signo del resultado (en el caso que el resultado sea negativo).

Multiplexar las salidas para poder escoger que resultado se desea ver, ya sea suma o resta en los displays de 7 segmentos.

Comprobar el funcionamiento del diseño del contador mediante la simulación en proteus e implementada en constructor virtual (laboratorio virtual).

III. ESTADO DE ARTE

En 2019 LOAIZA AGUILAR ANGEL DANILO de la UNIDAD ACADÉMICA DE INGENIERÍA CIVIL CARRERA DE INGENIERÍA DE SISTEMAS ubicada en Machala-Ecuador diseño y construcción de un circuito electrónico que permita realizar las dos operaciones principales que son la suma y la resta entre dos palabras digitales, siendo cada palabra digital un número como máximo de dos cifras. Para la obtención de las operaciones matemáticas requeridas en el presente proyecto he utilizado como método principal la suma binaria, realizando todas las tablas de verdad necesarias para controlar el correcto funcionamiento del circuito, la elección de los datos a mostrar se ha realizado con la ayuda de multiplexores, he utilizado una memoria SRAM para almacenar los resultados, la visualización de la primera palabra digitales, de la segunda palabra digital, del resultado obtenido en la operación y del datos almacenado se presentara en números confeccionados a base de cinta led de alta luminosidad que requieren de un voltaje mayor al del circuito, es por ello que he utilizado transistores en unión bipolar para lograr esta visualización, para construir el circuito físico se recomienda utilizar los

circuitos integrados que estén en buen estado ya que si alguno esta imperfecto podría ocasionar que no obtengan los resultados esperados, también se recomienda leer el voltaje máximo que soporta cada uno de los circuitos integrados en sus respectivas hojas de datos y utilizar la fuente de energía adecuada. (LOAIZA AGUILAR ANGEL DANILO, 2019, p.1) [1].

REYES ERAZO, CRISTHIAN EDUARDO de la FACULTAD DE EDUCACIÓN TÉCNICA PARA EL DESARROLLO CARRERA DE INGENIERÍA EN TELECOMUNICACIONES de la Universidad Católica Santiago de Guayaquil El presente trabajo de titulación consiste en realizar la evaluación de las plataformas de simulación SIMULINK y QUARTUS II para la asignatura de Sistemas Digitales. La idea del trabajo es fundamental y formativa, porque existe otra herramienta de simulación que no se ha considerado en el programa de estudios de la asignatura Sistemas Digitales I y II. Por lo general, en estas asignaturas los estudiantes utilizan Isis Proteus y Multisim, ambas plataformas son amigables. En la búsqueda de información se pudo constatar que Simulink de MatLab, también permite desarrollar simulaciones de sistemas digitales. Los estudiantes de V Ciclo de Telecomunicaciones, Electrónica en Control y Automatismo y Eléctrico-mecánico pueden hacer uso del presente trabajo como guía y así profundizar más en el tema usando Simulink. Quartus II, es una plataforma que permite realizar programación en VHDL, diseño esquemático y diseño por máquinas de estados y esto a su vez se implementa en la FPGA de Altera disponible en el laboratorio de electrónica. Cabe mencionar que tanto Simulink como Quartus II, realizan múltiples aplicaciones para aplicaciones en telecomunicaciones. (REYES ERAZO, CRISTHIAN EDUARDO, 2019, p.1) [2].

IV. MARCO TEÓRICO

Sumadores

Un sumador es un circuito que realiza la suma de dos palabras binarias.

Comparadores

Los comparadores son circuitos combinacionales capaces de comparar dos combinaciones presentes en sus entradas indicando si son iguales o diferentes; en caso de ser diferentes, indican cuál de las dos es mayor.

Multiplexores

Son circuitos combinacionales con varias entradas y una única salida de datos. Están dotados de entradas de control capaces de seleccionar una, y solo una, de las entradas de datos para permitir su transmisión desde la entrada seleccionada hacia dicha salida

Transformación binario a BCD

Conversión de binario a BCD algoritmo de desplazamiento a la izquierda

1. Desplazar el número binario hacia la izquierda un bit.
2. Si alguno de los dígitos tiene una valor igual o mayor a cinco, sumar tres.
3. Repetir los pasos 1 y 2 la cantidad de bits del número binario que se quiere convertir.

V. LISTA DE COMPONENTES

- Simulador Proteus version 8.9.
- Laboratorio virtual Tinkercad.
- Compuertas NOR, OR, AND, X-OR.
- 2 comparadores 74LS85
- 6 sumadores 74LS283
- 4 multiplexores 74LS157
- 7 decodificadores 74LS48
- 7 displays 7 segmentos (cátodo común).
- 2 Dip-switch de 8 entradas
- 1 Dip- switch de 2 entradas
- 4 inversores 74LS04

VI. MAPA DE VARIABLES




Fig. 1. Mapa de variables

VII. EXPLICACIÓN DEL CÓDIGO FUENTE

Diagrama de bloques del circuito a diseñar:




Fig. 2. Diagrama de bloques

Variables de entrada:

Números A y B cada uno de 8 bits donde A0 y B0 son los menos significativos respectivamente:

A7,A6,A5,A4,A3, A2, A1, A0 ; B7,B6,B5,B4,B3, B2, B1,B0




Fig. 3. Entradas numero A y numero B

Las operaciones están codificadas con un bit de manera que tengamos las dos operaciones:

Op1	Operación
0	Suma
1	Resta




Fig. 4. Selección de operación

Variables de salida: Signo, E8, E7, E6, E5, E4, E3, E2, E1, E0




Fig. 5. Variables de salida

Operación Suma

Para realizar la operación de suma de dos números de 8 bits utilizamos 2 sumadores conectados el primer acarreo de salida al acarreo de entrada del siguiente sumador para obtener un sumador de 8 bits




Fig. 6. Circuito sumador

Operación resta

Para realizar la operación resta primero usamos dos comparadores de 4 bits conectados de forma que nos de uno de 8 bits que utilizaremos en la siguiente etapa




Fig. 7. Comparadores de 4 bits conectados de forma de 8 bits

A continuación, se utiliza 8 multiplexores 2 a 1 para la primera comparación $A < B$ donde entra al selector del multiplexor presentado en el lado izquierdo y así obtener el número mayor cuando sea el caso Y lo mismo con la segunda comparación $A > B$ para obtener el número menor




Fig. 8. Circuitos selector del número mayor y menor

Una vez ordenado el número mayor procedemos a utilizar dos sumadores de 4 bits conectados de forma que obtengamos uno de 8 bits donde las entradas será el número mayor sumado al complemento del número menor con un acarreo inicial de 1 para así obtener la resta




Fig. 9. Circuito restador

Signo

Para el signo utilizamos una compuerta And donde vemos que si el número A es menor a B y en la operación Op está en resta entonces este se activará indicándonos el signo




Fig. 10. Circuito para el signo

Salidas con multiplexores Para presentar las salidas utilizamos 10 multiplexores 2 a 1 conectados de la siguiente manera donde S son los bits del resultado de la suma y R son los bits del resultado de la resta controlados por OP que es la operación seleccionada y así indicándonos la respuesta de la operación que deseamos




Fig. 11. Salidas multiplexadas

Transformación de binario a BCD

Para esta última etapa el resultado obtenido máximo será de 9 bits más el signo para presentar este número en displays es necesario transformar el binario a BCD para esto usamos el método de transformación por desplazamiento el cual tiene de base desplazar bit a bit desde el más significativo hasta el menos significativo comparando si es mayor o igual a 5 si no lo es desplaza un bit caso contrario se suma 3 y a la respuesta se le compara igual que antes así hasta llegar al bit menos significativo

Se utiliza circuitos integrados de comparados sumadores y NOR para dicha transformación los comparadores son la entrada de los 3 bits más significativos comparados con el número 5 si es mayor o igual se suma 3 en el siguiente sumador y se desplaza un bit al siguiente comparador con las salidas del sumador a las entradas del comparador donde queda un bit flotando que se utilizara más adelante para seguir desplazando las centenas de la misma forma y así obtener la transformación




Fig. 12. Circuito conversor de binario a BCD

Salida en displays

Para esto se utiliza 4 displays y 3 decodificadores de BCD a 7 segmentos el primer display es el signo conectado directamente el segundo display con su respectivo codificador nos indica las centenas el tercer display nos indica las decenas y el cuarto nos indica las unidades todos estos decodificadores están conectados a las salidas de la transformación binaria a BCD




Fig. 13. Salidas en displays de 7 segmentos

VIII. CONCLUSIONES

La implementación del circuito Sumador/Restador nos ayudó a comprender no solo el funcionamiento de los integrados sumadores como el 74HC283, ya que también observamos como mediante el uso de los elementos MSI podemos llevar a cabo procesos más complejos de una forma más rápida y sencilla que al utilizar elementos SSI. Es por ello que se utilizó multiplexores y comparadores que nos ayudaron a reducir el tamaño del circuito.

Mientras más bits de código se quiera mostrar en displays, se requiere de un proceso más complicado, y en la vida real no existe integrados decodificadores de código binario a BCD.

En la realización de la simulación se pudo ratificar el funcionamiento de nuestro circuito sumador – restador, de entrada, tenemos dos números de 8 bits, lo cual nos dará una salida de hasta 9 bits en la mayor suma que se puede realizar.

IX. RECOMENDACIONES

Debemos ser ordenados para armar el circuito para que si tenemos alguna falla podamos encontrar rápido el error.

Se recomienda no mezclar integrados de tecnología TTL con tecnología Cmos ya que sus diseños admiten diferentes valores de voltajes y corriente, en este diseño de lo realizo debido a la escasez de modelos de integrados en la plataforma de Tinkercad.

Se recomienda tener conocimientos previos sobre circuitos sumadores y sus tablas de verdad, en conjunto con el datasheet de cada elemento que se usa en el circuito.

Es preciso planificar un cronograma con diagramas de Gantt en las diferentes aplicaciones que existen y para el desarrollo se recomienda el software Project.

X. MANUAL DE USUARIO

Para poder ingresar los números en código binario se lo hará mediante 8 switch, que corresponden a los 8 bits de que el usuario tiene permitido usar, es decir solo se puede sumar o restar números que no sobrepasen el valor de 255 (1111 1111), esto aplica tanto para la simulación en proteus y en el lab virtual.




Fig. 14. Entradas en proteus

Observamos la ubicación con su etiqueta donde el usuario debe ingresar los números en proteus.




Fig. 15. Entradas en simulador virtual

Observamos la ubicación donde el usuario debe ingresar los números en el constructor virtual, en este caso el conjunto de switches de la derecha corresponden al primer número y el conjunto de la izquierda de la pantalla corresponden al segundo número.

Nota: Se debe tomar en cuenta que el switch final ubicado a la derecha corresponde al bit más significativo, y el switch final

ubicado a la izquierda corresponde al bit menos significativo de los números a ingresar.

Para que el usuario puede observar el resultado ya sea de la suma o resta se debe escoger en un switch el cual controla la operación como vemos a continuación:




Fig. 16. Selector de operación en proteus

Para el caso de proteus.



Fig. 17. Selector de operación en simulador virtual

Para el caso del constructor virtual. En este caso solo se encuentra habilitado el switch de la derecha, para el uso del control de operación.

Nota: El switch de control en estado abierto significa que el circuito mostrará la operación resta, si se encuentra en estado cerrado, el circuito mostrará la operación suma.

En el simulador proteus el usuario puede observar el resultado en displays de 7 segmentos como mostramos continuación:



Fig. 18. Salidas en proteus

En el caso del constructor virtual se observará en leds que corresponden al resultado en binario natural.




Fig. 18. Salidas en simulador virtual

REFERENCIAS

- [1] R. Siliceo. (2018). *Algoritmo de las operaciones aritmeticas aplicadas a los codigos binarios, octal y hexadecimal con sus respectivas conversions* Ciudad de Mexico
- [2] T. Floyd, "Fundamentos de sistemas digitales", 6ta ed. Ed. Madrid: Pearson, 2006. 15–64.
- [3] D. Alulema, (2020) "Circuitos digitales" Quito, Ecuador
- [4] A. Ricoy. (2020,06). *App inventor en español* Available: <https://sites.google.com/site/appinventormegusta/primeros-pasos>