HAI720

Programmation Algorithmique Efficace

Pascal Giorgi



Organisation

Enseignant:

Pascal Giorgi, pascal.giorgi@umontpellier.fr

Planning:

- CM: 8 séances 1h30 (jeudi 13h15)
- TP: 8 séance 3h: jeudi 15h (Imagine+GL); vendredi 8h ou 9h30 (Algo)

- 1 contrôle continu (TP noté)
- 1 examen terminal (avec 2nd session et max entre session)

Note module: max(ET, 0.7ET + 0.3CC)

Objectifs

- compréhension et exploitation fine des architectures de calcul
- voir des concepts algorithmiques en lien avec les caractéristiques des architectures modernes

Thématiques abordées

- mémoires: cache, calcul en-place
- pipeline de calcul: ILP, vectorisation
- parallelisme: calcul multithread, GPGPU
- ⇒ analyse d'algorithmes et de leurs implantations

L'analyse de complexité classique en temps des algorithmes n'est pas suffisante car elle ne reflète pas l'exécutions en pratique.

Exemple: le produit de matrice

complexité en $O(N^3)$ opérations

L'analyse de complexité classique en temps des algorithmes n'est pas suffisante car elle ne reflète pas l'exécutions en pratique.

```
Exemple: le produit de matrice complexité en O(N^3) opérations
```

L'analyse de complexité classique en temps des algorithmes n'est pas suffisante car elle ne reflète pas l'exécutions en pratique.

```
Exemple: le produit de matrice complexité en O(N^3) opérations
```

```
void matmul(double C[N][N], double A[N][N], double B[N][N]){

for(size_t i=0;i<N:i++)
    for(size_t j=0;j<N;j++){
        C[i][j]=0.;
    for(size_t k=0;k<N;k++)
        C[i][j]+=A[i][k]*B[k[j];
}
</pre>
```

- ⇒ En pratique, on peut gagner un facteur 100 sur l'implantation de cette algorithme !!!
 - \blacksquare algorithmes de même complexité en $O(N^3)$, mais
 - mieux adaptés au calcul sur les processeurs modernes (cache, SIMD, pipeline, multi-coeur)

analyse compléxité = nbr. opérations de calcul

 $machine \ de \ turing \ d\'{e}terministe \ (bits) \ ou \ \textit{Word-RAM} \ (mot \ machine)$

⇒ Pourquoi cela ne reflète pas l'exécutions en pratique

analyse compléxité = nbr. opérations de calcul machine de turing déterministe (bits) ou *Word-RAM* (mot machine)

⇒ Pourquoi cela ne reflète pas l'exécutions en pratique

```
int a=1;
int b=2;
int c=a+b;
return c;
```

```
mov a, 1 ; create variable a
mov b, 2 ; create variable b
add c, a, b ; add into c
push c ; put return value in place
ret ; return
```

Question

■ les instructions sont exécutées séquentiellement les unes après autres ?

analyse compléxité = nbr. opérations de calcul machine de turing déterministe (bits) ou *Word-RAM* (mot machine)

⇒ Pourquoi cela ne reflète pas l'exécutions en pratique

```
int a=1;
int b=2;
int c=a+b;
return c;
```

```
mov a, 1 ; create variable a
mov b, 2 ; create variable b
add c, a, b ; add into c
push c ; put return value in place
ret ; return
```

Question

- les instructions sont exécutées séquentiellement les unes après autres ? FAUX
 - ⇒ le processeur peut changer l'ordre (out-of-order execution)
 - ⇒ 1 coeur peut exécuter plusieurs instructions en même temps (proc. superscalaire)

analyse compléxité = nbr. opérations de calcul

machine de turing déterministe (bits) ou Word-RAM (mot machine)

⇒ Pourquoi cela ne reflète pas l'exécutions en pratique

```
int a=1;
int b=2;
int c=a+b;
return c;
```

```
mov a, 1 ; create variable a
mov b, 2 ; create variable b
add c, a, b ; add into c
push c ; put return value in place
ret ; return
```

Question

- les instructions sont exécutées séquentiellement les unes après autres ? FAUX
 - ⇒ le processeur peut changer l'ordre (out-of-order execution)
 - ⇒ 1 coeur peut exécuter plusieurs instructions en même temps (proc. superscalaire)
- l'accès aux variables a toujours le même coût ?

analyse compléxité = nbr. opérations de calcul

machine de turing déterministe (bits) ou Word-RAM (mot machine)

⇒ Pourquoi cela ne reflète pas l'exécutions en pratique


```
int a=1;
int b=2;
int c=a+b;
return c;
```

```
mov a, 1 ; create variable a
mov b, 2 ; create variable b
add c, a, b ; add into c
push c ; put return value in place
ret ; return
```

Question

- les instructions sont exécutées séquentiellement les unes après autres ? FAUX
 - ⇒ le processeur peut changer l'ordre (out-of-order execution)
 - ⇒ 1 coeur peut exécuter plusieurs instructions en même temps (proc. superscalaire)
- l'accès aux variables a toujours le même coût ? FAUX
 - ⇒ cela dépend d'où se trouve la donnée dans la hierarchie mémoire


Microprocessor transistor counts 1971-2011 & Moore's law



		gravure (nm)
1	977	8000
1	985	1000
	:	:
2	006	65
2	800	45
2	010	32
2	012	22
2	014	14
2	017	10

atome Si = 0.2 nm

perf énergétique \Rightarrow limite à \approx 4 GHz



la mémoire est moins rapide que le calcul

⇒ l'analyse de la complexité spatiale des algorithmes est primordiale !!!

À avoir bien en tête

Amélioration de performance: essentiellement via du parallélisme !!!

Loi d' Amdahl

L'amélioration des performances via du parallélisme est limitée par la proportion de code séquentiel:

$$SP_{max} = \frac{1}{fs}$$

- SP_{max} représente le facteur d'accélération maximum avec une infinité de ressources
- fs représente la proportion de code séquentiel

 \Rightarrow un code ayant 80% d'instructions séquentielles aura un $SP_{max} = 1.25$

Plan: 1ère partie

- 1. Architecture matérielle et parallélisme d'instructions
- 2. Modèle de calcul SIMD: vectorisation sur les processeurs
- 3. Accès aux données: cache et complexité spatiale

Architecture matérielle et

parallélisme d'instructions

Comment quantifier :

- CR= fréquence du processeur (ex. 3Ghz)
 → #cycles exécutés par seconde
- prog. CPU time= $\frac{\#(\text{cycle prog.})}{CR}$ en seconde

Comment quantifier :

- CR= fréquence du processeur (ex. 3Ghz)
 → #cycles exécutés par seconde
- prog. CPU time= $\frac{\#(\text{cycle prog.})}{CR}$ en seconde
- \Rightarrow améliorer performances: \searrow #cycle prog ou \nearrow CR.

Comment quantifier :

- CR= fréquence du processeur (ex. 3Ghz)
 → #cycles exécutés par seconde
- prog. CPU time= $\frac{\#(\text{cycle prog.})}{CR}$ en seconde
- \Rightarrow améliorer performances: \searrow #cycle prog ou \nearrow CR (limite à \approx 4 GHz).

Comment quantifier :

- prog. CPU time= $\frac{\#(\text{cycle prog.})}{CR}$ en seconde
- \Rightarrow améliorer performances: \searrow #cycle prog ou \nearrow CR (limite à \approx 4 GHz).

Quantités intéressantes:

- flops: nombre d'opérations en nombre flottant (flop) par seconde
- peak performance: maximum théorique de *Gflops* (liée à CR)
- Instruction Level Parallelism (ILP): #instructions pouvant être traiter en parallèle
- \Rightarrow proc. 3Ghz \rightarrow peak perf. = 3×10^9 flops = 3 Gflops si 1 op/cycle

Performance au niveau des instructions

$$CPI = \frac{\#(prog.cycles)}{\#(prog.instructions)}$$

CPI: Clock cycles per instruction

nombre moyen de cycles d'horloge par instruction exécutée

- chaque instruction à un nombre de cycle (latence) différent
- dépend de l'ILP de l'architecture et du programme

$$\Rightarrow$$
 prog. CPU time= $\frac{\#(prog.instructions) \times CPI}{CR}$

Performance des programmes: dépendance aux instructions


prog. CPU time=
$$\frac{\#prog.\ instructions \times CPI}{CR}$$

	#instructions	CPI	CR
Algorithme	X	Χ	
Langage Programmation	X	Χ	
Compilateur	X	Χ	
ISA	X	Χ	X
Design processeur		X	Χ

1 cœur CPU moderne:

- \Rightarrow peut faire plusieurs instructions en même temps (*ILP* > 1)
- ⇒ peut faire une instruction sur plusieurs données en même temps (vectorization)

Moteur d'exécution d'un coeur processeur



Théoriquement, on peut faire en même temps

- jusqu'a 8 instructions différentes
- jusqu'a 4 instruction identiques
- ⇒ besoin de recouvrir leur gestion



Parallelisme d'instruction

RISC: Restricted Instructions Set Computer

- instructions de taille fixe (e.g. 32 ou 64 bits)
- les opérandes sont uniquement des registres
- accès mémoire via des instructions dédiées (load/store)

Chaque instruction nécessite jusqu'a 5 cycles

- (IF) Fetch: charge l'instruction depuis la mémoire dédiée
- (ID) Decode: décode l'instruction et les registres des opérandes
- (EX) *Execute*: exécute l'instruction (ALU)
- (MEM) *Memory*: lecture/écriture des donnés en mémoire
- (WB) Write Back: écriture des données en registre
- ⇒ branching=2 cycles; store=4 cycles, others=5 cycles

Parallélisme instruction: pipeline matériel

lacktriangledown pas de pipeline: $CPI = 5 \Rightarrow 3$ instructions en 15 cycles

```
IF ID EX MEM WB

IF ID EX MEM WB

IF ID EX MEM WB

IF ID EX MEM WB
```

Parallélisme instruction: pipeline matériel

■ pas de pipeline: $CPI = 5 \Rightarrow 3$ instructions en 15 cycles



lacktriangledown avec pipeline: $\mathit{CPI} = \frac{5 + \#\mathsf{instructions} - 1}{\#\mathsf{instructions}} = 1 + \epsilon$

IF	ID	EX	MEM	WB				
j	IF	ID	EX	MEM	WB			
<u>t</u>		IF	ID	EX	MEM	WB		
			IF	ID	EX	MEM	WB	
				IF	ID	EX	MEM	WB


⇒ 5 instructions en 9 cycles: CPI=1.8

Parallélisme instruction: pipeline matériel

■ pas de pipeline: $CPI = 5 \Rightarrow 3$ instructions en 15 cycles



lacksquare avec pipeline: $\mathit{CPI} = \frac{5 + \#\mathsf{instructions} - 1}{\#\mathsf{instructions}} = 1 + \epsilon$




 $|MEM| WB \Rightarrow 5 \text{ instructions en 9 cycles: CPI=1.8}$

Dès que le pipeline est plein, $CPI=1 \Rightarrow plus compliqué en pratique$

Problème avec le pipeline

Pipeline stall (blocage)

- structural hazards: combinaison d'instructions non supportée
- data hazards: utilisation d'une donnée en production dans le pipeline
- control hazards: décision de branchement trop hative
- ⇒ Le pipeline gère les blocages en décalant le cycle prévu



Gestion du parallèlisme d'instructions


Dans le processeur

- ordonnancement dynamique *out-of-order* des instructions (en fonction des ports)
- Intel Skylake: considère 224 instructions pour réordonner

```
int a, b, c, d;
a = 2 - 1;
b = 1 + 1;
c = a + b;
d = 8 / 2;
// peut être exécuter sans délai
```


Quelles instructions en parallèle

Cela dépend de l'architecture du processeur





⇒ Holy grail: Agner Fog's website



Execution Unit (fp)	Latency [cycles]	Throughput [ops/cycle]	Gap [cycles/issue]
fma	5	2	0.5
mul	5	2	0.5
add	3	1	1
div (scalar) div (4-way)	14-20 25-35	1/13 1/27	13 27

- Gap = 1/throughput
- · Intel calls gap the throughput!
- Same exec units for scalar and vector flops
 - Same latency/throughput for scalar (one double) and AVX vector (four doubles) flops, except for div

- 2 unités de calcul $FMA^1 \rightarrow a \times b + c$: \Rightarrow débit de 2 FMA/cycle
- registre vectoriel de 256 bits ⇒ 4 op. double en même temps

x, y are vectors of doubles of length n, alpha is a double

```
for (i = 0; i < n; i++)
x[i] = x[i] + alpha*y[i];
```

- \Rightarrow #flop algorithme = 2n
 - runtime sans vectorisation: $\frac{n}{2}$
 - runtime avec vectorisation: $\frac{n}{8}$

¹ fused multiply and add

- 2 unités de calcul $FMA^1 \rightarrow a \times b + c$: \Rightarrow débit de 2 FMA/cycle
- registre vectoriel de 256 bits ⇒ 4 op. double en même temps

x, y are vectors of doubles of length n, alpha is a double

```
for (i = 0; i < n; i++)

x[i] = x[i] + alpha*y[i];
```

```
for (i = 0; i < n; i++)

alpha = x[i] + alpha*y[i];
```

 \Rightarrow #flop algorithme = 2n

 \Rightarrow #flop algorithme = 2n

- runtime sans vectorisation: $\frac{n}{2}$
- runtime avec vectorisation: $\frac{n}{8}$

¹ fused multiply and add

- 2 unités de calcul $FMA^1 \rightarrow a \times b + c$: \Rightarrow débit de 2 FMA/cycle
- registre vectoriel de 256 bits ⇒ 4 op. double en même temps

x, y are vectors of doubles of length n, alpha is a double

```
for (i = 0; i < n; i++)
x[i] = x[i] + alpha*y[i];
```

- \Rightarrow #flop algorithme = 2n
 - runtime sans vectorisation: $\frac{n}{2}$
 - runtime avec vectorisation: $\frac{n}{8}$

```
for (i = 0; i < n; i++)
alpha = x[i] + alpha*y[i];
```

- \Rightarrow #flop algorithme = 2n
 - runtime sans vectorisation: n
 - runtime avec vectorisation: n

¹ fused multiply and add

Analyse d'ILP ⇒ borne inférieur sur le nbr de cycles

```
double f(double a, double b, double c){
    double r;
    r = (a + b) * (b + c) + (a * c);
    return r;
}
```

Combien de cycles pour exécuter la fonction f sur Haswell ?

Analyse d'ILP ⇒ borne inférieur sur le nbr de cycles

```
double f(double a, double b, double c){
    double r;
    r = (a + b) * (b + c) + (a * c);
    return r;
}
```

Combien de cycles pour exécuter la fonction f sur Haswell ?

- sans FMA :
- avec FMA :

Exemple: Haswell performance

Analyse d'ILP ⇒ borne inférieur sur le nbr de cycles

```
double f(double a, double b, double c){
    double r;
    r = (a + b) * (b + c) + (a * c);
    return r;
}
```

Combien de cycles pour exécuter la fonction f sur Haswell ?

- sans FMA : 12 cycles
- avec FMA:

Exemple: Haswell performance

Analyse d'ILP ⇒ borne inférieur sur le nbr de cycles

```
double f(double a, double b, double c){
    double r;
    r = (a + b) * (b + c) + (a * c);
    return r;
}
```

Combien de cycles pour exécuter la fonction f sur Haswell ?

- sans FMA: 12 cycles
- avec FMA: 10 cycles

Analyse de performances apriori

Besoin de connaître les complexités exactes des algorithmes pas avec des $O(\dots)$.

- besoin de compter séparément les additions, multiplications, divisions
- pas besoin de compter les opérations de contrôle (boucle, conditionnelle, ...)

Besoin de connaître l'architecture de son processeur:

- mapping des opérations sur les ports d'éxécution
- debit et latence des opérations

ATTENTION: le compilateur peut optimiser mais pas toujours, il faut l'aider !!!

ATTENTION: le compilateur peut optimiser mais pas toujours, il faut l'aider !!!

■ utiliser des variables supplémentaires

```
t4 = t0 + t1;
         t4 = t4 + t2:
          t4 = t4 + t3:
\Rightarrow ILP=1
                                                              \Rightarrow ILP=1.5
```

■ appel de fonctions ⇒ le compilateur ne peut pas toujours les simplifier

■ appel de fonctions ⇒ le compilateur ne peut pas toujours les simplifier

Problème:

les 2 codes ne sont pas identiques

```
long counter=0; long f() { return counter++;}
```

Le compilateur conserve les appels de fonction (à cause des effets de bord)

■ appel de fonctions ⇒ le compilateur ne peut pas toujours les simplifier

Problème:

les 2 codes ne sont pas identiques

```
long counter=0; long f() { return counter++;}
```

Le compilateur conserve les appels de fonction (à cause des effets de bord)

⇒ en fait, il peut inliner les appels avec l'option -finline ou à partir de -01

■ appel de fonctions ⇒ le compilateur ne peut pas toujours les simplifier

Problème:

les 2 codes ne sont pas identiques

```
long counter=0; long f() { return counter++;}
```

Le compilateur conserve les appels de fonction (à cause des effets de bord)

- ⇒ en fait, il peut *inliner* les appels avec l'option -finline ou à partir de -O1
- ⇒ mais pas toujours, cf lower1.cpp lower2.cpp

■ memory aliasing ⇒ 2 pointeurs peuvent méner à la même donnée

```
void twiddle(long *xp, long *yp){
    *xp += *yp;
    *xp += *yp;
}
```

```
void twiddle2(long *xp, long *yp){

*xp += 2 *yp;

}
```

■ memory aliasing ⇒ 2 pointeurs peuvent méner à la même donnée

```
void twiddle(long *xp, long *yp){
    *xp += *yp;
    *xp += *yp;
}
```

```
void twiddle2(long *xp, long *yp){

*xp + = 2 *yp;

}
```

Problème:

les 2 codes ne sont pas identiques

- $twiddle(\&x,\&x) \Rightarrow x \leftarrow 4x$
- $twiddle2(\&x,\&x) \Rightarrow x \leftarrow 3x$

le compilateur fait l'hypothèse que deux pointeurs mènent à la même donnée

Memory aliasing et performance

```
/* somme des lignes de la matrice a dans le vecteur b */

void sum_row (double **a, double *b, int n) {

int i, j;

for (i = 0; i < n; i++) {

b[i] = 0;

for (j = 0; j < n; j++)

b[i] += a[i][j];

}

9
```

 \Rightarrow la ligne 7 :b[i] += a[i][j]; impose une écriture dans la mémoire à chaque itération

En effet, on peut faire

```
1 double A[2][2] = {1,2,3,4};
double *B=& (A[0][0]);
sum_row(A,B,2);
```

Memory aliasing et performance

Suppression de l'aliasing (possible uniquement si la fonction veut l'interdire

```
/* somme des lignes de la matrice a dans le vecteur b */
void sum_row (double **a, double *b, int n) {
   int i, j;
   double res;
   for (i = 0; i < n; i++) {
      res = 0;
   for (j = 0; j < n; j++)
      res += a[i][j];
   b[i]=res;
}</pre>
```

- copie des données mémoires réutilisées dans une boucle vers des temporaires
- calcul effectué avec les temporaires et ré-écriture du résultat en mémoire à la fin

Memory aliasing et performance

Suppression de l'aliasing (possible uniquement si la fonction veut l'interdire

```
/* somme des lignes de la matrice a dans le vecteur b */
void sum_row (double **a, double *b, int n) {
   int i, j;
   double res;
   for (i = 0; i < n; i++) {
      res = 0;
      for (j = 0; j < n; j++)
            res += a[i][j];
      b[i]=res;
}</pre>
```

- copie des données mémoires réutilisées dans une boucle vers des temporaires
- calcul effectué avec les temporaires et ré-écriture du résultat en mémoire à la fin
- ⇒ améliore l'utilisation des registres CPU et favorise l'ILP

Pour exhiber plus de parallelisme on peut dérouler les boucles à la main sur quelques itérations:

```
1 /* somme des lignes de la matrice a dans le vecteur b */
  void sum_row (double **a, double *b, int n) {
    int i, j;
    double res1.res2:
    for (i = 0; i < n-1; i+=2) \{ // 2 | lignes à la fois
      res1 = res2 = 0
      for (j = 0; j < n; j++)
       res1 += a[i][j];
         res2 += a[i+1][j];
10
      b[i] = res1:
11
      b[i+1] = res2:
12
13
    // code pour la dernière ligne si n est impair
    res1=0:
15
    for (; i < n; i++)
     res1 += a[i][j];
17
    b[i] = res;
18
19 }
```

Premières optimisations: ex. réduction d'un vecteur

C'est le reduce dans map/reduce

⇒ réduction de n élément à un seul par application successive d'un opérateur binaire

$$v[0]$$
 OP $v[1]$ OP $v[2]$ OP ... OP $v[n-1]$

```
avec OP={+,*} et START= {0,1}

#define OP *
#define START 1
template< typename T>
void reduce(const vector<T> &V, T &res){
    res=START;
    for(size_t i=0;i< V.size();i++)
    res= res OP V[i];
}</pre>
```

Est-ce que ce code est efficace ? et comment l'optimiser ?

Premières optimisations: ex. réduction d'un vecteur

C'est le reduce dans map/reduce

⇒ réduction de n élément à un seul par application successive d'un opérateur binaire

$$v[0]$$
 OP $v[1]$ OP $v[2]$ OP ... OP $v[n-1]$

```
avec OP={+,*} et START= {0,1}

# define OP *
# define START 1
template< typename T>
void reduce(const vector<T> &V, T &res){
    res=START;
    for(size_t i=0;i< V.size();i++)
    res= res OP V[i];
}</pre>
```

Est-ce que ce code est efficace ? et comment l'optimiser ? https://godbolt.org

Modèle de calcul SIMD:

vectorisation sur les processeurs