赵志杰

数字 IC 设计 / 处理器微架构

13647170911 | z.zhijie@outlook.com | 2027 届硕士

教育经历

华中科技大学 电子科学与技术·硕士 2024.09 – 2027.06
研究方向：处理器体系结构 专业排名前 20%

天津理工大学 电子科学与技术·本科 2019.09 – 2023.06

实习经历

北京开源芯片研究院 IC 前端设计实习生 2026.03 – 至今
第二代雁栖湖 L2 Cache | Chisel · Compact CHI · RTL 设计

- 从零设计并实现 **1 MB、8 路组相联、4 Bank、64 B Cache Line** 的新版雁栖湖 L2 Cache，采用 256-bit 数据接口；完成设计文档与微架构拆分，定义关键模块接口、数据流与流水级边界
- 实现 RequestArb、Directory、MainPipe 与 DataStorage 的协同控制：入口仲裁处理同组与资源冲突，Directory 维护 Tag/Meta 及一致性状态，主流水完成命中数据访问、替换选择、状态/脏位更新和响应组装
- 设计 **16 项 MSHR** 未命中处理路径，跟踪并发缓存事务及其等待条件，覆盖 Miss 合并、替换、回填、写回与嵌套事务；协调 MainPipe、数据缓冲和协议通道间的背压、重试及资源释放
- 推进 L1–L2 一致性接口向自研 Compact CHI 迁移，完成事务与状态编码、Request/Response/Data 接口及 RTL 数据通路，并将一致性探测、回填和写回语义落实到 Directory/MSHR 状态更新
- 参数化预取与替换策略，预取侧支持 BOP、Temporal 及 L1 预取请求接收，替换侧支持 Random、LRU、PLRU、SRRIP、BRRIP 与 DRRIP，可按芯片配置选择算法并调整关键参数
- 优化替换与并行访问：将替换路选择及旧行释放延后至重填数据返回，拆分 MSHR Refill/Release 任务以适配单端口 DataStorage；依据 MSHR 占用路屏蔽冲突 Way，支持同 Set 不同地址并行访问
- 优化需求访问延迟：在 Grant 前 3 拍生成 Hint 提前唤醒 Load，并将晚到预取与同地址 Acquire 融合到既有 MSHR，减少 RequestBuffer 阻塞与重复下行请求

项目经历

基于 RISC-V 的高性能 CPU 设计及 FPGA 验证 核心开发 2026.03 – 2026.05

- 负责处理器核心与 Cache 子系统，基于 Chisel 完成 32 位顺序单发射五级流水（IF–ID–EX–LS–WB）；以 Decoupled Ready/Valid 统一级间推进、停顿与冲刷，支持异常与中断处理
- 设计基于取指 PC 的分支预测器，组合 2-bit BHT、BRAM BTB 与 RAS，覆盖 Branch、JAL/JALR 和 RET；在执行级完成预测校验、错误重定向及训练更新
- 优化后端 RAW 相关与访存时序，实现 EX/LS/WB 旁路、Load 返回当拍前递和 earlyMem 访存早发；将乘除法解耦为多周期 MDU，协调长延迟执行、结果保持和流水背压
- 实现 ICache/DCache 与 AXI4 访问链路；DCache 采用 2 KB、2-way、8 B Cache Line 的阻塞式 Write-back/Write-allocate 结构，覆盖命中、PLRU 替换、脏行写回、突发回填及 `fence.i` 刷新
- 适配 Abstract Machine 的启动、异常及 UART/Timer/键盘/图形 MMIO，打通应用至 RTL/SoC 的运行链路；基于 Verilator/NVBoard 运行 Mario，并沿指令、总线与 RTL 波形跨层联调
- 完成 FPGA 原型部署与性能测试，CoreMark 达到 **3.50 CoreMark/MHz**，可启动 RT-Thread 操作系统

技能

硬件设计 Chisel、Verilog、SystemVerilog；RISC-V 处理器流水线、Cache 子系统、缓存一致性
接口协议 AXI4、TileLink、ACE、CHI
工具链 Verilator、Yosys、GTKWave、Surfer、Git；**编程语言** C、C++、Python

荣誉与证书

第十届集成电路创新创业大赛七星微杯西北分赛区三等奖
华中科技大学二等奖学金（2025–2026）、三等奖学金（2024–2025） CET-6