实验一 LED跑马灯实验

一、实验简介

1. 实验内容

创建Vivado工程，编写FPGA代码，下载bit文件后，即可看到使用32个LED灯实现的跑马灯效果。

要求：

- 从使用RST复位键下降沿异步复位，复位时仅LED1亮。
- 复位键拉高后LED向右循环移动，每秒移动一次。

2. 实验目标

- 实现LED跑马灯的设计、仿真、综合及测试
- 掌握Vivado的基本使用方法
- 掌握FPGA云实验平台的使用

3. 实验知识点

- 时序逻辑
- 计数器
- 异步复位

4. 实验环境


- Vivado 2022.2
- 希冀FPGA云实验平台

5. 预备知识


- 数字逻辑或数字电路
- Verilog数字电路设计

二、实验步骤


1. 启动本地安装的Vivado软件，并新建项目。该手册使用Vivado 2022.2版本。




2. 设置项目名称和位置，点击`Next`.




3. 选择`RTL Project`，点击`Next`. 可同时勾选`Do not specify sources at this time`，待项目建立完毕后再添加源文件。




4. 选择 `pynq-z2` 型号开发板。若无该型号开发板则需要手动下载并导入，错选开发板将会导致实验生成文件无法使用。



5. 点击`Finish`，成功创建项目。



6. 点击`Sources`窗口中的`+`，选择`Add or create design sources` → `Next` → `Create File`，并设置文件名和文件路径（建议使用默认路径），创建源码文件。



7. 编写LED跑马灯Verilog代码：

```
`timescale 1ns / 1ps

module led_flow
(
    output reg [31:0] led,

    input clk, // 100MHz时钟
    input rst_n // 异步复位
);

// 定义计时器，100MHz时钟，计数100_000_000次为1s
parameter CNT_MAX = 100_000_000;
```

```
reg [26:0] counter;
wire cnt_equ;
assign cnt_equ = (counter == CNT_MAX - 1);

// 更新计时器，满足计时周期时计数器清零
always @(posedge clk or negedge rst_n)
begin
    if (!rst_n)
        counter <= 27'd0;
    else if (cnt_equ)
        counter <= 27'd0;
    else
        counter <= counter + 1'b1;
end


// 更新LED，满足计时周期时LED左移一位
always @(posedge clk or negedge rst_n)
begin
    if (!rst_n)
        led <= 32'hfffffffe; // LED低电平有效
    else if (cnt_equ)
        led <= {led[30:0], led[31]};
end

endmodule
```


8. 在实验页面右上角 `项目材料` 处，点击下载 `ip_repo.zip` 到本地任意位置，并解压。




9. 在Vivado中，点击 `Settings` → `IP` → `Repository`，将上一步解压后的ip_repo文件夹的位置添加进您Vivado的IP搜索目录。




10. 点击`Create Block Design`创建一个新的顶层设计，随后点击添加IP核按钮，将cg_fpga软核添加至您的设计中。




11. 右击空白处，点击`Add Module`，将编写好的模块添加到顶层设计中。




12. 正确连接两个模块，并选择cg_fpga模块上的`FIXED_IO`和`DDR`，点击右键→`Make External`.




13. 右击`Sources`下顶层设计图标→`Create HDL Wrapper`，待Wrapper正确生成后，点击左下方`Generate Bitstream`，开始综合并生成bit文件。注意：综合前`wrapper`模块应被设置为顶层（加粗表示），若自动设置错误，需右击wrapper图标点击`Set as Top`手动设置。



14. 通过 FPGA 云实验平台，可在线分配远程 FPGA 硬件开发板。首先点击 `connect` 按钮，然后在下拉菜单中选择任意空闲的开发板，并点击`Choose File`中选择上一步生成的 `*.bit` 文件，后点击 `send`，即可将本地bit文件烧写至希冀远程FPGA.



15. 等待bit文件烧写完成后，闭合开发板下端复位开关再打开，便可在32个LED灯看到实现的跑马灯效果。



三、实验任务

1. 请参照实验步骤中的详细实验内容，完成LED跑马灯的设计、引脚约束、综合、生成bit文件并烧写到希冀远程FPGA开发板进行功能验证。
2. 通过测试验证电路功能正确后，点击实验界面右上角的 `提交评测`，由平台对所提交电路进行自动化判分。如果实验未取得满分，请根据评测反馈报告进一步调试修改电路设计文件。
3. 撰写实验报告，实验报告需至少包含LED跑马灯的设计、引脚约束、 综合、bit文件生成及上板测试等流程。
4. 修改源码，利用FPGA开发板上的32个个LEDs, 编写你自己设计的灯光效果，并上板验证。