
Lab 10 (Team Project) เตรียมพร้อมการสอบ Verilog จงออกแบบวงจรและเขียน Verilog เพื่อตรวจสอบการทำงาน

ชื่อ-นามสกุลพงศกร รัตนพันธ์	รหัสนักศึกษา630610749	ตอนที่	001
ชื่อ-นามสกุลธนดล เดชประภากร.	รหัสนักศึกษา 630610734	ตอนที่	001
ชื่อ-นามสกลธนนันท์ เชาว์ดี	. รหัสนักศึกษา630610735	ตอนที่	001


1) ออกแบบ 1-bit ALU (Arithmetic Logic Unit) ที่รับอินพุต a และ b และเลือก ปฏิบัติการตามสัญญาณควบคุม c_1 และ c_0




โดยมีตารางการปฏิบัติการดังนี้

C ₁	C ₀	у	Z
0	0	sum of (a, b, ci)	Carry out
0	1	a AND b	0
1	0	NOT a	0
1	1	0	"0" if a=b
			"1" if a!=b

- ออกแบบ โครงสร้างของ Verilog



optional for 4 to 1 mux



```
module adder (Sum, Cout, Cin, A, B);
input Cin, A, B;
output Sum, Cout;

wire w_xr0, w_A0, w_A1;

xor xr0(w_xr0, A, B);
xor xr1 (Sum, Cin, w_xr0);

and A0(w_A0, w_xr0, Cin);
and A1(w_A1, A, B);

or r0(Cout, w_A0, w_A1);
endmodule
```

```
1 module mux4_1 (y, x0, x1, x2, x3, c1, c0);
        input x0, x1, x2, x3, c1, c0;
       output y;
       wire w_A0, w_A1, w_A2, w_A3;
       wire w_r0, w_r2;
       wire w_N1, w_N0;
       not N1(w_N1, c1);
       not N0(w_N0, c0);
       and A0(w_A0, x0, w_N1, w_N0);
       and A1(w_A1, x1, w_N1, c0);
       and A2(w_A2, x2, c1, w_N0);
       and A3(w_A3, x3, c1, c0);
       or r0(w_r0, w_A0, w_A1);
       or r2(w_r2, w_A2, w_A3);
       or r3(y, w_r0, w_r2);
21 endmodule
```

```
include "adder.v"
include "mux4_1.v"

module one_bit_ALU (y, z, Cin, A, B, c1, c0);
input Cin, A, B, c1, c0;
output y, z;

wire w_Sum, w_Cout;
wire w_A0, w_N0, w_xr0;


adder Adder1(w_Sum, w_Cout, Cin, A, B);
and A0(w_A0, A, B);
not N0(w_N0, A);
xor xr0(w_xr0, A, B);

mux4_1 mux1(y, w_Sum, w_A0, w_N0, 1'b0, c1, c0);
mux4_1 mux2(z, w_Cout, 1'b0, 1'b0, w_xr0, c1, c0);
endmodule
```

```
$dumpfile("1bitALU_TimingDiagram.vcd");
             $dumpvars(0, one_bit_ALU);
             A = 1'b0;
             c1 = 1'b0;
            c0 = 1'b0;
             #5 begin
              A = 1'b0;
                Cin = 1'b0;
             #5 begin
                B = 1'b0;
             #5 begin
                B = 1'b1;
                Cin = 1'b0;
                A = 1'b0;
                Cin = 1'b1;
                A = 1'b1;
                Cin = 1'b0;
             #5 begin
                B = 1'b0;
                Cin = 1'b1;
             #5 begin
                A = 1'b1;
                Cin = 1'b0;
               A = 1'b1;
                B = 1'b1;
                Cin = 1'b1;
             #5 c0 = 1'b1;
             #5 begin
              A = 1'b0;
               B = 1'b0;
             #5 begin
              A = 1'b0;
B = 1'b1;
             #5 begin
                B = 1'b0;
```

- แสดงผลการทำงานที่ได้ และ

```
PS C:\Users\intel\github\Logic\work\Logic_Lab10\combination> vvp .\1bit_ALU_Test
 VCD info: dumpfile 1bitALU_TimingDiagram.vcd opened for output.
                    0 Output Cin=0 A=0 B=0 c1=0 c0=0 y=0 z=0
                   10 Output Cin=1 A=0 B=0 c1=0 c0=0 y=1 z=0
                   15 Output Cin=0 A=0 B=1 c1=0 c0=0 y=1 z=0
                   20 Output Cin=1 A=0 B=1 c1=0 c0=0 y=0 z=1
                   25 Output Cin=0 A=1 B=0 c1=0 c0=0 y=1 z=0
                   30 Output Cin=1 A=1 B=0 c1=0 c0=0 y=0 z=1
                   35 Output Cin=0 A=1 B=1 c1=0 c0=0 y=0 z=1
                   40 Output Cin=1 A=1 B=1 c1=0 c0=0 y=1 z=1
                   45 Output Cin=1 A=1 B=1 c1=0 c0=1 y=1 z=0
                   50 Output Cin=1 A=0 B=0 c1=0 c0=1 y=0 z=0
                   55 Output Cin=1 A=0 B=1 c1=0 c0=1 y=0 z=0
                   60 Output Cin=1 A=1 B=0 c1=0 c0=1 y=0 z=0
                   65 Output Cin=1 A=1 B=0 c1=1 c0=0 y=0 z=0
                   70 Output Cin=1 A=0 B=0 c1=1 c0=0 y=1 z=0
                   75 Output Cin=1 A=0 B=1 c1=1 c0=0 y=1 z=0
                   80 Output Cin=1 A=1 B=0 c1=1 c0=0 y=0 z=0
                   85 Output Cin=1 A=1 B=1 c1=1 c0=0 y=0 z=0
                   90 Output Cin=1 A=1 B=1 c1=1 c0=1 y=0 z=0
                   95 Output Cin=1 A=0 B=0 c1=1 c0=1 y=0 z=0
                  100 Output Cin=1 A=0 B=1 c1=1 c0=1 y=0 z=1
                  105 Output Cin=1 A=1 B=0 c1=1 c0=1 y=0 z=1
                  110 Output Cin=1 A=1 B=1 c1=1 c0=1 y=0 z=0
 stimulus 1bit ALU.v:128: $finish called at 230 (1s)
Signals-
          Waves-
```



- อธิบายว่า 1-bit ALU ที่ได้ทำงานถูกต้องอย่างไร

: จากผลลัพธ์ที่ได้ วงจรที่ออกแบบทำงานได้ถูกต้อง โดย เมื่อให้

C1 = 0 และ C0 = 0 จะได้ y = sum(s) และ z = carry out ของ full adder
 ที่มี inputs a b และ cin จะได้ output Y , Z ตามตาราง

Inputs		Out	tputs	
A	В	C-IN	Sum	C-Out
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

_

Input a = 0 b = 0

output y = 0 z = 0

Input a = 0 b = 1

output y = 0 z = 0

Input a = 1 b = 0

output y = 0 z = 0

Input a = 1 b = 1

output y = 1 z = 0

C1 = 1 และ C0 = 0 จะได้ y = not a และ z = 0 จะได้

Input a = 0 b = 0

output y = 1 z = 0

Input a = 0 b = 1

output y = 1 z = 0

Input a = 1 b = 0

output y = 0 z = 0

Input a = 1 b = 1

output y = 0 z = 0

C1 = 1 และ C0 = 1 จะได้ y = 0 และ z = a xor b จะได้

Input a = 0 b = 0

output y = 0 z = 0

Input a = 0 b = 1

output y = 0 z = 1

Input a = 1 b = 0


output y = 0 z = 1

Input a = 1 b = 1

output y = 0 z = 0

2) จากโมดูล 1-bit ALU (Arithmetic Logic Unit) ที่ได้ให้นำมาพัฒนาต่อเป็น 4-bit ALU โดยรับอินพุต a0-a3 และ b0-b3 โดยผลลัพธ์จะมี y0-y3 และ z ซึ่งเป็นผลการปฏิบัติการของ อินพุต ซึ่งถูกเลือกปฏิบัติการตามสัญญาณควบคุม c_1 และ c_0

- ออกแบบ โครงสร้างของ Verilog



- เขียน Code ด้วย Verilog ทั้งส่วน Design และ ส่วน Stimulus

```
include "4bitALU.v"
    module stimulus_4bit_ALU;
       wire [3:0] y;
       reg [3:0] a;
       reg [3:0] b;
       reg c1, c0;
       four_bit_ALU four_bit_ALU(y, z, a, b, c1, c0);
       initial begin
    $dumpfile("4bitALU_TimingDiagram.vcd");
           $dumpvars(0, four_bit_ALU);
           b = 1'b0;
           c1 = 1'b0;
           c0 = 1'b0;
           repeat(4) begin
               repeat(4) begin
                   #5 b = b + 1'b1;
           c0 = 1'b1;
               repeat(4) begin
                  #5 b = b + 1'b1;
           a = 1'b0;
           c0 = 1'b0;
           repeat(4) begin
               repeat(4) begin
                   #5 b = b + 1'b1;
               #5 a = a + 1'b1;
            a = 1'b0;
            repeat(4) begin
               b = 1'b0;
               repeat(4) begin
            #400 $finish;
           $monitor($time, " Output c1=%d, c0=%d, a=%d, b=%d, y=%b=%d, z=%d", c1, c0, a, b, y, y, z);
   endmodule
```

- แสดงผลการทำงานที่ได้

```
PS C:\Users\intel\github\Logic\work\Logic_Lab10\combination> vvp .\4bit_ALU_Test
VCD info: dumpfile 4bitALU_TimingDiagram.vcd opened for output.
                  0 Output c1=0, c0=0, a= 0, b= 0, y=0000= 0, z=0
                   5 Output c1=0, c0=0, a= 0, b= 1, y=0001= 1, z=0
                  10 Output c1=0, c0=0, a= 0, b= 2, y=0010= 2, z=0
                  15 Output c1=0, c0=0, a= 0, b= 3, y=0011= 3, z=0
                  20 Output c1=0, c0=0, a= 0, b= 4, y=0100= 4, z=0
                  25 Output c1=0, c0=0, a= 1, b= 0, y=0001= 1, z=0
                  30 Output c1=0, c0=0, a= 1, b= 1, y=0010= 2, z=0
                  35 Output c1=0, c0=0, a= 1, b= 2, y=0011= 3, z=0
                  40 Output c1=0, c0=0, a= 1, b= 3, y=0100= 4, z=0
                  45 Output c1=0, c0=0, a= 1, b= 4, y=0101= 5, z=0
                  50 Output c1=0, c0=0, a= 2, b= 0, y=0010= 2, z=0
                  55 Output c1=0, c0=0, a= 2, b= 1, y=0011= 3, z=0
                  60 Output c1=0, c0=0, a= 2, b= 2, y=0100= 4, z=0
                  65 Output c1=0, c0=0, a= 2, b= 3, y=0101= 5, z=0
                  70 Output c1=0, c0=0, a= 2, b= 4, y=0110= 6, z=0
                  75 Output c1=0, c0=0, a= 3, b= 0, y=0011= 3, z=0
                  80 Output c1=0, c0=0, a= 3, b= 1, y=0100= 4, z=0
                  85 Output c1=0, c0=0, a= 3, b= 2, y=0101= 5, z=0
                  90 Output c1=0, c0=0, a= 3, b= 3, y=0110= 6, z=0
                  95 Output c1=0, c0=0, a= 3, b= 4, y=0111= 7, z=0
                 100 Output c1=0, c0=1, a= 0, b= 0, y=0000= 0, z=0
                 105 Output c1=0, c0=1, a= 0, b= 1, y=0000= 0, z=0
                 110 Output c1=0, c0=1, a= 0, b= 2, y=0000= 0, z=0
                 115 Output c1=0, c0=1, a= 0, b= 3, y=0000= 0, z=0
                 120 Output c1=0, c0=1, a= 0, b= 4, y=0000= 0, z=0
                 125 Output c1=0, c0=1, a= 1, b= 0, y=0000= 0, z=0
                 130 Output c1=0, c0=1, a= 1, b= 1, y=0001= 1, z=0
                 135 Output c1=0, c0=1, a= 1, b= 2, y=0000= 0, z=0
                 140 Output c1=0, c0=1, a= 1, b= 3, y=0001= 1, z=0
                 145 Output c1=0, c0=1, a= 1, b= 4, y=0000= 0, z=0
                 150 Output c1=0, c0=1, a= 2, b= 0, y=0000= 0, z=0
                 155 Output c1=0, c0=1, a= 2, b= 1, y=0000= 0, z=0
                 160 Output c1=0, c0=1, a= 2, b= 2, y=0010= 2, z=0
                 165 Output c1=0, c0=1, a= 2, b= 3, y=0010= 2, z=0
                 170 Output c1=0, c0=1, a= 2, b= 4, y=0000= 0, z=0
                 175 Output c1=0, c0=1, a= 3, b= 0, y=0000= 0, z=0
                 180 Output c1=0, c0=1, a= 3, b= 1, y=0001= 1, z=0
                 185 Output c1=0, c0=1, a= 3, b= 2, y=0010= 2, z=0
                 190 Output c1=0, c0=1, a= 3, b= 3, y=0011= 3, z=0
                 195 Output c1=0, c0=1, a= 3, b= 4, y=0000= 0, z=0
                 200 Output c1=1, c0=0, a= 0, b= 0, y=1111=15, z=0
                 205 Output c1=1, c0=0, a= 0, b= 1, y=1111=15, z=0
                 210 Output c1=1, c0=0, a= 0, b= 2, y=1111=15, z=0
                 290 Output c1=1, c0=0, a= 3, b= 3, y=1100=12, z=0
                 295 Output c1=1, c0=0, a= 3, b= 4, y=1100=12, z=0
                 300 Output c1=1, c0=1, a= 0, b= 0, y=0000= 0, z=0
                 305 Output c1=1, c0=1, a= 0, b= 1, y=0000= 0, z=0
                 310 Output c1=1, c0=1, a= 0, b= 2, y=0000= 0, z=0
                 315 Output c1=1, c0=1, a= 0, b= 3, y=0000= 0, z=0
                 320 Output c1=1, c0=1, a= 0, b= 4, y=0000= 0, z=0
```



อธิบายว่า 4-bit ALU ที่ได้ทำงานถูกต้องอย่างไร จากผลลัพธ์ที่ได้ วงจรที่ออกแบบทำงาน ได้ถูกต้อง โดย เมื่อให้

- C1 = 0 และ C0 = 0 จะได้ output คือ y0-y3 = sum(s) ซึ่งเป็นผลรวมของ input a , b ในแตะละหลัก เมื่อบวกเกินจะมีการปัดเศษไปหลักถัดไป ซึ่งมี 4 bit
- y3 เป็น MSB และ y0 เป็น LSB
- <mark>C1 = 0 และ C0 = 1</mark> จะได้ y = a and b และ z = 0 จะได้

Input	a0-a3 = 0 b0-b3 = 0	output	y0-y3 = 0 z = 0
Input	a0-a3 = 0 b0-b3 = 1	output	y0-y3 = 0 z = 0
Input	a0-a3 = 1 b0-b3 = 0	output	y0-y3 = 0 z = 0
Input	a0-a3 = 1 b0-b3 = 1	output	y0-y3 = 1 z = 0

● C1 = 1 และ C0 = 0 จะได้ y = not a และ z = 0 จะได้

```
Input a0-a3 = 0 b0-b3 = 0 output y0-y3 = 1 z = 0

Input a0-a3 = 0 b0-b3 = 1 output y0-y3 = 1 z = 0

Input a0-a3 = 1 b0-b3 = 0 output y0-y3 = 0 z = 0

Input a0-a3 = 1 b0-b3 = 1 output y0-y3 = 0 z = 0
```

● <mark>C1 = 1 และ C0 = 1</mark> จะได้ y = 0 และ z = a xor b จะได้


Input	a0-a3 = 0 b0-b3 = 0	output	y0-y3 = 0 z = 0
Input	a0-a3 = 0 b0-b3 = 1	output	y0-y3 = 0 z = 1
Input	a0-a3 = 1 b0-b3 = 0	output	y0-y3 = 0 z = 1
Input	a0-a3 = 1 b0-b3 = 1	output	y0-y3 = 0 z = 0


-

3) พัฒนาวงจรนับขึ้น,นับลง 2 บิต (00,01,10,11) โดยให้มีสัญญาณอินพุต (X) เป็นตัวควบคุม การนับขึ้นหรือนับลง โดยสัญญาณจะนับขึ้นก็ต่อเมื่อ X=0 และจะนับลงเมื่อ X=1 ออกแบบ โดยใช้ Module D Flipflop

```
module D_FF(q,d,clk,reset);
    output q;
    input d,clk,reset;
    reg q;
    always @ (posedge reset or negedge clk)
    if(reset)
        q <= 1'b0;
    else
        q <= d;
endmodule
```

ออกแบบ โครงสร้างของ Verilog





เขียน Code ด้วย Verilog ทั้งส่วน Design และ ส่วน Stimulus

```
≡ stimulus_two_way_count.v
      module stimulus two way count;
          reg x;
          wire [1:0]q;
          two_way_count c0(q, x, clk, reset);
          initial begin
              $dumpfile("two_way_count.vcd");
              $dumpvars(0, c0);
              clk = 1'b0;
              x = 1'b0;
              reset = 1'b0;
          #5 clk = ~clk;
// TODO: Test two count
      reset = 1'b1;
      x = 1'b0;
      #50 reset = 1'b0;
      #50 x = 1'b1;
      #0 reset = 1'b1;
      #25 reset = 1'b0;
      #50 reset = 1'b0;
      #50 $finish;
              $monitor($time, " input: x=%d reset=%d output: q=%d", x, reset, q);
```

```
two_way_countv
include "D_FF.v"


module two_way_count(q, x, clk, reset);
input x, clk, reset;
output [1:0] q;

wire w_xor0, w_xor1, w_not0;

xor xor1(w_xor1, q[0], q[1]);
xor xor0(w_xor0, x, w_xor1);
D_FF D0(q[0], w_not0, clk, reset);

not not0(w_not0, q[0]);
D_FF D1(q[1], w_xor0, clk, reset);
endmodule
```

แสดงผลการทำงานที่ได้




อธิบายว่าวงจรนับที่ได้ทำงานถูกต้องอย่างไร

- เมื่อ D_FF เจือ negedge clk จะทำการเปลี่ยน state โดย มี D_FF เป็นตัวจำว่าตอนนี้อยู่ State ไหน 2 ตัว
- เมื่อ x เป็น 0 วงจรจะหับขึ้นจาก 00 -> 01 -> 10 -> 11 -> 00 ไปเรื่อย ๆ
- เมื่อ x เป็น 1 วงจรจะลงจาก 00 -> 11 -> 10 -> 01 -> 00 ไปเรื่อย ๆ
- ตามที่เราต้องการเนื่องจากเรามี F Box ที่เป็น control box ที่คอยควบคุม logic ที่จะไปทำให้ D FF จำค่าต่างๆ
- โดย D_FF Q1 MSB จะถูกควบคุมด้วย not Q0 t-1
- และ D_FF Q0 LSB จะถูกควบคุมด้วย [Q1 t-1 xor Q0 t-1] xor x
- เป็นไปตามที่ต้องการ

4) จากวงจรนับขึ้น,นับลง 2 บิต ที่ได้ในข้อ 3 ให้เพิ่มสัญญาณเอาต์พุตโดยให้สัญญาณเอาต์พุต เป็น 1 ก็ต่อเมื่ออยู่ที่สถานะ 01 และค่าอินพุต(x) เป็น 1 เท่านั้นในกรณีอื่นสัญญาณเอาต์พุตนี้ จะเป็น 0

- ออกแบบ โครงสร้างของ Verilog




เขียน Code ด้วย Verilog ทั้งส่วน Design และ ส่วน Stimulus

```
sequential > 4 > ≡ stimulus_two_way_count_g.v
      `include "two_way_count_g.v"
      module stimulus_two_way_count_g;
          reg clk, reset;
           two_way_count_g c0( l, x, clk, reset);
           initial begin
              $dumpfile("two_way_count_g.vcd");
              $dumpvars(0, c0);
              clk = 1'b0;
              x = 1'b0;
              reset = 1'b0;
              #5 clk = ~clk;
           // TODO: Test two count
           initial begin
      reset = 1'b1;
      x = 1'b0;
      #50 reset = 1'b0;
      #50 x = 1'b1;
      #0 reset = 1'b1;
      #25 \text{ reset} = 1'b0;
      #50 reset = 1'b0;
      #50 $finish;
        $monitor(\$time, " output L = %d reset = %d x = %d",L, reset, x);
```



```
PS C:\Users\intel\github\Logic\work\Logic Lab10\sequential\4> vvp .\two way count test g
VCD info: dumpfile two_way_count_g.vcd opened for output.
                    \theta output L = \theta reset = 1 \times 10^{-2} x = 0
                   50 output L = 0
                                       reset = 0 \times = 0
                  100 output L = 0
                                       reset = 1 x = 1
                  125 output L = 0
                                       reset = 0 x = 1
                  150 output L = 1
                                       reset = 0 \times = 1
                                       reset = 0 x = 1
                  160 output L = 0
                  190 output L = 1
                                       reset = 0 \times = 1
                  200 output L = 0
                                       reset = 0 \times = 1
stimulus two way count g.v:32: $finish called at 225 (1s)
```



- อธิบายว่าวงจรนับที่ได้ทำงานถูกต้องอย่างไร

จาก output ในแต่ละ state ของ วงจร จะมี 00 01 10 11 \footnote{vi} งเมื่อนำ state not Q1 AND Q2 AND X output จะเป็น 1 เมื่อ Q1 = 0 Q0 = 1 X = 1 กรณีเดียวที่ได้ "1" และกรณีอื่น จะได้ผลลัพเป็น "0"