

Lab 10 (Team Project) เตรียมพร้อมการสอบ Verilog

จงออกแบบวงจรและเขียน Verilog เพื่อตรวจสอบการทำงาน

ชื่อ-นามสกุล พงศกร รัตนพันธ์

รหัสนักศึกษา 630610749 ตอนที่ 001


ชื่อ-นามสกุล ธนดล เดชประภากร

รหัสนักศึกษา 630610734 ตอนที่ 001

ชื่อ-นามสกุล ธนนันท์ เขาวดี

รหัสนักศึกษา 630610735 ตอนที่ 001


1) ออกแบบ 1-bit ALU (Arithmetic Logic Unit) ที่รับอินพุต a และ b และเลือกปฏิบัติการตามสัญญาณควบคุม c_1 และ c_0




โดยมีตารางการปฏิบัติการดังนี้

c_1	c_0	y	z
0	0	sum of (a, b, ci)	Carry out
0	1	a AND b	0
1	0	NOT a	0
1	1	0	“0” if a=b “1” if a!=b

- ออกแบบ โครงสร้างของ Verilog



optional for 4to1 mux



- เขียน Code ด้วย Verilog ทั้งส่วน Design และ ส่วน Stimulus

```
1 module adder (Sum, Cout, Cin, A, B);
2     input Cin, A, B;
3     output Sum, Cout;
4
5     wire w_xr0, w_A0, w_A1;
6
7     xor xr0(w_xr0, A, B);
8     xor xr1 (Sum, Cin, w_xr0);
9
10    and A0(w_A0, w_xr0, Cin);
11    and A1(w_A1, A, B);
12
13    or r0(Cout, w_A0, w_A1);
14 endmodule
```

```
1 module mux4_1 (y, x0, x1, x2, x3, c1, c0);
2     input x0, x1, x2, x3, c1, c0;
3     output y;
4
5     wire w_A0, w_A1, w_A2, w_A3;
6     wire w_r0, w_r2;
7
8     wire w_N1, w_N0;
9
10    not N1(w_N1, c1);
11    not N0(w_N0, c0);
12
13    and A0(w_A0, x0, w_N1, w_N0);
14    and A1(w_A1, x1, w_N1, c0);
15    and A2(w_A2, x2, c1, w_N0);
16    and A3(w_A3, x3, c1, c0);
17
18    or r0(w_r0, w_A0, w_A1);
19    or r2(w_r2, w_A2, w_A3);
20    or r3(y, w_r0, w_r2);
21 endmodule
```

```
1 `include "adder.v"
2 `include "mux4_1.v"
3
4 module one_bit_ALU (y, z, Cin, A, B, c1, c0);
5     input Cin, A, B, c1, c0;
6     output y, z;
7
8     wire w_Sum, w_Cout;
9     wire w_A0, w_N0, w_xr0;
10
11    adder Adder1(w_Sum, w_Cout, Cin, A, B);
12    and A0(w_A0, A, B);
13    not N0(w_N0, A);
14    xor xr0(w_xr0, A, B);
15
16    mux4_1 mux1(y, w_Sum, w_A0, w_N0, 1'b0, c1, c0);
17    mux4_1 mux2(z, w_Cout, 1'b0, 1'b0, w_xr0, c1, c0);
18 endmodule
```


```

1  `include "1bit_ALU.v"
2
3  module stimulus_1bit_ALU;
4      reg Cin, A, B;
5      reg c1, c0;
6
7      wire y;
8      wire z;
9
10     // instantiate the design block
11     one_bit_ALU one_bit_ALU(y, z, Cin, A, B, c1, c0);
12
13     // control the signals that drives the design block
14     initial begin
15         $dumpfile("1bitALU_TimingDiagram.vcd");
16         $dumpvars(0, one_bit_ALU);
17         Cin = 1'b0;
18         A = 1'b0;
19         B = 1'b0;
20         c1 = 1'b0;
21         c0 = 1'b0;
22
23         // 0+0+0
24         #5 begin
25             A = 1'b0;
26             B = 1'b0;
27             Cin = 1'b0;
28         end
29         // 0+0+1
30         #5 begin
31             A = 1'b0;
32             B = 1'b0;
33             Cin = 1'b1;
34         end
35         // 0+1+0
36         #5 begin
37             A = 1'b0;
38             B = 1'b1;
39             Cin = 1'b0;
40         end
41         // 0+1+1
42         #5 begin
43             A = 1'b0;
44             B = 1'b1;
45             Cin = 1'b1;
46         end
47         // 1+0+0
48         #5 begin
49             A = 1'b1;
50             B = 1'b0;
51             Cin = 1'b0;
52         end
53         // 1+0+1
54         #5 begin
55             A = 1'b1;
56             B = 1'b0;
57             Cin = 1'b1;
58         end
59         // 1+1+0
60         #5 begin
61             A = 1'b1;
62             B = 1'b1;
63             Cin = 1'b0;
64         end
65         // 1+1+1
66         #5 begin
67             A = 1'b1;
68             B = 1'b1;
69             Cin = 1'b1;
70         end
71     end
72     #5 c0 = 1'b1;
73
74     #5 begin
75         A = 1'b0;
76         B = 1'b0;
77     end
78
79     #5 begin
80         A = 1'b0;
81         B = 1'b1;
82     end
83
84     #5 begin
85         A = 1'b1;
86         B = 1'b0;
87     end
88
89     #5 begin
90         c1 = 1'b1;
91         c0 = 1'b0;
92     end
93     #5 begin
94         A = 1'b0;
95         B = 1'b0;
96     end
97     #5 begin
98         A = 1'b0;
99         B = 1'b1;
100    end
101    #5 begin
102        A = 1'b1;
103        B = 1'b0;
104    end
105    #5 begin
106        A = 1'b1;
107        B = 1'b1;
108    end
109
110    #5 c0 = 1'b1;
111    #5 begin
112        A = 1'b0;
113        B = 1'b0;
114    end
115    #5 begin
116        A = 1'b0;
117        B = 1'b1;
118    end
119    #5 begin
120        A = 1'b1;
121        B = 1'b0;
122    end
123    #5 begin
124        A = 1'b1;
125        B = 1'b1;
126    end
127
128    #120 $finish;
129 end
130
131 initial
132     $monitor($time, " Output Cin=%d A=%d B=%d c1=%d c0=%d y=%d z=%d",
133         Cin, A, B, c1, c0, y, z);
134 endmodule

```

- แสดงผลการทำงานที่ได้และอธิบายว่า 1-bit ALU ที่ได้ทำงานถูกต้องอย่างไร

```
PS C:\Users\intel\github\Logic\work\Logic_Lab10\combination> vvp .\1bit_ALU_Test
VCD info: dumpfile 1bitALU_TimingDiagram.vcd opened for output.
  0 Output Cin=0 A=0 B=0 c1=0 c0=0 y=0 z=0
 10 Output Cin=1 A=0 B=0 c1=0 c0=0 y=1 z=0
 15 Output Cin=0 A=0 B=1 c1=0 c0=0 y=1 z=0
 20 Output Cin=1 A=0 B=1 c1=0 c0=0 y=0 z=1
 25 Output Cin=0 A=1 B=0 c1=0 c0=0 y=1 z=0
 30 Output Cin=1 A=1 B=0 c1=0 c0=0 y=0 z=1
 35 Output Cin=0 A=1 B=1 c1=0 c0=0 y=0 z=1
 40 Output Cin=1 A=1 B=1 c1=0 c0=0 y=1 z=1
 45 Output Cin=1 A=1 B=1 c1=0 c0=1 y=1 z=0
 50 Output Cin=1 A=0 B=0 c1=0 c0=1 y=0 z=0
 55 Output Cin=1 A=0 B=1 c1=0 c0=1 y=0 z=0
 60 Output Cin=1 A=1 B=0 c1=0 c0=1 y=0 z=0
 65 Output Cin=1 A=1 B=0 c1=1 c0=0 y=0 z=0
 70 Output Cin=1 A=0 B=0 c1=1 c0=0 y=1 z=0
 75 Output Cin=1 A=0 B=1 c1=1 c0=0 y=1 z=0
 80 Output Cin=1 A=1 B=0 c1=1 c0=0 y=0 z=0
 85 Output Cin=1 A=1 B=1 c1=1 c0=0 y=0 z=0
 90 Output Cin=1 A=1 B=1 c1=1 c0=1 y=0 z=0
 95 Output Cin=1 A=0 B=0 c1=1 c0=1 y=0 z=0
100 Output Cin=1 A=0 B=1 c1=1 c0=1 y=0 z=1
105 Output Cin=1 A=1 B=0 c1=1 c0=1 y=0 z=1
110 Output Cin=1 A=1 B=1 c1=1 c0=1 y=0 z=0
stimulus_1bit_ALU.v:128: $finish called at 230 (1s)
```



จากผลลัพธ์ที่ได้ วงจรที่ออกแบบทำงานได้ถูกต้อง โดย เมื่อให้

- $C1 = 0$ และ $C0 = 0$: $y = \text{sum of } (a, b, \text{Cin}), z = \text{Cout}$ ของ full adder ที่มีจะได้ output y, z ตามตาราง

Inputs			Outputs	
A	B	C – IN	Sum	C – Out
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

- C1 = 0 และ C0 = 1: $y = a \text{ and } b, z = 0$

```
45 Output Cin=1 A=1 B=1 c1=0 c0=1 y=1 z=0
50 Output Cin=1 A=0 B=0 c1=0 c0=1 y=0 z=0
55 Output Cin=1 A=0 B=1 c1=0 c0=1 y=0 z=0
60 Output Cin=1 A=1 B=0 c1=0 c0=1 y=0 z=0
```

ตามที่ต้องการ

Input a = 0 b = 0	output	y = 0 z = 0
Input a = 0 b = 1	output	y = 0 z = 0
Input a = 1 b = 0	output	y = 0 z = 0
Input a = 1 b = 1	output	y = 1 z = 0

- C1 = 1 และ C0 = 0: $y = \text{not } a, z = 0$

```
65 Output Cin=1 A=1 B=0 c1=1 c0=0 y=0 z=0
70 Output Cin=1 A=0 B=0 c1=1 c0=0 y=1 z=0
75 Output Cin=1 A=0 B=1 c1=1 c0=0 y=1 z=0
80 Output Cin=1 A=1 B=0 c1=1 c0=0 y=0 z=0
85 Output Cin=1 A=1 B=1 c1=1 c0=0 y=0 z=0
```

ตามที่ต้องการ

Input a = 0 b = 0	output	y = 1 z = 0
Input a = 0 b = 1	output	y = 1 z = 0
Input a = 1 b = 0	output	y = 0 z = 0
Input a = 1 b = 1	output	y = 0 z = 0

- C1 = 1 และ C0 = 1: $y=0, z = a \text{ xor } b$


```
90 Output Cin=1 A=1 B=1 c1=1 c0=1 y=0 z=0
95 Output Cin=1 A=0 B=0 c1=1 c0=1 y=0 z=0
100 Output Cin=1 A=0 B=1 c1=1 c0=1 y=0 z=1
105 Output Cin=1 A=1 B=0 c1=1 c0=1 y=0 z=1
110 Output Cin=1 A=1 B=1 c1=1 c0=1 y=0 z=0
stimulus_1bit_ALU.v:128: $finish called at 230 (1s)
```

ตามที่ต้องการ

Input a = 0 b = 0	output	y = 0 z = 0
Input a = 0 b = 1	output	y = 0 z = 1
Input a = 1 b = 0	output	y = 0 z = 1
Input a = 1 b = 1	output	y = 0 z = 0

2) จากโมดูล 1-bit ALU (Arithmetic Logic Unit) ที่ได้ให้นำมาพัฒนาต่อเป็น 4-bit ALU โดยรับอินพุต a0-a3 และ b0-b3 โดยผลลัพธ์จะมี y0-y3 และ z ซึ่งเป็นผลการปฏิบัติการของอินพุต ซึ่งถูกเลือกปฏิบัติการตามสัญญาณควบคุม c_1 และ c_0

- ออกแบบ โครงสร้างของ Verilog



- เขียน Code ด้วย Verilog ทั้งส่วน Design และ ส่วน Stimulus

```

1  `include "1bit_ALU.v"
2
3  module four_bit_ALU (
4      y, z,
5      a, b,
6      c1, c0
7  );
8
9      input [3:0] a;
10     input [3:0] b;
11
12     output [3:0] y;
13     output z;
14
15     input c1, c0;
16
17     wire w_z0, w_z1, w_z2;
18
19     one_bit_ALU ALU0(y[0], w_z0, 1'b0, a[0], b[0], c1, c0);
20     one_bit_ALU ALU1(y[1], w_z1, w_z0, a[1], b[1], c1, c0);
21     one_bit_ALU ALU2(y[2], w_z2, w_z1, a[2], b[2], c1, c0);
22     one_bit_ALU ALU3(y[3], z, w_z2, a[3], b[3], c1, c0);
23
24 endmodule


```

```

1  `include "4bitALU.v"
2
3  module stimulus_4bit_ALU;
4      wire [3:0] y;
5      wire z;
6
7      reg [3:0] a;
8      reg [3:0] b;
9
10     reg c1, c0;
11
12     four_bit_ALU four_bit_ALU(y, z, a, b, c1, c0);
13
14     initial begin
15         $dumpfile("4bitALU_TimingDiagram.vcd");
16         $dumpvars(0, four_bit_ALU);
17         a = 1'b0;
18         b = 1'b0;
19         c1 = 1'b0;
20         c0 = 1'b0;
21     end
22
23     initial begin
24         repeat(8) begin
25             b = 1'b0;
26             repeat(8) begin
27                 #5 b = b + 1'b1;
28             end
29             #5 a = a + 1'b1;
30         end
31         #5 a = a + 1'b1;
32         a = 1'b0;
33
34         c0 = 1'b1;
35         repeat(8) begin
36             b = 1'b0;
37             repeat(8) begin
38                 #5 b = b + 1'b1;
39             end
40             #5 a = a + 1'b1;
41         end
42         #5 a = a + 1'b1;
43         a = 1'b0;
44
45         c1 = 1'b1;
46         c0 = 1'b0;
47         repeat(8) begin
48             b = 1'b0;
49             repeat(8) begin
50                 #5 b = b + 1'b1;
51             end
52             #5 a = a + 1'b1;
53         end
54         #5 a = a + 1'b1;
55         a = 1'b0;
56
57         c0 = 1'b1;
58         repeat(8) begin
59             b = 1'b0;
60             repeat(8) begin
61                 #5 b = b + 1'b1;
62             end
63             #5 a = a + 1'b1;
64         end
65         #5 a = a + 1'b1;
66
67         #1200 $finish;
68     end
69
70     initial
71         $monitor($time, " Output c1=%d, c0=%d, a=%b=%d, b=%b=%d, y=%b=%d, z=%d", c1, c0, a, a, b, b, y, y, z);
72 endmodule
73

```


- แสดงผลการทำงานที่ได้และอธิบายว่า 4-bit ALU ที่ได้ทำงานถูกต้องอย่างไร



- **C1 = 0 และ C0 = 0** จะได้ output คือ $y_0-y_3 = \text{sum}(a, b)$ ซึ่งเป็นผลรวมของ input a , b ในแต่ละหลัก เมื่อบวกเกินจะมีการปัดเศษไปหลักถัดไป ซึ่งมี 4 bit โดย y3 เป็น MSB และ y0 เป็น LSB

File: 4BitALU_TimingDiagram.vcd opened for output.

0	Output	c1=0, c0=0, a=0000= 0, b=0000= 0, y=0000= 0, z=0
5	Output	c1=0, c0=0, a=0000= 0, b=0001= 1, y=0001= 1, z=0
10	Output	c1=0, c0=0, a=0000= 0, b=0010= 2, y=0010= 2, z=0
15	Output	c1=0, c0=0, a=0000= 0, b=0011= 3, y=0011= 3, z=0
20	Output	c1=0, c0=0, a=0000= 0, b=0100= 4, y=0100= 4, z=0
25	Output	c1=0, c0=0, a=0000= 0, b=0101= 5, y=0101= 5, z=0
30	Output	c1=0, c0=0, a=0000= 0, b=0110= 6, y=0110= 6, z=0
35	Output	c1=0, c0=0, a=0000= 0, b=0111= 7, y=0111= 7, z=0
40	Output	c1=0, c0=0, a=0000= 0, b=1000= 8, y=1000= 8, z=0
45	Output	c1=0, c0=0, a=0001= 1, b=0000= 0, y=0001= 1, z=0
50	Output	c1=0, c0=0, a=0001= 1, b=0001= 1, y=0010= 2, z=0
55	Output	c1=0, c0=0, a=0001= 1, b=0010= 2, y=0011= 3, z=0
60	Output	c1=0, c0=0, a=0001= 1, b=0011= 3, y=0100= 4, z=0
65	Output	c1=0, c0=0, a=0001= 1, b=0100= 4, y=0101= 5, z=0
70	Output	c1=0, c0=0, a=0001= 1, b=0101= 5, y=0110= 6, z=0
75	Output	c1=0, c0=0, a=0001= 1, b=0110= 6, y=0111= 7, z=0
80	Output	c1=0, c0=0, a=0001= 1, b=0111= 7, y=1000= 8, z=0
85	Output	c1=0, c0=0, a=0001= 1, b=1000= 8, y=1001= 9, z=0
305	Output	c1=0, c0=0, a=0110= 6, b=0111= 7, y=1101=13, z=0
310	Output	c1=0, c0=0, a=0110= 6, b=1000= 8, y=1110=14, z=0
315	Output	c1=0, c0=0, a=0111= 7, b=0000= 0, y=0111= 7, z=0
320	Output	c1=0, c0=0, a=0111= 7, b=0001= 1, y=1000= 8, z=0
325	Output	c1=0, c0=0, a=0111= 7, b=0010= 2, y=1001= 9, z=0
330	Output	c1=0, c0=0, a=0111= 7, b=0011= 3, y=1010=10, z=0
335	Output	c1=0, c0=0, a=0111= 7, b=0100= 4, y=1011=11, z=0
340	Output	c1=0, c0=0, a=0111= 7, b=0101= 5, y=1100=12, z=0
345	Output	c1=0, c0=0, a=0111= 7, b=0110= 6, y=1101=13, z=0
350	Output	c1=0, c0=0, a=0111= 7, b=0111= 7, y=1110=14, z=0
355	Output	c1=0, c0=0, a=0111= 7, b=1000= 8, y=1111=15, z=0
360	Output	c1=0, c0=0, a=1000= 8, b=1000= 8, y=0000= 0, z=1

- **C1 = 0 และ C0 = 1:** $y = a \text{ and } b$, $z = 0$ - จะเห็นว่าหลักของ y เป็น 1 เมื่อหลักนั้น ๆ ของ a , b เป็น 1 เหมือนกัน ถูกต้องตามที่ต้องการ

```

440 Output c1=0, c0=1, a=0001= 1, b=0110= 6, y=0000= 0, z=0
445 Output c1=0, c0=1, a=0001= 1, b=0111= 7, y=0001= 1, z=0
450 Output c1=0, c0=1, a=0001= 1, b=1000= 8, y=0000= 0, z=0
455 Output c1=0, c0=1, a=0010= 2, b=0000= 0, y=0000= 0, z=0
460 Output c1=0, c0=1, a=0010= 2, b=0001= 1, y=0000= 0, z=0
465 Output c1=0, c0=1, a=0010= 2, b=0010= 2, y=0010= 2, z=0
470 Output c1=0, c0=1, a=0010= 2, b=0011= 3, y=0010= 2, z=0
475 Output c1=0, c0=1, a=0010= 2, b=0100= 4, y=0000= 0, z=0
480 Output c1=0, c0=1, a=0010= 2, b=0101= 5, y=0000= 0, z=0
485 Output c1=0, c0=1, a=0010= 2, b=0110= 6, y=0010= 2, z=0
490 Output c1=0, c0=1, a=0010= 2, b=0111= 7, y=0010= 2, z=0
495 Output c1=0, c0=1, a=0010= 2, b=1000= 8, y=0000= 0, z=0
500 Output c1=0, c0=1, a=0011= 3, b=0000= 0, y=0000= 0, z=0
505 Output c1=0, c0=1, a=0011= 3, b=0001= 1, y=0001= 1, z=0
510 Output c1=0, c0=1, a=0011= 3, b=0010= 2, y=0010= 2, z=0
515 Output c1=0, c0=1, a=0011= 3, b=0011= 3, y=0011= 3, z=0
520 Output c1=0, c0=1, a=0011= 3, b=0100= 4, y=0000= 0, z=0
525 Output c1=0, c0=1, a=0011= 3, b=0101= 5, y=0001= 1, z=0
530 Output c1=0, c0=1, a=0011= 3, b=0110= 6, y=0010= 2, z=0
535 Output c1=0, c0=1, a=0011= 3, b=0111= 7, y=0011= 3, z=0

```

- **C1 = 1 และ C0 = 0:** $y = \text{not } a$, $z = 0$ - bit ของ y จะตรงข้ามกับ bit ของ a ถูกต้องตามที่ต้องการ

```

210 Output c1=1, c0=0, a=0000= 0, b=0000= 0, y=1111=15, z=0
215 Output c1=1, c0=0, a=0000= 0, b=0001= 1, y=1111=15, z=0
220 Output c1=1, c0=0, a=0000= 0, b=0010= 2, y=1111=15, z=0
225 Output c1=1, c0=0, a=0000= 0, b=0011= 3, y=1111=15, z=0
230 Output c1=1, c0=0, a=0000= 0, b=0100= 4, y=1111=15, z=0
235 Output c1=1, c0=0, a=0001= 1, b=0000= 0, y=1110=14, z=0
240 Output c1=1, c0=0, a=0001= 1, b=0001= 1, y=1110=14, z=0
245 Output c1=1, c0=0, a=0001= 1, b=0010= 2, y=1110=14, z=0
250 Output c1=1, c0=0, a=0001= 1, b=0011= 3, y=1110=14, z=0
255 Output c1=1, c0=0, a=0001= 1, b=0100= 4, y=1110=14, z=0
260 Output c1=1, c0=0, a=0010= 2, b=0000= 0, y=1101=13, z=0
265 Output c1=1, c0=0, a=0010= 2, b=0001= 1, y=1101=13, z=0
270 Output c1=1, c0=0, a=0010= 2, b=0010= 2, y=1101=13, z=0
275 Output c1=1, c0=0, a=0010= 2, b=0011= 3, y=1101=13, z=0
280 Output c1=1, c0=0, a=0010= 2, b=0100= 4, y=1101=13, z=0
290 Output c1=1, c0=0, a=0011= 3, b=0001= 1, y=1100=12, z=0
295 Output c1=1, c0=0, a=0011= 3, b=0010= 2, y=1100=12, z=0
300 Output c1=1, c0=0, a=0011= 3, b=0011= 3, y=1100=12, z=0
305 Output c1=1, c0=0, a=0011= 3, b=0100= 4, y=1100=12, z=0
310 Output c1=1, c0=0, a=0100= 4, b=0100= 4, y=1011=11, z=0

```

- C1 = 1 และ C0 = 1: y = 0, z = a3 xor b3 ถูกต้องตามที่ต้องการ

```
1400 Output c1=1, c0=1, a=0110= 6, b=0111= 7, y=0000= 0, z=0
1405 Output c1=1, c0=1, a=0110= 6, b=1000= 8, y=0000= 0, z=1
1410 Output c1=1, c0=1, a=0111= 7, b=0000= 0, y=0000= 0, z=0
1415 Output c1=1, c0=1, a=0111= 7, b=0001= 1, y=0000= 0, z=0
1420 Output c1=1, c0=1, a=0111= 7, b=0010= 2, y=0000= 0, z=0
1425 Output c1=1, c0=1, a=0111= 7, b=0011= 3, y=0000= 0, z=0
1430 Output c1=1, c0=1, a=0111= 7, b=0100= 4, y=0000= 0, z=0
1435 Output c1=1, c0=1, a=0111= 7, b=0101= 5, y=0000= 0, z=0
1440 Output c1=1, c0=1, a=0111= 7, b=0110= 6, y=0000= 0, z=0
1445 Output c1=1, c0=1, a=0111= 7, b=0111= 7, y=0000= 0, z=0
1450 Output c1=1, c0=1, a=0111= 7, b=1000= 8, y=0000= 0, z=1
1455 Output c1=1, c0=1, a=1000= 8, b=1000= 8, y=0000= 0, z=0
1460 Output c1=1, c0=1, a=1001= 9, b=1000= 8, y=0000= 0, z=0
```






3) พัฒนาวงจรนับขึ้น,นับลง 2 บิต (00,01,10,11) โดยให้มีสัญญาณอินพุต (X) เป็นตัวควบคุมการนับขึ้นหรือนับลง โดยสัญญาณจะนับขึ้นก็ต่อเมื่อ X=0 และจะนับลงเมื่อ X=1 ออกแบบโดยใช้ Module D Flipflop

```

module D_FF(q,d,clk,reset);
    output q;
    input d,clk,reset;
    reg q;
    always @ (posedge reset or negedge clk)
        if(reset)
            q <= 1'b0;
        else
            q <= d;
endmodule


```

- ออกแบบ โครงสร้างของ Verilog



$$D_1 = \bar{x}\bar{q}_0 + xq_0 + x\bar{q}_1 + \bar{x}q_1 = x \oplus q_0$$

$$D_0 = \bar{q}_1\bar{q}_0 + q_1q_0 = q_1 \oplus q_0$$



- เขียน Code ด้วย Verilog ทั้งส่วน Design และ ส่วน Stimulus

```

stimulus_two_way_count.v
1  `include "two_way_count.v"
2
3  module stimulus_two_way_count;
4      reg x;
5      reg clk, reset;
6      wire [1:0]q;
7
8      two_way_count c0(q, x, clk, reset);
9
10     initial begin
11         $dumpfile("two_way_count.vcd");
12         $dumpvars(0, c0);
13         clk = 1'b0;
14         x = 1'b0;
15         reset = 1'b0;
16     end
17     always
18         #5 clk = ~clk;
19     // TODO: Test two count
20     initial begin
21         // x = 1'b0;
22         reset = 1'b1;
23         x = 1'b0;
24         #50 reset = 1'b0;
25         #50 x = 1'b1;
26         #0 reset = 1'b1;
27         #25 reset = 1'b0;
28         #50 reset = 1'b0;
29         #50 $finish;
30     end
31
32     initial
33         $monitor($time, " input: x=%d reset=%d output: q=%d", x, reset, q);
34 endmodule


```

```

two_way_count.v
1  `include "D_FF.v"
2
3  module two_way_count(q, x, clk, reset);
4      input x, clk, reset;
5      output [1:0] q;
6
7      wire w_xor0, w_xor1, w_not0;
8
9      xor xor1(w_xor1, q[0], q[1]);
10     xor xor0(w_xor0, x, w_xor1);
11     D_FF D0(q[0], w_not0, clk, reset);
12
13     not not0(w_not0, q[0]);
14     D_FF D1(q[1], w_xor0, clk, reset);
15 endmodule

```

- แสดงผลการทำงานที่ได้




อธิบายว่าวงจรนับที่ได้ทำงานถูกต้องอย่างไร

- เมื่อ D_FF เจอ negedge clk จะทำการเปลี่ยน state โดยมี D_FF 2 ตัว เป็นตัวจำว่าตอนนี้อยู่ State ไหน
 - เมื่อ x เป็น 0 วงจรจะนับขึ้นจาก 00 -> 01 -> 10 -> 11 -> 00 ไปเรื่อย ๆ
 - เมื่อ x เป็น 1 วงจรจะลงจาก 00 -> 11 -> 10 -> 01 -> 00 ไปเรื่อย ๆ ตามที่เราต้องการ
- เนื่องจากเรามี F Box ที่เป็น control box ที่คอยควบคุม logic ที่จะไปทำให้ D FF จำค่าต่างๆ โดย D_FF1 Q1 MSB จะถูกควบคุมด้วย $[Q1_{t-1} \text{ xor } Q0_{t-1}] \text{ xor } x$ และ D_FF0 Q0 LSB จะถูกควบคุมด้วย $\text{not } Q1_{t-1}$ เป็นไปตามที่ต้องการ

4) จากวงจรนับขึ้น, นับลง 2 บิต ที่ได้ในข้อ 3 ให้เพิ่มสัญญาณเอาต์พุตโดยให้สัญญาณเอาต์พุตเป็น 1 ก็ต่อเมื่ออยู่ที่สถานะ 01 และค่าอินพุต(x) เป็น 1 เท่านั้น ในกรณีอื่นสัญญาณเอาต์พุตนี้จะ เป็น 0

- ออกแบบ โครงสร้างของ Verilog



- เขียน Code ด้วย Verilog ทั้งส่วน Design และ ส่วน Stimulus

```
sequential > 4 > two_way_count_g.v
1  `include "D_FF.v"
2
3  module two_way_count_g(l,x,clk,reset);
4      input x, clk, reset;
5      wire [1:0] q;
6
7      wire w_xor0, w_xor1, w_not0;
8
9      xor xor1(w_xor1, q[0], q[1]);
10     xor xor0(w_xor0, x, w_xor1);
11     D_FF D0(q[0], w_not0, clk, reset);
12
13     not not0(w_not0, q[0]);
14     D_FF D1(q[1], w_xor0, clk, reset);
15
16     output l;
17     wire w_not1, w_and0;
18
19     not not1(w_not1, q[1]);
20     and and1(w_and0, w_not1, q[0]);
21     and and2(l, x, w_and0);
22
23 endmodule
```

```

sequential > 4 > stimulus_two_way_count_g.v
1  `include "two_way_count_g.v"
2
3  module stimulus_two_way_count_g;
4      reg x;
5      reg clk, reset;
6
7
8      wire l;
9      assign L = l;
10
11     two_way_count_g c0( l, x, clk, reset);
12
13     initial begin
14         $dumpfile("two_way_count_g.vcd");
15         $dumpvars(0, c0);
16         clk = 1'b0;
17         x = 1'b0;
18         reset = 1'b0;
19     end
20     always
21     #5 clk = ~clk;
22     // TODO: Test two count
23     initial begin
24         // x = 1'b0;
25     reset = 1'b1;
26     x = 1'b0;
27     #50 reset = 1'b0;
28     #50 x = 1'b1;
29     #0 reset = 1'b1;
30     #25 reset = 1'b0;
31     #50 reset = 1'b0;
32     #50 $finish;
33     end
34
35     initial
36     $monitor($time, " output L = %d reset = %d x = %d",L, reset, x);
37 endmodule


```

- แสดงผลการทำงานที่ได้

```

PS C:\Users\intel\github\Logic\work\Logic_Lab10\sequential\4> vvp .\two_way_count_test_g
VCD info: dumpfile two_way_count_g.vcd opened for output.
      0 output L = 0   reset = 1 x = 0
      50 output L = 0   reset = 0 x = 0
     100 output L = 0   reset = 1 x = 1
     125 output L = 0   reset = 0 x = 1
     150 output L = 1   reset = 0 x = 1
     160 output L = 0   reset = 0 x = 1
     190 output L = 1   reset = 0 x = 1
     200 output L = 0   reset = 0 x = 1
stimulus_two_way_count_g.v:32: $finish called at 225 (1s)

```



- อธิบายว่าวงจรนับที่ได้ทำงานถูกต้องอย่างไร

จาก output ในแต่ละ state ของ วงจร จะมี 00 01 10 11

ซึ่งเมื่อนำ state not Q1 AND Q2 AND X output(l) จะเป็น 1

เมื่อ Q1 = 0 Q0 = 1 X = 1 จะเป็นกรณีเดียวที่ได้ “1” และกรณีอื่น จะได้ผลลัพธ์เป็น “0”