

Facultad de Ingeniería

Sistemas Digitales (86.41)

Trabajo practico Nº3: CORDIC

Integrantes:

Puy Gonzalo 99784 gpuy@fi.uba.ar



1. Introducción

El presente trabajo tiene como objetivo describir e implementar en FPGA la arquitectura CORDIC. Dicha arquitectura sera descripta en lenguaje VHDL, simulada mediante *GTKwave* y sintetizada sobre el dispositivo xc7a15tftg256-1.

El algoritmo CORDIC, es utilizado para la rotación de vectores, el calculo de funciones trigonométricas, la transformación de coordenadas, entre otras.

Para el caso de este trabajo, solo se lo utilizará para rotar vectores.



2. Desarrollo

El algoritmo CORDIC en este trabajo será utilizado para la rotación de vectores en el plano xy. Este algoritmo tiene dos modos de operación, los cuales son rotación y vectorización.

El modo rotación rota el vector en un ángulo especificado. El acumulador angular se inicializa con el ángulo a rotar y la decisión de rotación en cada iteración se lleva a cabo de tal manera de disminuir el ángulo residual en el acumulador angular (se utiliza su signo).

Se puede resumir este modo con las siguientes ecuaciones:

$$\begin{cases} x_{i+1} = x_i - y_i \cdot d_i \cdot 2^{-i} \\ y_{i+1} = y_i + x_i \cdot d_i \cdot 2^{-i} \\ z_{i+1} = z_i - d_i \cdot \arctan(2^{-i}) \end{cases}$$
 (1)

Donde: $d_i = -1$ si $z_i < 0$, +1 en otro caso.

Y finalmente se tiene

$$\begin{cases} x_n = A_n(x_0 \cdot \cos(z_0) - y_0 \cdot \sin(z_0)) \\ y_n = A_n(y_0 \cdot \cos(z_0) + x_0 \cdot \sin(z_0)) \\ z_n = 0 \end{cases}$$
 (2)

En cambio en el modo vectorización se rota un vector hacia el eje de coordenadas x, guardando los ángulos requeridos para lograrlo. Busca minimizar la componente y del vector residual y la dirección de rotación se decide por el signo de la componente y residual.

Se puede resumir este modo con las siguientes ecuaciones:

$$\begin{cases} x_{i+1} = x_i - y_i \cdot d_i \cdot 2^{-i} \\ y_{i+1} = y_i + x_i \cdot d_i \cdot 2^{-i} \\ z_{i+1} = z_i - d_i \cdot \arctan(2^{-i}) \end{cases}$$
(3)

Donde: $d_i = +1$ si $y_i < 0$, -1 en otro caso.

Y finalmente se tiene

$$\begin{cases} x_n = A_n \cdot \sqrt{x_0^2 + y_0^2} \\ y_n = 0 \\ z_n = z_0 + \arctan\left(\frac{y_0}{x_0}\right) \end{cases}$$

$$\tag{4}$$

El A_n mencionado en las ecuaciones (2) y (4) es la ganancia de CORDIC, la cual vale aproximadamente 1,647 cuando la cantidad de iteraciones es lo suficientemente grande.

2.1. Especificaciones de diseño

Se implementaron en lenguaje descriptor de hardware VHDL dos arquitecturas CORDIC trabajando en ambos modos: rotación y vectorización. En la siguiente figura se puede observar un diagrama en bloques aproximado del diseño






Figura 1: Diagrama en bloques

El bloque pre-cordic es una lógica combinacional que se encarga de (en modo rotación) negar las coordenadas xy originales para poder rotar ángulos mayores a 90°. Para el modo vectorización, este bloque no tiene funcionalidad alguna.

La primer arquitectura es iterativa y la segunda desenrrollada. A esta ultima se le agregó pi-pelining en las etapas intermedias.

En las siguientes figuras se muestra en diagrama de estas arquitecturas




Figura 2: Arquitectura iterativa.






Figura 3: Arquitectura desenrrollada con pipelining.

2.2. Aclaraciones sobre el diseño

Se eligió realizar 16 iteraciones del algoritmo, por lo que tendremos que usar 16 bits para los datos. Además de esto se eligió un fondo de escala de 2¹³, por lo que tanto los ángulos como las coordenadas de los vectores estarán escaladas por este valor. Es decir,

$$\begin{cases} \text{Coordenadas:} & x = x \cdot 2^{13} \\ \text{Ángulos:} & \text{Ang} = \frac{\text{Ang}}{\arctan(1)} \cdot 2^{13} \end{cases}$$
 (5)

También se decidió no utilizar un bloque post-cordic. Este estaría encargado de quitar de las coordenadas finales, la ganancia de cordic. Pero al no requerirse esta funcionalidad se decidió no implementar este bloque.

3. Implementación en VHDL

A continuación se muestra el código utilizado para implementar ambas arquitecturas en VHDL

```
library ieee;
    use ieee.std_logic_1164.all;
    use ieee.numeric_std.all;
3
    use ieee.math_real.all;
4
5
   entity cordic is
6
        generic(
7
            N : natural := 16
        );
9
        port(
10
            clk
                              : in std_logic;
11
                              : in std_logic;
            rst
12
            req
                              : in std_logic;
13
            rot0_vec1
                              : in std_logic;
14
```



```
: in std_logic_vector(N-1 downto 0);
            x_i, y_i, z_i
15
            ack
                              : out std_logic;
16
                              : out std_logic_vector(N-1 downto 0)
17
            x_o, y_o, z_o
        );
18
    end cordic;
19
20
21
    architecture behavioral_iter of cordic is
22
23
        -- Entradas y salidas de Pre - Cordic
24
        signal x_i_precordic, y_i_precordic, z_i_precordic : std_logic_vector(N-1 downto 0);
25
        signal x_o_precordic, y_o_precordic, z_o_precordic : std_logic_vector(N-1 downto 0);
26
28
        -- Entradas y salidas de Cordic_iterativo
        signal x_i_cordic, y_i_cordic, z_i_cordic : std_logic_vector(N-1 downto 0);
        signal ack_aux : std_logic;
30
31
32
    begin
33
34
        x_i_precordic <= x_i;</pre>
35
        y_i_precordic <= y_i;</pre>
36
        z_i_precordic <= z_i;</pre>
37
        ack <= ack_aux;
38
39
        PRE_CORDIC: entity work.pre_cordic(behavioral)
40
        generic map(N => N)
41
        port map(
42
            x_i => x_i_precordic,
43
            y_i => y_i_precordic,
44
            z_i => z_i_precordic,
45
            rot0_vec1 => rot0_vec1,
46
47
            x_o => x_o_precordic,
            y_o => y_o_precordic,
48
            z_o => z_o_precordic
49
        );
50
51
        CORDIC_I: entity work.cordic_iter(behavioral)
52
        generic map(N => N)
53
        port map(
54
            clk
                        => clk,
55
            rst
                        => rst,
56
            req
                        => req,
57
                        => ack_aux,
            ack
58
            rot0_vec1 => rot0_vec1,
59
            x_0
                       => x_o_precordic,
60
                        => y_o_precordic,
            y_0
61
            z_0
                        => z_o_precordic,
62
                        => x_o,
63
            x_nm1
```



```
y_nm1
                        => y_o,
64
             z_nm1
                        => z_o
65
         );
66
67
    end behavioral_iter;
68
69
70
    architecture behavioral_unrolled of cordic is
71
72
         -- Entradas y salidas de Pre - Cordic
73
         signal x_i_precordic, y_i_precordic, z_i_precordic : std_logic_vector(N-1 downto 0);
74
         signal x_o_precordic, y_o_precordic, z_o_precordic : std_logic_vector(N-1 downto 0);
75
76
         -- Entradas y salidas de Cordic_iterativo
77
         signal x_i_cordic, y_i_cordic, z_i_cordic : std_logic_vector(N-1 downto 0);
78
         signal ack_aux : std_logic;
79
80
81
82
    begin
83
84
         x_i_precordic <= x_i;</pre>
85
         y_i_precordic <= y_i;</pre>
86
         z_i_precordic <= z_i;</pre>
87
         ack <= ack_aux;
88
89
90
         PRE_CORDIC: entity work.pre_cordic(behavioral)
91
         generic map(N => N)
92
         port map(
93
             x_i
                        => x_i_precordic,
             y_i
                        => y_i_precordic,
95
                        => z_i_precordic,
96
             rot0_vec1 => rot0_vec1,
97
                        => x_o_precordic,
             x_0
98
                        => y_o_precordic,
             у_о
99
             z_0
                        => z_o_precordic
100
         );
101
102
         CORDIC_UP: entity work.cordic_unrolled(behavioral)
103
         generic map(
104
             N => N
105
106
         port map(
107
             clk => clk,
108
             rst => rst,
109
             req => req,
110
             ack => ack_aux,
111
             rot0_vec1 => rot0_vec1,
112
```



```
x_0 => x_o_precordic,
113
              y_0 => y_o_precordic,
114
              z_0 => z_o_precordic,
115
116
              x_nm1 => x_o,
              y_nm1 => y_o,
117
              z_nm1 => z_o
118
         );
119
120
    end behavioral_unrolled;
121
```

3.1. Pre-Cordic

```
library ieee;
    use ieee.std_logic_1164.all;
    use ieee.numeric_std.all;
3
4
    entity pre_cordic is
5
        generic(
6
            N : natural := 16 -- cantidad de iteraciones que va a hacer el algoritmo
        );
        port(
10
            x_i
                        : in std_logic_vector(N-1 downto 0);
11
            y_i
                        : in std_logic_vector(N-1 downto 0);
12
                        : in std_logic_vector(N-1 downto 0);
            z_i
13
            rot0_vec1 : in std_logic;
14
                        : out std_logic_vector(N-1 downto 0);
15
            x_o
                        : out std_logic_vector(N-1 downto 0);
16
            у_о
            z_0
                        : out std_logic_vector(N-1 downto 0)
17
        );
18
19
    end pre_cordic;
20
21
    architecture behavioral of pre_cordic is
22
23
        -- 2**(N-1) --> 180
24
        -- 2**(N-2) --> 90
25
        -- 2**(N-3) --> 45
26
        constant ANG_180 : signed := to_signed(2**(N-1), N);
        constant ANG_90 : signed := to_signed(2**(N-2), N);
28
        constant ANG_45 : signed := to_signed(2**(N-3), N);
29
                 x_o_rot0, y_o_rot0, z_o_rot0 : std_logic_vector(N-1 downto 0);
        signal
30
                 x_o_vec1, y_o_vec1, z_o_vec1 : std_logic_vector(N-1 downto 0);
        signal
31
32
   begin
33
        x_o_vec1 <= x_i;</pre>
```



```
y_o_vec1 <= y_i;</pre>
36
                                                           z_o_vec1 <= z_i;
 37
 38
 39
                                                           x_o\_rot0 \le std\_logic\_vector(signed(not(x_i)) + 1) when std\_logic\_vector(abs(signed(z_i))) > std\_logic\_vector(abs(signe
 40
                                                                                                                                                        x_i;
 42
                                                           y_o_rot0 <= std_logic_vector(signed(not(y_i)) + 1) when std_logic_vector(abs(signed(z_i))) > std_logic_vector(abs(signed(z
 43
                                                                                                                                                       y_i;
 44
 45
                                                           z_o_rot0 <= std_logic_vector( signed(z_i) - ANG_180 ) when signed(z_i) > ANG_90 else
 46
                                                                                                                                                        std_logic_vector( signed(z_i) + ANG_180 ) when signed(z_i) < -ANG_90 else
 47
                                                                                                                                                       z_i;
 49
 50
                                                           x_o \le x_o = t_0 = t_0 = t_0 when rot0_vec1 = t_0 = t_0
51
                                                                                                                  x_o_vec1;
 52
53
                                                           y_o <= y_o_rot0 when rot0_vec1 = '0' else
54
                                                                                                                  y_o_vec1;
 55
 56
                                                           z_o \le z_o\_rot0 when rot0\_vec1 = '0' else
                                                                                                                  z_o_vec1;
 59
                             end behavioral;
 60
```

3.2. Arquitectura iterativa

```
library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
   use ieee.math_real.all;
   entity cordic_iter is
6
        generic(
            N : natural := 16 -- cantidad de iteraciones que va a hacer el algoritmo
       );
       port(
10
            clk: in std_logic;
11
            rst: in std_logic;
12
            req: in std_logic;
13
            ack: out std_logic;
14
            rot0_vec1: in std_logic;
15
            x_0 : in std_logic_vector(N-1 downto 0);
16
            y_0 : in std_logic_vector(N-1 downto 0);
17
            z_0 : in std_logic_vector(N-1 downto 0);
            x_nm1 : out std_logic_vector(N-1 downto 0);
```



```
y_nm1 : out std_logic_vector(N-1 downto 0);
20
             z_nm1 : out std_logic_vector(N-1 downto 0)
21
        );
22
    end cordic_iter;
23
24
    architecture behavioral of cordic_iter is
25
26
        constant CLOG2N : natural := natural(ceil(log2(real(N))));
27
28
        signal count : unsigned(CLOG2N-1 downto 0);
29
30
        signal x_i,y_i,z_i : std_logic_vector(N-1 downto 0);
31
        signal x_ip1,y_ip1,z_ip1 : std_logic_vector(N-1 downto 0);
32
33
        signal atan_2mi : std_logic_vector(N-3 downto 0);
        signal ack_aux : std_logic;
34
35
    begin
36
37
        ROM: entity work.atan_rom(behavioral)
38
             generic map(
39
                 ADD_W => CLOG2N,
40
                 DATA_W => N-2
41
             )
42
             port map(
43
                 addr_i => std_logic_vector(count),
44
                 data_o => atan_2mi
45
             );
46
47
48
        CORDIC_BASE: entity work.cordic_base(behavioral)
49
        generic map(
50
             N => N,
51
             CLOG2N => CLOG2N
52
        )
53
        port map(
54
            num_iter => count,
55
             rot0_vec1 => rot0_vec1,
56
             x_i => x_i,
57
             y_i => y_i,
58
             z_i => z_i,
             atan_2mi => atan_2mi,
60
             x_ip1 => x_ip1,
61
             y_ip1 => y_ip1,
62
             z_{ip1} \Rightarrow z_{ip1}
63
        );
64
65
        process(clk,rst)
66
        begin
67
             if rst = '1' then
68
```



```
count <= (others => '0');
69
              elsif clk'event and clk = '1' then
70
                  if req = '1' then
71
                       count <= (others => '0');
                  elsif count /= N-1 then
73
                       count <= count + 1;</pre>
                  end if;
75
              end if;
76
         end process;
77
78
         ack_aux \le '1' when count = N-1 else
79
                      '0';
80
         ack <= ack_aux;</pre>
83
         process(clk,rst)
84
         begin
85
              if rst = '1' then
86
                  x_i <= (others => '0');
87
                  y_i <= (others => '0');
88
                  z_i \leftarrow (others => '0');
89
              elsif clk'event and clk = '1' then
                  if req = '1' then
91
                       x_i \le x_0;
92
                       y_i <= y_0;
93
                       z_i \le z_0;
94
                  else
95
                       x_i <= x_ip1;</pre>
96
                       y_i <= y_ip1;</pre>
97
                       z_i <= z_ip1;
98
                  end if;
99
             end if;
100
101
         end process;
102
         x_nm1 \le x_ip1 when ack_aux = '1' else (others => '0');
103
         y_nm1 \le y_ip1 when ack_aux = '1' else (others => '0');
104
         z_nm1 \le z_ip1 when ack_aux = '1' else (others => '0');
105
106
    end behavioral;
107
```

3.3. Arquitectura desenrrollada

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
use ieee.math_real.all;
```



```
entity cordic_unrolled is
6
        generic(
            N : natural := 16
        );
        port(
10
            clk: in std_logic;
            rst: in std_logic;
12
            req: in std_logic;
13
            ack: out std_logic;
14
            rot0_vec1: in std_logic;
15
            x_0 : in std_logic_vector(N-1 downto 0);
16
            y_0 : in std_logic_vector(N-1 downto 0);
17
            z_0 : in std_logic_vector(N-1 downto 0);
            x_nm1 : out std_logic_vector(N-1 downto 0);
            y_nm1 : out std_logic_vector(N-1 downto 0);
20
            z_nm1 : out std_logic_vector(N-1 downto 0)
22
    end cordic_unrolled;
23
24
    architecture behavioral of cordic_unrolled is
25
26
        type matrix_type is array (natural range <>) of std_logic_vector(N-1 downto 0);
27
28
        constant CLOG2N : natural := natural(ceil(log2(real(N))));
29
30
        signal count : unsigned(CLOG2N-1 downto 0) := (others => '0');
31
        signal x_vect, y_vect, z_vect : matrix_type(N downto 0);
32
        signal x_reg, y_reg, z_reg : matrix_type(N-1 downto 0);
33
        signal ack_aux : std_logic;
34
        signal atan_2mi : std_logic_vector(N-3 downto 0);
35
36
37
38
   begin
39
        -- Mi idea era utilizar esto, pero vivado no me dejo sintetizar porque los valores reales no consta
40
        --atan_2mi <= std_logic_vector(to_unsigned(integer(round( (arctan(real(2)**real(-1*to_integer(count
41
        -- Asi que volvi a utilizar la ROM
42
43
        ROM: entity work.atan_rom(behavioral)
44
            generic map(
45
                ADD_W => CLOG2N,
46
                DATA_W => N-2
47
48
            port map(
49
                addr_i => std_logic_vector(count),
50
                data_o => atan_2mi
51
            );
52
53
        CORDIC_UNR: for i in 0 to N-1 generate
54
```



```
55
              CORDIC_BASE: entity work.cordic_base(behavioral)
56
              generic map(
57
                  N => N,
                  CLOG2N => CLOG2N
59
60
              port map(
61
                  num_iter => count,
62
                  rot0_vec1 => rot0_vec1,
63
                  x_i \Rightarrow x_vect(i),
64
                  y_i => y_vect(i),
65
                  z_i \Rightarrow z_vect(i),
66
                  atan_2mi => atan_2mi,
                  x_{ip1} \Rightarrow x_{reg(i)}
                  y_ip1 => y_reg(i),
69
                  z_{ip1} \Rightarrow z_{reg(i)}
70
              );
71
72
         end generate CORDIC_UNR;
73
74
         REGISTER_X: for i in 0 to N-1 generate
75
              REG_X: entity work.reg(behavioral)
76
              generic map(
77
                  N => N
78
79
              port map(
80
                  d
                       => x_reg(i),
81
                  rst => rst,
82
                  clk => clk,
83
                      => x_vect(i+1)
84
              );
86
         end generate REGISTER_X;
87
         REGISTER_Y: for i in 0 to N-1 generate
88
              REG_Y: entity work.reg(behavioral)
89
              generic map(
90
                  N => N
91
92
93
              port map(
                       => y_reg(i),
                  rst => rst,
95
                  clk => clk,
96
                       => y_vect(i+1)
97
              );
98
         end generate REGISTER_Y;
99
100
         REGISTER_Z: for i in 0 to N-1 generate
101
              REG_Z: entity work.reg(behavioral)
102
              generic map(
103
```



```
N => N
104
              )
105
              port map(
106
                       => z_reg(i),
107
                   rst => rst,
108
                   clk => clk,
109
                       => z_vect(i+1)
110
              );
111
         end generate REGISTER_Z;
112
113
         x_{vect(0)} \ll x_0;
114
         y_vect(0) <= y_0;</pre>
115
         z_vect(0) <= z_0;</pre>
116
117
         x_nm1 \le x_reg(N-1);
         y_nm1 <= y_reg(N-1);</pre>
         z_nm1 \le z_reg(N-1);
119
120
         process(clk,rst)
121
         begin
122
              if rst = '1' then
123
                   count <= (others => '0');
124
              elsif clk'event and clk = '1' then
125
                   if req = '1' then
126
                        count <= (others => '0');
127
                   elsif count /= N-1 then
128
                        count <= count + 1;</pre>
129
                   end if;
130
              end if;
131
         end process;
132
133
         ack_aux \le '1' when count = N-1 else
134
                      '0';
135
136
         ack <= ack_aux;
137
138
139
     end behavioral;
140
```

3.4. Cordic Base

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity cordic_base is
generic(
N : natural := 16; -- cantidad de iteraciones que va a hacer el algoritmo
```



```
CLOG2N : natural := 4 -- tamaño del punto fijo
        );
9
        port(
10
            num_iter : in unsigned(CLOG2N-1 downto 0);
            rot0_vec1: in std_logic;
12
            x_i : in std_logic_vector(N-1 downto 0);
13
            y_i : in std_logic_vector(N-1 downto 0);
14
            z_i : in std_logic_vector(N-1 downto 0);
15
            atan_2mi : in std_logic_vector(N-3 downto 0);
16
            x_ip1 : out std_logic_vector(N-1 downto 0);
17
            y_ip1 : out std_logic_vector(N-1 downto 0);
18
            z_ip1 : out std_logic_vector(N-1 downto 0)
19
        );
20
21
    end cordic_base;
    architecture behavioral of cordic_base is
23
24
        signal x_aux,y_aux,z_aux : std_logic_vector(N-1 downto 0);
25
        signal x_shifted,y_shifted : std_logic_vector(N-1 downto 0);
26
        signal x_o,y_o,z_o : std_logic_vector(N-1 downto 0);
27
        signal di: std_logic;
28
        signal not_di: std_logic;
29
        signal sx_atan_2mi: std_logic_vector(N-1 downto 0);
30
31
    begin
32
33
        x_aux <= x_i;
34
        y_aux <= y_i;
35
        z_aux <= z_i;
36
37
        x_shifted <= std_logic_vector(shift_right(signed(x_aux), to_integer(num_iter)));</pre>
        y_shifted <= std_logic_vector(shift_right(signed(y_aux), to_integer(num_iter)));</pre>
39
40
        di \le z_i(N-1) when rot0_vec1 = '0' else
41
               not(y_i(N-1));
42
43
        not_di <= not(di);</pre>
44
45
        sumador_x: entity work.add_sub(behavioral)
46
        generic map(N => N)
        port map(
            x => x_aux,
49
            y => y_shifted,
50
            z \Rightarrow x_0
51
            add0_sub1 => not_di
52
        );
53
54
        sumador_y: entity work.add_sub(behavioral)
55
        generic map(N => N)
56
```



```
port map(
57
              x => y_aux,
58
              y => x_shifted,
59
              z \Rightarrow y_0,
              add0_sub1 => di
61
         );
62
63
         sx_atan_2mi <= "00" & atan_2mi;</pre>
64
65
         sumador_z: entity work.add_sub(behavioral)
66
         generic map(N => N)
67
         port map(
68
              x \Rightarrow z_aux
69
70
              y => sx_atan_2mi,
              z \Rightarrow z_0
              add0_sub1 => not_di
72
         );
73
74
         x_ip1 <= x_o;</pre>
75
         y_ip1 <= y_o;</pre>
76
         z_ip1 <= z_o;
77
    end behavioral;
79
```

3.4.1. Componentes extras utilizados

```
library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   use IEEE.math_real.all;
   entity atan_rom is
6
            generic(
                    ADD_W : natural:= 10;
8
                    DATA_W : natural:= 9
9
        );
10
            port(
11
                    addr_i : in std_logic_vector(ADD_W-1 downto 0);
12
                    data_o : out std_logic_vector(DATA_W-1 downto 0)
13
        );
15
   end entity atan_rom;
16
17
   architecture behavioral of atan_rom is
18
19
            type rom_type is array (natural range <>) of std_logic_vector(DATA_W-1 downto 0);
20
21
            function atam (constant i : natural) return std_logic_vector is
22
```



```
23
        begin
24
            return std_logic_vector(to_unsigned(integer(round( (arctan(real(2)**real(-1*i)) / arctan(real(1
25
26
            end;
27
            signal rom : rom_type(0 to 2**ADD_W-1);
28
29
30
    begin
31
            Load_ROM : for i in 0 to DATA_W-1 generate
32
                     rom(i) <= atan(i);
33
            end generate Load_ROM;
34
35
36
        data_o <= (others => '0') when unsigned(addr_i) > to_unsigned(DATA_W-1,ADD_W)
                   rom(to_integer(unsigned(addr_i)));
37
38
    end behavioral;
39
   library IEEE;
1
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
3
    entity add_sub is
5
        generic(N : natural := 5);
6
        port(
                       : in std_logic_vector(N-1 downto 0);
                       : in std_logic_vector(N-1 downto 0);
            add0_sub1 : in std_logic;
10
            z : out std_logic_vector(N-1 downto 0)
11
        );
12
    end add_sub;
13
14
   architecture behavioral of add_sub is
15
16
   begin
17
        z <= std_logic_vector(signed(x) + signed(y)) when add0_sub1 = '0' else
18
             std_logic_vector(signed(x) - signed(y));
19
20
    end behavioral;
21
    library ieee;
   use ieee.std_logic_1164.all;
2
3
    entity reg is
        generic(
5
            N : natural := 16
        );
```



```
port(
8
                 : in std_logic_vector(N-1 downto 0);
9
             rst : in std_logic;
10
             clk : in std_logic;
11
                 : out std_logic_vector(N-1 downto 0)
12
        );
13
14
    end reg;
15
16
    architecture behavioral of reg is
17
18
    begin
19
20
21
        process(clk,rst)
        begin
             if rst = '1' then
23
                 q <= (others => '0');
24
25
             elsif clk = '1' and clk'event then
26
                 q \ll d;
27
28
             end if;
29
        end process;
30
31
    end behavioral;
32
```

4. Simulación

Para simular estas arquitecturas se utilizo el software *Excel* para comparar los resultados arrojados en la simulación, con las ecuaciones (2) y (4). Tanto para la arquitectura iterativa como desenrrollada se decidió utilizar los siguientes parámetros, teniendo en cuenta que las coordenadas en realidad se consideran a fondo de escala, es decir, en este caso la coordenada 0,5 seria 4096.

```
 \begin{cases} \text{Coordenadas 1:} & (x_0, y_0) = \{0, 5; 0\} & \text{Ángulo a rotar:} \quad \beta = 45^{\circ} \\ \text{Coordenadas 2:} & (x_0, y_0) = \{0, 5; 0, 5\} & \text{Ángulos a rotar:} \quad \beta_1 = 150^{\circ} \ \beta_2 = 200^{\circ} \ \beta_3 = -128^{\circ} \end{cases}
```

Además, para ambas arquitecturas se utilizó el siguiente banco de pruebas

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
use ieee.math_real.all;
use std.textio.all;
```



```
entity cordic_testbench is
    end entity cordic_testbench;
    architecture cordic_testbench_arq of cordic_testbench is
10
11
        constant N : natural := 16;
        constant FILE_PATH : string := "...\Datos.txt";
13
14
        signal clk : std_logic := '0';
15
        signal rst : std_logic := '1';
16
        signal req : std_logic := '0';
17
        signal ack : std_logic;
18
        signal rot0_vec1 : std_logic := '0';
19
        signal x_in,y_in,z_in : std_logic_vector(N-1 downto 0);
20
        signal x_out,y_out,z_out : std_logic_vector(N-1 downto 0);
        file datos: text open read_mode is FILE_PATH;
23
24
25
    begin
26
27
        clk <= not clk after 10 us;</pre>
28
        rst <= '0' after 2 us;
29
30
        Test_Sequence: process
31
32
            variable 1
                          : line;
33
            variable ch : character := ' ';
34
            variable aux : integer;
35
            variable z_file: integer;
36
            variable ANG_RAD: real;
            variable ANG_Z : integer;
38
39
        begin
40
41
            while not(endfile(datos)) loop
42
                 wait until rising_edge(clk);
43
                 -- Se lee una linea del archivo de valores de prueba
44
                 readline(datos, 1);
45
                 -- Se extrae un entero de la linea
46
                 read(1, aux);
47
                 -- Se carga el valor de la coordenada X (en fondo de escala)
48
                 x_in <= std_logic_vector(to_unsigned(aux, N));</pre>
49
                 -- Se lee un caracter (el espacio)
50
                read(1, ch);
51
                 -- Se lee otro entero de la linea
52
                 read(1, aux);
53
                 -- Se carga el valor de la coordenada Y (en fondo de escala)
54
                 y_in <= std_logic_vector(to_signed(aux, N));</pre>
55
```



```
-- Se lee otro caracter (el espacio)
 56
                                                read(1, ch);
 57
                                                -- Se lee otro entero
 58
                                                read(1, aux);
                                                -- Se carga el valor del angulo a rotar (en grados)
 60
                                                z_file := aux;
 61
 62
                                                -- Opero con el angulo a rotar.
 63
                                                ANG_RAD := (real(z_file)*MATH_PI)/real(180); -- Lo paso a radianes
 64
                                                ANG_Z := integer( round( (ANG_RAD/arctan(real(1))) * real(2**(N-3)) ) ); -- Lo escalorization ( and content of the content o
 65
 66
                                                -- Se carga el valor correspondiente del angulo a rotar
 67
                                                z_in <= std_logic_vector(to_signed(ANG_Z,N));</pre>
 70
                                                req <= '1';
                                                wait until rising_edge(clk);
 71
                                                req <= '0';
 72
                                                wait until ack = '1';
 73
                                                wait until rising_edge(clk);
 74
                                    end loop;
 75
 76
                                    file_close(datos); -- Se cierra el archivo
                                     -- Se aborta la simulación (fin del archivo)
 79
                                    assert false report
 80
                                                "Fin de la simulacion" severity failure;
 81
 82
                        end process Test_Sequence;
 83
 84
                        DUT: entity work.cordic(behavioral_unrolled)
 85
                        generic map(
                                    N => N
 88
                        port map(
 89
                                    clk => clk,
 90
                                    rst => rst,
 91
                                    req => req,
 92
                                    rot0_vec1 => rot0_vec1,
 93
                                    x_i => x_in,
 94
                                    y_i => y_in,
 95
                                    z_i => z_in,
 96
                                    ack => ack,
 97
                                    x_o => x_out,
 98
                                    y_o => y_out,
99
                                    z_o \Rightarrow z_{out}
100
101
                        );
102
103
            end architecture cordic_testbench_arq;
104
```



4.1. Arquitectura iterativa

Los resultados de excel para el primer caso donde los parámetros son $(x_0, y_0) = \{0, 5; 0\}$ y Ángulo a rotar $\beta = 45^\circ$, pueden verse en la siguiente figura

0 8192	Yout [º]	4700 050040		4096	0,5	Xin
8192	Zout [0]	4769,352649	Yout	0	0	Yin
	Zout [-]	0	Zout [º]	16384	45	Zin [º]
					0,785398163	Zin [rad]
					-	
					1,6467	G Cordic
					1,6467	G Cordic

Figura 4: Resultados Excel

E resultado (para modo rotación) de la simulación, además de la simulación completa en el software *GTKwave* pueden verse en las figuras 5 y 6 respectivamente. El resto de los resultados se pueden comprobar corriendo la simulación con el banco de pruebas indicado anteriormente.




Figura 5: Resultados simulación



Figura 6: Simulación completa

4.2. Arquitectura desenrrollada

Los resultados de excel para el caso donde los parámetros son $(x_0, y_0) = \{0, 5; 0, 5\}$ y Ángulo a rotar: $\beta = -128^{\circ}$, pueden verse en la siguiente figura



		TO TAGIO	N DE VECTORES					
Xin	0,5	4096	Modo ROT	Xout	1162,475752	Modo Vec	Xout	9538,705298
Yin	0,5	4096		Yout	-9467,605235		Yout	0
Zin [º]	-128	-46603		Zout [º]	0		Zout [º]	-15109,68889
Zin [rad]	-2,234021443							
G Cordic	1,6467							

Figura 7: Resultados Excel

El resultado (para modo rotación) de la simulación, además de la simulación completa en el software *GTKwave* puede verse en las figuras 8 y 9 respectivamente. El resto de los resultados se pueden comprobar corriendo la simulación con el banco de pruebas indicado anteriormente.



Figura 8: Resultados simulación



Figura 9: Simulación completa

5. Síntesis

Para esta sección, se realizo una síntesis sobre el dispositivo FPGA xc7a15tftg256-1 mediante el software Vivado. En esta herramienta, se muestra como resulta el circuito descripto mediante VHDL implementado en el dispositivo.

5.1. Arquitectura iterativa

El esquemático RTL se muestra en las figura 10 y 11, donde esta ultima es un acercamiento para mostrar con mas exactitud la entidad CORDIC_I. Para el caso del circuito de implementación, este resulto muy grande como para mostrar en este informe. Por lo tanto, se adjuntará como un anexo con el presente trabajo.



Otro de los resultados de interés, es el resumen de recursos utilizados en el diseño. El cual muestra la cantidad utilizada de Flip-Flops, LUT y puertos IO que se serian necesarios en la implementación en el dispositivo. Este resumen y el resumen de tiempos se muestra en las figuras 12 y 13 respectivamente.




Figura 10




Figura 11

Resource	Utilization	Available	Utilization %
LUT	251	10400	2.41
FF	52	20800	0.25
Ю	101	170	59.41

Figura 12



Setup		Hold		Pulse Width	
Worst Negative Slack (WNS):	inf	Worst Hold Slack (WHS):	inf	Worst Pulse Width Slack (WPWS):	NA
Total Negative Slack (TNS):	0,000 ns	Total Hold Slack (THS):	0,000 ns	Total Pulse Width Negative Slack (TPWS):	NA
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	NA
Total Number of Endpoints:	157	Total Number of Endpoints:	157	Total Number of Endpoints:	NA

Figura 13

5.2. Arquitectura desenrrollada

El esquemático RTL se muestra en las figura 14 y 15, donde esta ultima es un acercamiento para mostrar con mas exactitud la entidad CORDIC_UP. Si bien esta entidad queda muy grande para mostrar en una sola imagen, se hizo zoom sobre la primera parte para poder ver el conexionado y el *pipelining*.

Para el caso del circuito de implementación, este resulto muy grande como para mostrar en este informe. Por lo tanto, se adjuntará como un anexo con el presente trabajo.

Y finalmente, se muestra el resumen de los recursos utilizados y el resumen de tiempos en las figuras 16 y 17 respectivamente.




Figura 14




Figura 15



Resource	Utilization	Available	Utilization %
LUT	1660	10400	15.96
FF	730	20800	3.51
IO	101	170	59.41

Figura 16

Setup		Hold		Pulse Width	
Worst Negative Slack (WNS):	inf	Worst Hold Slack (WHS):	inf	Worst Pulse Width Slack (WPWS):	NA
Total Negative Slack (TNS):	0,000 ns	Total Hold Slack (THS):	0,000 ns	Total Pulse Width Negative Slack (TPWS):	NA
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	NA
Total Number of Endpoints:	1519	Total Number of Endpoints:	1519	Total Number of Endpoints:	NA

Figura 17

6. Conclusiones

En conclusión, se puede aclarar que se comprendió el funcionamiento del algoritmo de cordic y se pudo ver la ventaja que este presenta en dispositivos en los que no hay disponibilidad de multiplicadores, ya que solo utiliza las operaciones de suma, resta y desplazamiento.

Por otro lado, también se pudo notar que los resultados arrojados por la simulación presentan un error bajo, el cual puede mejorarse incluso más, si se toman mas iteraciones y se utilizan unidades de punto flotante para las sumas y restas.

Por ultimo, es importante destacar las diferencias encontradas en las dos arquitecturas implementadas.

La arquitectura iterativa ocupa mucho menos espacio físico (menos recursos), ya que la salida del cordic base se realimenta a la entrada, pero resulto mas lenta que la desenrrollada con pipeline.

Como aspecto negativo, la arquitectura desenrrollada utiliza mas espacio, esto pudiéndose ver, en la utilización de recursos provista por el software *Vivado* en la sección de síntesis.