

Sistemas digitales (86.41)

Implementación de un sistema digital en VHDL

Integrantes:

Puy Gonzalo 99784 gpuy@fi.uba.ar



1. Introducción

En el siguiente trabajo se implementará un circuito para controlar dos semáforos en un cruce de calles. Dicho circuito sera descripto en lenguaje VHDL, simulado y sintetizado sobre el dispositivo xc7a15tftg256-1.



2. Desarrollo

2.1. Especificación del diseño

El circuito a implementar debe controlar dos semáforos en un cruce de calles. Dispone de 6 salidas, las cuales indican el estado de las luces de los semáforos (Rojo, Amarillo y verde).

El tiempo en que los semáforos están en amarillo sera de 3 segundos, mientras que en rojo y verde sera de 30 segundos. Y por ultimo, el sistema cuenta con una frecuencia de operación de 50 MHz.

2.2. Estados del sistema

AL ser un cruce de calles y tener 2 semáforos, se planteó estados del sistema para que tenga coherencia con la implementación real. Dichos estados son

- \blacksquare $E_0:$ R1_V2 Semáforo 1 en rojo, semáforo 2 en verde (estado inicial)
- E_1 : R1_A2 Semáforo 1 en rojo, semáforo 2 en amarillo
- E_2 : A1_R2 Semáforo 1 en amarillo, semáforo 2 en rojo
- E_3 : V1_R2 Semáforo 1 en verde, semáforo 2 en rojo
- E_4 : A1_R2_p Semáforo 1 en amarillo, semáforo 2 en rojo
- E_5 : R1_A_p Semáforo 1 en rojo, semáforo 2 en amarillo

Notar que E_1 y E_2 son similares a E_5 y E_4 respectivamente, pero se los pone en estados diferentes porque provienen de estados diferentes. En E_4 el semáforo 1 viene de estar en verde mientras que en E_2 viene de estar en rojo.

Para mostrar los diferentes estados del sistema de una forma mas visual, se realizó el siguiente diagrama de estados




Figura 1: Diagrama de estados



2.3. Diseño propuesto

El siguiente esquema ilustra el circuito que será descripto en VHDL. Donde FSM es *Finite State Machine*.




Figura 2

Esta implementación esta compuesta por 1 contador de 31 bits con carga, que se selecciono en base a la frecuencia de trabajo y la cantidad de tiempo en la que deben permanecer los diferentes estados. Para el caso de nuestro trabajo, se tiene una frecuencia de 50 MHz, por lo que sabemos que el contador tendrá que contar hasta

$$30 \,\mathrm{s} \cdot 50 \,\mathrm{MHz} = 15000000000$$

para 30 segundos. Esto es, contar desde 0 hasta 1499999999. Para 3 segundos:

$$3 \,\mathrm{s} \cdot 50 \,\mathrm{MHz} = 1500000000$$

Es decir, contar desde 0 hasta 149999999. Por lo tanto, el contador debe ser de $\log_2{(15000000000)} = 30.48 \approx 31$ bits.

El contador además tiene una lógica que compara la cuenta actual con los números calculados anteriormente, si estas comparaciones son verdaderas pondrá en 1 la salida seg_30 o seg_3 según corresponda.

Con el multiplexor lo que se hace es aprovechar al contador con carga para reiniciar la cuenta, con esto nos ahorramos el hecho de tener que hacer 2 contadores (uno para 30 segundos y otro para 3 segundos).



Por otro lado, la maquina de estados recibe estas señales 30_seg y 3_seg, con las cuales realizará la lógica para el cambio de estados. En base a los estados, se colocaran las respectivas salidas y el valor correspondiente al selector del multiplexor que hará que se reinicie o no la cuenta.

Por ultimo, se aclara que tanto el contador como la maquina de estados son circuitos sincrónicos, con el mismo dominio de reloj. El camino del reloj no dispone de ninguna lógica y solo se utiliza el flanco ascendente.

Además cuentan con un solo *reset* asincrónico, que tampoco dispone de ninguna lógica en su camino y se utiliza solo el nivel alto ('1') del mismo.

3. Implementación en VHDL

El código del circuito descripto en la sección anterior, se implementó en VHDL y se presenta a continuación

```
-- TP 1
    -- Materia: Sistemas digitales
    -- Alumno: Gonzalo Puy
    -- Padron: 99784
    library IEEE;
6
    use IEEE.std_logic_1164.all;
    use IEEE.numeric_std.all;
9
10
    entity semaforos is
11
        port(
12
            rst
                         : in std_logic;
                          : in std_logic;
            clk
            rojo_1
                         : out std_logic;
15
            amarillo_1 : out std_logic;
16
            verde_1
                         : out std_logic;
17
            rojo_2
                         : out std_logic;
18
            amarillo_2 : out std_logic;
19
            verde_2
                         : out std_logic
20
        );
21
    end semaforos;
22
23
    architecture behavioral of semaforos is
24
25
        -- Definicion de constantes
26
        constant N_counter : natural := 31;
27
28
        -- Definicion del tipo de dato "t_state"
29
        type t_state is (R1_V2, R1_A2, A1_R2, V1_R2, A1_R2_p, R1_A2_p);
30
31
32
        -- Definicion de señales a usar
33
```



```
signal state
                            : t_state;
34
        signal value
                            : std_logic_vector(N_counter-1 downto 0) := (others => '0');
35
                            : std_logic;
        signal mux_out
36
        signal sel_mux
                            : std_logic;
37
        signal seg_30
                            : std_logic;
38
        signal seg_3
                            : std_logic;
39
40
    begin
41
42
        -- Componentes
43
        mux: entity work.mux
44
        port map(
45
             x0 \Rightarrow seg_30,
46
47
             x1 \Rightarrow seg_3,
                => sel_mux,
                => mux_out
49
        );
50
51
        contador: entity work.counterN
52
        generic map(N => N_counter)
53
        port map(
54
             rst => rst,
             clk => clk,
56
             load => mux_out,
57
             value => value,
58
             count => open,
59
             seg_30_count => seg_30,
60
             seg_3_count => seg_3
61
        );
62
63
        fsm: process(clk, rst) -- Maquina de estados
64
65
        begin
             if rst = '1' then
66
                  state <= R1_V2;
67
68
             elsif clk = '1' and clk'event then
69
                 case state is
70
71
                      when R1_V2 =>
72
                           if seg_30 = '1' then
                               state <= R1_A2;</pre>
74
                           end if;
75
76
                      when R1_A2 =>
77
                           if seg_3 = '1' then
78
                               state <= A1_R2;
79
                           end if;
80
81
                      when A1_R2 =>
82
```



```
if seg_3 = '1' then
83
                                state <= V1_R2;
84
                           end if;
85
                      when V1_R2 =>
87
                           if seg_30 = '1' then
88
                                state <= A1_R2_p;</pre>
89
                           end if;
90
91
                      when A1_R2_p =>
92
                           if seg_3 = '1' then
93
                                state <= R1_A2_p;</pre>
94
                           end if;
                      when R1_A2_p =>
97
                           if seg_3 = '1' then
98
                                state <= R1_V2;
99
                           end if;
100
                  end case;
101
             end if;
102
         end process;
103
104
         -- Selector del mux:
105
         sel_mux <=
106
                       '1' when ((state = R1_A2) or (state = R1_A2_p) or (state = A1_R2) or (state = A1_R2_p))
107
                       '0';
108
109
         -- Salidas:
110
         rojo_1 <=
111
                  '1' when ((state = R1_V2) or (state = R1_A2) or (state = R1_A2_p)) else
112
                  '0';
113
114
115
         amarillo_1 <=
                       '1' when ((state = A1_R2) or (state = A1_R2_p)) else
116
                       '0';
117
118
         verde_1 <=</pre>
119
                    '1' when state = V1_R2 else
120
                   '0';
121
122
         rojo_2 <=
123
                  '1' when ((state = A1_R2) or (state = V1_R2) or (state = A1_R2_p)) else
124
                  '0';
125
126
         amarillo_2 <=
127
                       '1' when ((state = R1_A2) or (state = R1_A2_p)) else
128
129
130
         verde_2 <=</pre>
131
```



El contador y el multiplexor se implementaron en archivos aparte,

```
-- TP 1
 1
    -- Materia: Sistemas digitales
    -- Alumno: Gonzalo Puy
    -- Padron: 99784
    library IEEE;
6
    use IEEE.std_logic_1164.all;
    use IEEE.numeric_std.all;
    -- Contador generico de N bits con señal del carga
10
    entity counterN is
        generic(
12
            N : natural := 8
13
        );
14
        port(
15
                              : in std_logic;
            rst
16
            clk
                              : in std_logic;
17
            load
                              : in std_logic;
18
            value
                              : in std_logic_vector(N-1 downto 0);
19
                              : out std_logic_vector(N-1 downto 0);
            count
20
21
            seg_30_count
                              : out std_logic;
            seg_3_count
                              : out std_logic
        );
23
    end counterN;
24
25
    architecture behavioral of counterN is
26
27
        constant N30_SEG : natural := 1499999999;
28
        constant N3_SEG : natural := 149999999;
29
30
                aux_count : unsigned(N-1 downto 0);
31
32
    begin
33
34
        process(clk,rst)
35
        begin
36
            if rst = '1' then
37
                 aux_count <= (others => '0');
            elsif clk = '1' and clk'event then
39
                 if load = '1' then
40
41
                     aux_count <= unsigned(value);</pre>
```



```
else
42
                      aux_count <= aux_count + 1;</pre>
43
                 end if;
44
45
             end if;
        end process;
46
        count <= std_logic_vector(aux_count);</pre>
48
49
        seg_30_count <= '1' when (aux_count = N30_SEG) else '0';</pre>
50
51
        seg_3_count <= '1' when (aux_count = N3_SEG) else '0';</pre>
52
53
    end behavioral;
    -- TP 1
    -- Materia: Sistemas digitales
    -- Alumno: Gonzalo Puy
    -- Padron: 99784
5
    library IEEE;
    use IEEE.std_logic_1164.all;
    use IEEE.numeric_std.all;
    entity mux is
10
        port(
11
             x0
                 : in std_logic; -- Entrada O mux
12
                : in std_logic; -- Entrada 1 mux
13
                 : in std_logic; -- Selectro mux
14
                 : out std_logic -- Salida
15
        );
    end mux;
17
18
    architecture behavioral of mux is
19
    begin
20
        process(x0,x1,s)
21
        begin
22
             case s is
23
                 when '0' =>
25
                      y \ll x0;
26
                 when others =>
27
                      y <= x1;
28
             end case;
29
        end process;
30
    end behavioral;
31
```



40

Simulación 4.

Simular el circuito descripto es problemático por la cantidad de tiempo que hay que simular para ver el correcto funcionamiento y todos los estados. Por lo tanto se hizo un escalaje en los números que se comparan con el contador para que se puedan apreciar todos los estados en una simulación de menor duración. Por lo tanto se reemplazo $N30_SEG = 1499999999$ con $N30_SEG = 149$ y $N3_SEG = 149999999$ con $N3_SEG = 14$. En base a esto se realizó el siguiente banco de pruebas o test bench

```
-- TP 1
    -- Materia: Sistemas digitales
    -- Alumno: Gonzalo Puy
    -- Padron: 99784
    library IEEE;
6
    use IEEE.std_logic_1164.all;
    use IEEE.numeric_std.all;
9
    entity tb_semaforos is
10
    end tb_semaforos;
11
    architecture behavioral of tb_semaforos is
13
14
        constant SIM_TIME : time := 10000 ns;
15
        constant N_TB : natural := 31;
16
17
        signal tb_rst
18
                                  : std_logic;
        signal tb_clk
                                  : std_logic := '0';
                                  : std_logic;
        signal tb_rojo_1
20
        signal tb_amarillo_1
                                  : std_logic;
        signal tb_verde_1
                                  : std_logic;
        signal tb_rojo_2
                                  : std_logic;
23
        signal tb_amarillo_2
                                  : std_logic;
24
        signal tb_verde_2
                                  : std_logic;
25
26
    begin
27
28
        tb_rst <= '0', '1' after 1 ns, '0' after 20 ns;
29
        tb_clk <= not tb_clk after 10 ns; -- Clock con freq : 50 MHz
30
31
        stop_simulation : process
32
        begin
33
            wait for SIM_TIME;
34
            assert false
35
                report "Simulacion terminada."
36
                severity failure;
        end process;
38
39
        I1: entity work.semaforos(behavioral)
```



```
port map(
41
             rst
                           => tb_rst,
42
             clk
                          => tb_clk,
43
             rojo_1
                          => tb_rojo_1,
             amarillo_1
                          => tb_amarillo_1,
45
             verde_1
                          => tb_verde_1,
46
             rojo_2
                          => tb_rojo_2,
47
             amarillo_2
                          => tb_amarillo_2,
48
             verde_2
                          => tb_verde_2
49
        );
50
51
    end behavioral;
52
```

Los resultados de la simulación se muestran a continuación




Figura 3

La figura 3 muestra la señal de clock, reset y las 6 salidas del sistema. Con estas ultimas se puede apreciar todos los estados de la fsm.

Para mostrar el correcto funcionamiento también se decidió mostrar las señales de cuenta, seg_30, seg_3 y sel_mux como se puede apreciar en la figura 4.




Figura 4

La captura de la figura 4 se realizo en el cambio del primer al segundo y del segundo al tercer estado. Se puede apreciar como se reinicia el clock al terminar de contar los '30 segundos' y luego de los '3 segundos' necesarios para cambiar del segundo al tercer estado.

5. Síntesis

Para esta sección, se realizo una síntesis sobre el dispositivo FPGA xc7a15tftg256-1 mediante el software Vivado. En esta herramienta, se muestra como resulta el circuito descripto mediante VHDL implementado en el dispositivo.

En especial, es interesante observar el esquemático RTL (es decir, la abstracción del circuito descripto). Dicho esquemático se puede ver en la figura 5.






Figura 5: Esquemático RTL

Otro de los resultados de la síntesis, es lo que se llama esquemático de implementación. Este muestra el conexionado interno que se realiza en la FPGA. Dicho esquemático se muestra a continuación




Figura 6: Esquemático de Implementación

Por ultimo resulta de interés, ver el resumen de recursos utilizados en el diseño. El cual muestra la cantidad utilizada de Flip-Flops, LUT y puertos IO que se serian necesarios en la implementación en el dispositivo. Este resumen y el resumen de tiempos se muestra en las figuras 7 y 8 respectivamente.

Resource	Utilization	Available	Utilization %
LUT	49	10400	0.47
FF	34	20800	0.16
Ю	8	170	4.71

Figura 7: Resumen de los recursos utilizados en el dispositivo xc7a15tftg256-1



Design Timing Summary

Setup		Hold		Pulse Width	
Worst Negative Slack (WNS):	inf	Worst Hold Slack (WHS):	inf	Worst Pulse Width Slack (WPWS):	NA
Total Negative Slack (TNS):	0,000 ns	Total Hold Slack (THS):	0,000 ns	Total Pulse Width Negative Slack (TPWS):	NA
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	NA
Total Number of Endpoints:	74	Total Number of Endpoints:	74	Total Number of Endpoints:	NA

There are no user specified timing constraints.

Figura 8: Resumen de tiempos



6. Conclusiones

Como análisis final, se puede acotar que el trabajo permitió no solo dar una buena introducción al lenguaje de descripción de hardware VHDL, sino también poder llevar un diseñó digital y sincrónico totalmente abstracto, a algo real.

Otro aspecto importante tratado en este trabajo fue la síntesis realizada mediante el *software* Vivado, que permite acercarnos al dispositivo FPGA y poder observar como quedaría nuestra implementación en este.