

FACULTAD DE INGENIERÍA

Sistemas Digitales (86.41)

Trabajo practico $N^{\circ}2$:

Aritmética de Punto flotante

Integrantes:

Puy Gonzalo gpuy@fi.uba.ar 99784



1. Introducción

El presente trabajo tiene como objetivo implementar funciones de una unidad aritmética de punto flotante, en especial, multiplicación, suma y resta. Dichas funciones seras descriptas en lenguaje VHDL, simulado y sintetizado sobre el dispositivo xc7a15tftg256-1. Para el caso de la simulación, se tendrán en cuenta archivos de prueba provistos por la cátedra.



2. Desarrollo

2.1. Especificaciones de diseño

Se diseñaron 2 unidades de punto flotante para realizar la multiplicación y suma/resta. Para esta implementación se tuvieron en cuenta las siguientes especificaciones

- En ambos casos se utilizó el método de redondeo a 0 (truncado).
- El tamaño de los campos significando (N_F) y exponente (N_E) son de tamaño genérico.
- No se consideraron números denormales ni tampoco casos especiales. Al no considerar estos últimos, si el resultado excede el rango de operación entonces se aplicara saturación, es decir, se devolverá a la salida el máximo (o mínimo) representable.
- Se simuló todas las unidades aritméticas de forma automatizada con los archivos de prueba provistos por la cátedra.

2.2. Diseño propuesto

En el caso particular de este trabajo se decidió implementar las unidades aritméticas de punto flotante de forma no sincrónica. Esto es, sin ningún tipo de dependencia de reloj.

De esta forma, la implementación no es secuencial, ya que la salida solo depende de los valores actuales de las entradas. Esto es totalmente sintetizable, ya que básicamente se esta describiendo una función booleana.

3. Implementación en VHDL

Se implemento el diseño propuesto en VHDL, a continuación se presentan los códigos realizados

3.1. Multiplicador

```
1library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
3
   entity fp_mul is
5
        generic(N : natural := 20;
6
                NE : natural := 6
        );
        port (
9
                : in std_logic_vector(N-1 downto 0); -- Operando 1
10
                : in std_logic_vector(N-1 downto 0); -- Operando 2
11
                : out std_logic_vector(N-1 downto 0) -- Resultado
12
        );
13
   end fp_mul;
14
15
   architecture behavioral of fp_mul is
16
```



```
17
        constant EXC
                             : natural := 2**(NE-1)-1;
18
        constant NF
                             : natural := N-NE-1;
19
                             : unsigned(NE+1 downto 0) := to_unsigned(EXC, NE+2);
        constant EXCESO
20
                             : unsigned(NE-1 downto 0) := to_unsigned(0, NE);
        constant E_MIN
21
                             : unsigned(NE-1 downto 0) := to_unsigned(2**(NE)-2, NE);
        constant E_MAX
                             : unsigned(NE+1 downto 0) := to_unsigned(0, NE+2); -- usada para chequear campo
        constant E_CEROS
23
                             : unsigned(NF-1 downto 0) := to_unsigned(0, NF); -- usada para chequear campo F
        constant F_CEROS
24
        constant RES_CERO
                             : unsigned(N-2 downto 0) := to_unsigned(0,N-1);
25
26
                         : std_logic; -- Signo operando X
        signal sx
27
                         : std_logic; -- Signo operando Y
        signal sy
28
29
        signal ex
                         : unsigned(NE+1 downto 0) := (others => '0'); -- Exponente operando X, representado
30
                         : unsigned(NE+1 downto 0) := (others => '0'); -- Exponente operando Y, representado
31
        signal ey
                                                                         -- "Flag" usada para saber si uno de
        signal cero_op
                        : std_logic := '0';
32
33
                         : unsigned(NF-1 downto 0) := (others => '0'); -- Mantisa operando X
        signal fx
34
        signal fy
                         : unsigned(NF-1 downto 0) := (others => '0'); -- Mantisa operando Y
35
36
                         : unsigned(NF downto 0) := (others => '0'); -- Significand operandos X
37
        signal mx
                         : unsigned(NF downto 0) := (others => '0'); -- significand operando Y
        signal my
38
39
        signal sz
                             : std_logic;
                                                                                -- Signo del resultado
40
        signal ez
                             : unsigned(NE-1 downto 0) := (others => '0');
                                                                               -- Exponente del resultado, rep
41
        signal ez_aux
                             : unsigned(NE+1 downto 0) := (others => '0');
                                                                                -- Exponente auxiliar para cuen
42
        signal ez_aux_p
                             : unsigned(NE+1 downto 0) := (others => '0');
                                                                               -- Exponente auxiliar 'prima' p
43
        signal mz
                             : unsigned(2*NF+1 downto 0) := (others => '0'); -- Significand del resultado.
44
                             : unsigned(NF-1 downto 0) := (others => '0');
                                                                               -- Mantisa del resultado.
        signal fz
45
                             : unsigned(NF-1 downto 0) := (others => '0');
        signal fz_aux
                                                                               -- Mantisa auxiliar para cuenta
46
   begin
48
49
        -- Separacion de los campos de los operandos
50
        sx <= X(NE+NF);
51
        sy \ll Y(NE+NF);
52
        ex <= '0' & '0' & unsigned(X(NF+NE-1 downto NF)); -- Le agrego 2 '0' al principio para poder cheque
53
        ey <= '0' & '0' & unsigned(Y(NF+NE-1 downto NF)); -- Por eso ex, ey, ez y EXCESO tienen NE+2 bits.
54
        fx <= unsigned(X(NF-1 downto 0));</pre>
55
        fy <= unsigned(Y(NF-1 downto 0));</pre>
57
        -- Chequeo si alguno de los operandos es cero (Resultado trivial)
58
        cero_op \le '1' when ( (ex = E_CEROS) and (fx = F_CEROS) ) else
59
                    '1' when ( (ey = E\_CEROS) and (fy = F\_CEROS) ) else
60
                   '0';
61
62
        -- Calculo del signo del resultado
63
        sz <= sx xor sy;</pre>
64
65
```



```
-- Multiplicacion de los Significand
66
        mx <= '1' & fx; -- Le agrego un '1' al principio a F para calcular el Significand
67
        my <= '1' & fy; -- por eso mx, my tienen NF+1 bits.
68
        mz \le mx * my; -- mz tiene 2*NF+2 bits.
70
        -- Calculo del exponente representado en exceso
72
        ez_aux <= ex + ey - EXCESO;
73
74
        -- Redondeo de la mantisa
75
        fz_aux <=
76
              mz(2*NF downto NF+1) when <math>mz(2*NF+1) = '1' else
77
              mz(2*NF-1 downto NF);
80
        ez_aux_p <=
                  (ez_{aux} + 1) when mz(2*NF+1) = '1' else ez_{aux};
81
82
        -- Logica de saturacion:
83
        ez \le E_MAX when ( (ez_aux_p(NE+1) = '0') and (ez_aux_p(NE) = '1') ) else
84
              E_MIN when ( (ez_aux_p(NE+1) = '1') and (ez_aux_p(NE) = '1') ) else
85
              ez_aux_p(NE-1 downto 0);
86
        fz \le (others \Rightarrow '1') when ((ez_aux_p(NE+1) = '0')) and (ez_aux_p(NE) = '1')) else
              (others \Rightarrow '0') when ( (ez_aux_p(NE+ 1) = '1') and (ez_aux_p(NE) = '1') ) else
89
              fz_aux;
90
91
        Z <= std_logic_vector(sz & RES_CERO) when ( cero_op = '1' ) else
92
             std_logic_vector(sz & ez & fz);
93
94
    end architecture behavioral;
95
```

3.2. Sumador/Restador

```
library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   entity fp_subadd is
        generic(N : natural := 20;
                NE : natural := 6
       );
       port (
                      : in std_logic_vector(N-1 downto 0); -- Operando 1
            X
10
            Y
                      : in std_logic_vector(N-1 downto 0); -- Operando 2
11
                      : in std_logic; -- Indicador de suma o resta. Si es 0 se suma, si es 1 se resta.
            ctrl
12
                      : out std_logic_vector(N-1 downto 0) -- Resultado
       );
```



```
end fp_subadd;
15
16
17
    architecture behavioral of fp_subadd is
18
        constant EXC
                         : natural := 2**(NE-1)-1;
19
        constant NF
                         : natural := N-NE-1;
20
        constant EXCESO : signed(NE-1 downto 0) := to_signed(EXC, NE);
21
        constant E_MAX
                        : signed(NE downto 0) := to_signed(2**(NE)-2, NE+1);
22
                        : signed(NE downto 0) := to_signed(0, NE+1);
        constant E_MIN
23
24
        signal Y_aux
                        : std_logic_vector(N-1 downto 0) := (others => '0');
25
26
                         : unsigned(NE downto 0) := (others => '0'); -- Tomo el campo E de la entrada X con
        signal ex_aux
27
        signal ey_aux
                         : unsigned(NE downto 0) := (others => '0'); -- Tomo el campo E de la entrada Y con
28
                        : unsigned(NE downto 0) := (others => '0'); -- Resta de los campos E de X e Y.
29
        signal resta_E
30
                         : unsigned(N-1 downto 0) := (others => '0'); -- X_prima con el que voy a hacer efec
        signal X_p
31
                         : unsigned(N-1 downto 0) := (others => '0'); -- Y_prima con el que voy a hacer efec
        signal Y_p
32
33
                        : std_logic; -- Signo operando X_prima
        signal sx_p
34
                        : std_logic; -- Signo operando Y_prima
35
        signal sy_p
                         : unsigned(NE-1 downto 0) := (others => '0'); -- Campo E de X_prima
        signal ex_p
36
                        : unsigned(NE-1 downto 0) := (others => '0'); -- Campo E de Y_prima
        signal ey_p
37
                         : unsigned(NF-1 downto 0) := (others => '0'); -- Mantisa operando X_prima
        signal fx_p
38
        signal fy_p
                        : unsigned(NF-1 downto 0) := (others => '0'); -- Mantisa operando Y_prima
39
        signal mx_p
                         : unsigned(NF downto 0) := (others => '0'); -- Significand operando X_prima
40
        signal my_p
                         : unsigned(NF downto 0) := (others => '0'); -- significand operando Y_prima
41
42
        -- Señales para cuentas auxiliares con los significands
43
        -- Como tengo que agregar |Ex-Ey| 'O's a la derecha de mx_p y |Ex - Ey| 'O's a la izquierda de my_
44
        -- creo un unsigned mx_2prima con el peor caso posible de |Ex-Ey| (Ex todo '1' e Ey todos '0'),
45
        -- con esto me aseguro de tener siempre bien la cantidad de ceros.
46
                         : unsigned(NF+2**(NE)-1 downto 0) := (others => '0');
47
        signal mx_2p
        signal my_2p
                        : unsigned(NF+2**(NE)-1 downto 0) := (others => '0');
48
                        : unsigned(NF+2**(NE)+1 downto 0) := (others => '0');
        signal mx_3p
49
                        : unsigned(NF+2**(NE)+1 downto 0) := (others => '0');
        signal my_3p
50
        signal mx_4p
                        : unsigned(NF+2**(NE)+1 downto 0) := (others => '0');
51
                         : unsigned(NF+2**(NE)+1 downto 0) := (others => '0');
        signal my_4p
52
53
                         : unsigned(NF+2**(NE)+1 downto 0) := (others => '0');
        signal suma
                         : unsigned(NF+2**(NE)+1 downto 0) := (others => '0');
        signal suma_p
55
56
        signal fz_aux
                         : unsigned(NF+2**(NE)+1 downto 0) := (others => '0');
57
        signal fz_aux_p : unsigned(NF-1 downto 0) := (others => '0');
58
                         : unsigned(NF-1 downto 0) := (others => '0');
        signal fz
59
                        : signed(NE downto 0) := (others => '0');
        signal ez_aux
60
                        : signed(NE-1 downto 0) := (others => '0');
        signal ez
61
                        : std_logic := '0'; -- Signo Resultado Z
        signal sz
62
63
```



```
: std_logic := '0'; -- Bit que indica si debo complementar X_p: 0 -> no compemento;
         signal comp_x
64
         signal comp_y
                          : std_logic := '0'; -- Bit que indica si debo complentar Y_p: 0 -> no compemento; 1
65
66
         -- Funcion para encontrar el primer uno en un std_logic_vector
67
         function find_one (x0: std_logic_vector) return integer is
68
             variable found : boolean;
70
             variable index : integer;
71
72
        begin
73
             found := False;
74
75
             for i in x0'length-1 downto 0 loop
76
                 if x0(i) = '1' and found = False then
                      found := True;
                      index := i;
79
                 end if;
80
             end loop;
81
82
             if index < 0 then
83
                 index := 0;
84
             end if;
85
86
             return index;
87
         end function;
88
89
    begin
90
91
         Y_{aux} \le not(Y(N-1)) \& Y(N-2 \text{ downto 0}) \text{ when ctrl} = '1' \text{ else}
92
                  Υ;
93
             Verifico cual de los operandos tiene mayor exponente.
96
         -- para esto, agrego un 0 a la izquierda y chequeo el signo (MSB) de la resta entre los campos E.
97
         ex_aux <= '0' & unsigned(X(NF+NE-1 downto NF));</pre>
98
         ey_aux <= '0' & unsigned(Y_aux(NF+NE-1 downto NF));</pre>
99
100
        resta_E <= ex_aux - ey_aux;</pre>
101
102
         -- El campo Ex debe ser mayor (en valor absoluto) que el campo Ey.
103
         -- Si el resultado de la resta es negativo => Ex < Ey. Por lo tanto invierto los operandos,
104
         -- de lo contrario, los dejo como estaban.
105
         X_p \le unsigned(Y_aux) when ( resta_E(NE) = '1' ) else
106
                unsigned(X);
107
108
        Y_P <= unsigned(X) when ( resta_E(NE) = '1' ) else
109
                unsigned(Y_aux);
110
111
         -- Tomo lo necesario de los nuevos valores de X_prima e Y_prima
112
```



```
sx_p \ll X_p(NE+NF);
113
         sy_p \ll Y_p(NE+NF);
114
         ex_p <= X_p(NF+NE-1 downto NF); -- Los ceros se los agrego para luego ver saturacion.
115
         ey_p <= Y_p(NF+NE-1 downto NF); -- Los ceros se los agrego xq no puedo operar con vectores de disti
116
         fx_p \ll X_p(NF-1 \text{ downto 0});
117
         fy_p \le Y_p(NF-1 \text{ downto 0});
118
         mx_p \le '1' \& fx_p; -- Le agrego un '1' al principio a F para calcular m
119
         my_p <= '1' & fy_p; -- por eso mx, my tienen NF+1 bits.
120
121
         -- Logica para complementar los operandos
122
         comp_x \ll 0' when sx_p = 0' else
123
                    '1';
124
125
         comp_y \le '0' when ( (sy_p = '0') ) else
126
                    '1';
128
         -- Alineacion de los significands
129
         mx_2p(NF downto 0) <= mx_p;</pre>
130
         my_2p(NF downto 0) <= my_p;</pre>
131
132
         -- Shifteo a izquierda |Ex| posiciones el significand del operando X_prima
133
         -- Shifteo a izquierda |Ey| posiciones el significand del operando Y_prima
134
         -- De esta forma me quedan bien alineados.
135
         mx_3p <= '0' & '0' & (mx_2p sll to_integer(ex_p));</pre>
136
         my_3p <= '0' & '0' & (my_2p sll to_integer(ey_p));</pre>
137
138
139
         -- En caso de que tenga que complementar, lo hago
140
         mx_4p \le (not(mx_3p) + 1) when (comp_x = '1') else
141
                   mx_3p;
142
         my_4p \le (not(my_3p) + 1) when (comp_y = '1') else
143
                   my_3p;
144
145
         -- Suma/Resta efectiva
146
         suma \le mx_4p + my_4p;
147
148
         -- Signo del resultado Z.
149
         sz <= suma(NF+2**(NE)+1);</pre>
150
151
         -- Si el resultado de la suma/resta da negativo, tengo que complementar
152
         suma_p \le suma when <math>suma(NF+2**(NE)+1) = 0 else
153
                    (not(suma)+1);
154
155
         -- Normalizacion de la mantisa de Z
156
                   <= suma_p sll (suma_p'length - find_one(x0 => std_logic_vector(suma_p)));
157
         fz_aux_p <= fz_aux(fz_aux'length-1 downto fz_aux'length-NF);</pre>
158
159
160
         -- Campo Ez
161
```



```
ez_aux <= to_signed(find_one(x0 => std_logic_vector(suma_p)) - NF, NE+1);
162
163
         -- Logica de saturación para el resultado
164
        ez <= E_MAX(NE-1 downto 0) when ( to_integer(ez_aux) > to_integer(E_MAX) ) else
165
               E_MIN(NE-1 downto 0) when ( to_integer(ez_aux) < to_integer(E_MIN) ) else</pre>
166
               ez_aux(NE-1 downto 0);
167
168
        fz <= (others => '1') when ( to_integer(ez_aux) > to_integer(E_MAX) ) else
169
               (others => '0') when ( to_integer(ez_aux) < to_integer(E_MIN) ) else
170
               fz_aux_p;
171
172
         -- Resultado final
173
        Z <= sz & std_logic_vector(ez) & std_logic_vector(fz);</pre>
174
    end architecture behavioral;
```

4. Simulación

Para simular los resultados de los códigos se implementaron los siguientes bancos de prueba para luego hacer una simulación mediante GHDL y GTKWave. Dado que los archivos de prueba son muchos, solo se mostraran una corrida para un solo archivo de prueba.

```
library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   use std.textio.all;
   entity tb_fpmul is
6
   end entity tb_fpmul;
9
   architecture tb_arch of tb_fpmul is
10
                            : string := "...\..\Archivos_de_Testeo\fmul_21_7.txt";
        constant FILE_PATH
11
                             : time := 20 ns; -- Periodo de reloj
        constant TCK
12
        constant F_SIZE
                             : natural := 21; -- Tamaño de mantisa
13
                             : natural := 7; -- Tamaño del exponente
        constant EXP_SIZE
14
        constant WORD_SIZE
                            : natural := EXP_SIZE + F_SIZE + 1; -- Tamaño de datos
15
16
17
        signal clk
                         : std_logic := '0';
18
        signal x_file
                        : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
19
                         : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
        signal y_file
20
                         : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
        signal z_file
21
        signal z_dut
                         : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
22
23
        signal ciclos
                         : integer := 0;
24
25
        signal errores
                        : integer := 0;
```



```
26
        file datos : text open read_mode is FILE_PATH;
27
28
29
    begin
30
        clk <= not(clk) after TCK/2; -- Reloj</pre>
31
32
        Test_Sequence: process
33
            variable 1
                           : line;
34
            variable ch : character := ' ';
35
            variable aux : integer;
36
        begin
37
            while not(endfile(datos)) loop
                 wait until rising_edge(clk);
39
                 -- Solo para debugging
                 ciclos <= ciclos + 1;</pre>
41
                 -- Se lee una linea del archivo de valores de prueba
42
                 readline(datos, 1);
43
                 -- Se extrae un entero de la linea
44
                 read(1, aux);
45
                 -- Se carga el valor del operando X
46
                 x_file <= std_logic_vector(to_unsigned(aux, WORD_SIZE));</pre>
                 -- Se lee un caracter (el espacio)
                 read(1, ch);
49
                 -- Se lee otro entero de la linea
50
                 read(1, aux);
51
                 -- Se carga el valor del operando Y
52
                 y_file <= std_logic_vector(to_unsigned(aux, WORD_SIZE));</pre>
53
                 -- Se lee otro caracter (el espacio)
54
                 read(1, ch);
55
                 -- Se lee otro entero
                 read(1, aux);
57
                 -- Se carga el valor de la salida (resultado)
58
                 z_file <= std_logic_vector(to_unsigned(aux, WORD_SIZE));</pre>
59
            end loop;
60
61
            file_close(datos); -- Se cierra el archivo
62
63
64
             -- Se aborta la simulación (fin del archivo)
65
            assert false report
66
                 "Fin de la simulacion" severity failure;
67
68
        end process Test_Sequence;
69
70
        -- Instanciacion del DUT
71
        DUT: entity work.fp_mul(behavioral)
72
        generic map(
73
            N => WORD_SIZE,
74
```



75

20

21

signal x_file

signal y_file

NE => EXP_SIZE

```
76
        port map(
77
             X => x_file,
             Y => y_file,
79
             Z \Rightarrow z_dut
        );
81
82
83
        verificacion: process(clk)
84
        begin
85
             if rising_edge(clk) then
86
                 assert to_integer(unsigned(z_file)) = to_integer(unsigned(z_dut)) report
                     "Error: Salida del DUT no coincide con referencia (salida del DUT = " &
                     integer'image(to_integer(unsigned(z_dut))) &
89
                     ", salida del archivo = " &
90
                     integer'image(to_integer(unsigned(z_file))) & ")"
91
                     severity warning;
92
93
                 if to_integer(unsigned(z_file)) /= to_integer(unsigned(z_dut)) then
94
                     errores <= errores + 1;
95
                 end if;
96
             end if;
97
        end process;
98
99
    end architecture tb_arch;
100
    library IEEE;
    use IEEE.std_logic_1164.all;
    use IEEE.numeric_std.all;
    use std.textio.all;
    entity tb_fpsubadd is
 6
    end entity tb_fpsubadd;
    architecture tb_arch of tb_fpsubadd is
 9
10
                             : string := "...\...\Archivos_de_Testeo\fsub_12_6.txt";
        constant FILE_PATH
11
                              : time := 20 ns; -- Periodo de reloj
        constant TCK
12
                              : natural := 12; -- Tamaño de mantisa
        constant F_SIZE
13
        constant EXP_SIZE
                              : natural := 6; -- Tamaño del exponente
14
        constant WORD_SIZE : natural := EXP_SIZE + F_SIZE + 1; -- Tamaño de datos
15
16
17
        signal clk
                              : std_logic := '0';
                              : std_logic := '1';
        signal ctrl_tb
19
```

: std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');

: std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');



```
: std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
        signal z_file
22
        signal z_dut
                              : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
23
24
        signal ciclos
                          : integer := 0;
25
        signal errores
                         : integer := 0;
26
        file datos : text open read_mode is FILE_PATH;
28
29
    begin
30
31
        clk <= not(clk) after TCK/2; -- Reloj</pre>
32
33
        Test_Sequence: process
34
            variable 1
                          : line;
36
            variable ch : character := ' ';
            variable aux : integer;
37
        begin
38
            while not(endfile(datos)) loop
39
                 wait until rising_edge(clk);
40
                 -- Solo para debugging
41
                 ciclos <= ciclos + 1;
42
                 -- Se lee una linea del archivo de valores de prueba
43
                 readline(datos, 1);
44
                 -- Se extrae un entero de la linea
45
                read(1, aux);
46
                 -- Se carga el valor del operando X
47
                 x_file <= std_logic_vector(to_unsigned(aux, WORD_SIZE));</pre>
48
                 -- Se lee un caracter (el espacio)
49
                read(1, ch);
50
                 -- Se lee otro entero de la linea
51
                 read(1, aux);
                 -- Se carga el valor del operando Y
53
                 y_file <= std_logic_vector(to_unsigned(aux, WORD_SIZE));</pre>
54
                 -- Se lee otro caracter (el espacio)
55
                 read(1, ch);
56
                 -- Se lee otro entero
57
                read(1, aux);
58
                 -- Se carga el valor de la salida (resultado)
59
                 z_file <= std_logic_vector(to_unsigned(aux, WORD_SIZE));</pre>
60
            end loop;
62
            file_close(datos); -- Se cierra el archivo
63
64
65
             -- Se aborta la simulacion (fin del archivo)
66
            assert false report
67
                 "Fin de la simulacion" severity failure;
68
69
        end process Test_Sequence;
70
```



```
71
         -- Instanciacion del DUT
72
         DUT: entity work.fp_subadd(behavioral)
73
         generic map(
             N => WORD_SIZE,
75
             NE => EXP_SIZE
76
77
        port map(
78
             Х
                      => x_file,
79
             Y
                      => y_file,
80
             ctrl
                     => ctrl_tb,
81
                      => z_dut
82
         );
85
         verificacion: process(clk)
86
         begin
87
             if rising_edge(clk) then
88
                 assert to_integer(unsigned(z_file)) = to_integer(unsigned(z_dut)) report
89
                      "Error: Salida del DUT no coincide con referencia (salida del DUT = " &
90
                      integer'image(to_integer(unsigned(z_dut))) &
91
                      ", salida del archivo = " &
92
                      integer'image(to_integer(unsigned(z_file))) & ")"
                      severity warning;
94
95
                 if to_integer(unsigned(z_file)) /= to_integer(unsigned(z_dut)) then
96
                      errores <= errores + 1;
97
                 end if:
98
             end if;
99
         end process;
100
101
    end architecture tb_arch;
102
```

4.1. Multiplicador

4.1.1. Resultados de simulación y problemas encontrados

Para el caso del multiplicador, el resultado final arroja varios errores en varios de los archivos de prueba. Sin embargo, estos errores son debidos a los archivos de prueba y al diseño propuesto por la cátedra. En dicho diseño se plantea que no se utilizan números denormales, lo cual implica que el campo E que representa el exponente del numero medido en exceso, puede ir desde 0 hasta $2^{N_E} - 1$, donde N_E es la cantidad de bits de dicho campo. Esto difiere de la norma IEEE 754 (Chequear), en donde el campo E con valor $2^{N_E} - 1$ esta reservado para un caso especial (Buscar cual es). Lo que hace que el valor máximo que este puede tomar sea el de $2^{N_E} - 2$.

Con lo dicho anteriormente y con los resultados de la simulación, se puede ver que el método usado para crear los archivos de prueba si tiene en cuenta este caso, por lo que los errores encontrados se dan al truncar el máximo representable al valor de $E: 2^{N_E} - 1$, cuando el archivo tiene como resultado el valor $2^{N_E} - 2$.



Solo se pudo encontrar un error, en donde lo que difiere son las mantisas. Por lo tanto, se asume en este caso que es un error dado en el archivo de prueba.

A continuación se muestra una imagen de la simulación de la multiplicación, para el caso del archivo 'fmul_21_7.txt' (Figura 1) y también para este archivo un ejemplo de los errores descritos anteriormente (Figura 2).




Figura 1




Figura 2

4.2. Sumador/Restador

4.2.1. Resultados de simulación

Para el caso del sumado/restador, no se apreciaron errores notorios, salvo por alguno en particular donde lo que difiere son las mantisas. Como en el caso del multiplicador, se adjudica el error al archivo de pruebas. Se adjunta una muestra de la simulación para los archivos 'fsub_12_6.txt' y 'fadd_12_6.txt' en las figuras 3 y 4 respectivamente.

Cabe mencionar que en las simulaciones de suma hay un error que se da en tiempo 0, antes del primer flanco de clock, cuando todas las señales valen '0'. Para el caso del archivo seleccionado como ejemplo, se dan dos errores como los mencionados arriba. Esto se muestra en la figura 5.






Figura 3




Figura 4




Figura 5

5. Síntesis

Para esta sección, se realizo una síntesis sobre el dispositivo FPGA xc7a15tftg256-1 mediante el *software* Vivado. En esta herramienta, se muestra como resulta el circuito descripto mediante VHDL implementado en el dispositivo.

Para el caso de los esquemáticos, las imágenes que quedaron muy grandes para poder adjuntarlas en este documento, no se mostraran. Adjuntarlas en este informe no tendría sentido.



5.1. Multiplicación

El esquemático RTL se muestra en la figura 6. El de implementación resultó muy grande para el informe.

Otro de los resultados de interés, es el resumen de recursos utilizados en el diseño. El cual muestra la cantidad utilizada de Flip-Flops, LUT y puertos IO que se serian necesarios en la implementación en el dispositivo. Este resumen y el resumen de tiempos se muestra en las figuras 7 y 8 respectivamente.




Figura 6

Resource	Utilization	Available	Utilization %
LUT	42	10400	0.40
DSP	1	45	2.22
IO	60	170	35.29

Figura 7: Resumen de los recursos utilizados en el dispositivo xc7a15tftg256-1

Design Timing Summary

Setup					
		Hold		Pulse Width	
Worst Negative Slack (WNS):	inf	Worst Hold Slack (WHS):	inf	Worst Pulse Width Slack (WPWS):	NA
Total Negative Slack (TNS):	0,000 ns	Total Hold Slack (THS):	0,000 ns	Total Pulse Width Negative Slack (TPWS):	NA
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	NA
Total Number of Endpoints:	20	Total Number of Endpoints:	20	Total Number of Endpoints:	NA

There are no user specified timing constraints.

Figura 8: Resumen de tiempos

5.2. Suma/Resta

A diferencia del multiplicador, los esquemáticos RTL y los de implementación quedaron muy grandes para ser mostrados en el informe.

Y finalmente, se muestra el resumen de los recursos utilizados y el resumen de tiempos en las figuras 9 y 10 respectivamente.



Resource	Utilization	Available	Utilization %
LUT	840	10400	8.08
Ю	61	170	35.88

Figura 9: Resumen de los recursos utilizados en el dispositivo xc7a15tftg256-1

Setup		Hold		Pulse Width	
Worst Negative Slack (WNS):	inf	Worst Hold Slack (WHS):	inf	Worst Pulse Width Slack (WPWS):	NA
Total Negative Slack (TNS):	0,000 ns	Total Hold Slack (THS):	0,000 ns	Total Pulse Width Negative Slack (TPWS):	NA
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	NA
Total Number of Endpoints:	20	Total Number of Endpoints:	20	Total Number of Endpoints:	NA

There are no user specified timing constraints.

Figura 10: Resumen de tiempos

6. Conclusiones

Para concluir, se puede acotar la importancia de entender que este lenguaje es de descripción de *hardware*. Esto ya se había contemplado en el primer trabajo de la materia, pero en este se pudo apreciar de mejor manera, ya que se diseño un circuito mas complejo que en el trabajo anterior.

Al ver esto, uno puede entender que lo que realmente esta haciendo a la hora de escribir en VHDL es describir conexiones **reales**, y que es un cambio de 180 grados con respecto a pensar las cosas como se pensarían en otro lenguaje de programación como lo puede ser C, Python, etc.

Siguiendo esta idea, también es interesante notar como actúa el simulador a la hora de trabajar con este tipo de diseño de lógica combinacional. Este realizará toda la lógica combinacional (asignaciones, etc.) en tiempos $\delta_1, \, \delta_2, \, \ldots, \, \delta_n$ los cuales están todos contenidos en un tiempo Δ mas grande, que esta dado por el reloj del sistema.

Finalmente, también se puede aclarar que se pudo comprender el funcionamiento de una unidad de punto flotante de forma combinacional sin uso de sincronismo alguno. Y en cuanto a la síntesis, lo demandantes que son en cuanto a recursos de la fpga estas unidades implementadas en lógica combinacional sobre todo el sumador/restador.