

## Tutorial para utilizar los bloques VIO e ILA


1. Dentro del proyecto seleccionar IP Catalog.





2. En la pestaña IP Catalog colocar vio en la casilla de búsqueda y hacer doble click sobre VIO (Virtual Input/Output).




3. Establecer la cantidad de puntas de prueba a utilizar y su tamaño (en el ejemplo actual se está analizando un contador con entrada de reset y habilitación y salida de 4 bits por lo que el VIO deberá contar con una entrada de 4 bits y dos salidas de 1 bit). Presionar **OK** por dos veces.








4. Aparecerá la ventana **Generate Output Products**. Presionar el botón **Generate**.



5. Presionar **OK** en la nueva ventana emergente. En este momento comienza la síntesis del bloque que se acaba de configurar.


6. Seguidamente se debe incluir el bloque VIO en el diseño propio. En el panel Sources, en la pestaña IP Sources, desplegar vio\_0 y luego Instantiation Template. Hacer doble click sobre vio\_0.vho.



7. Copiar la plantilla de declaración de componente y pegarla en el top level del diseño propio (parte declarativa). Proceder del mismo modo con la plantilla de instanciación pero en este caso pegarla en la parte descriptiva de la arquitectura.

```
Project Summary × cont4b.vhd × IP Catalog × vio_0.vho
                                                                                                ? ㅁ 앱
c:/FIUBA/Posgrado_Embebidos/Tutorial_VIO_ILA_2/Sintesis/cont4b.srcs/sources_1/ip/vio_0/vio_0.vho
                                                                                                      ×
Q 🔛 ← → 🐰 📵 🛍 × // 📵 🔾
                                                                                          Read-only
    -- The following code must appear in the VHDL architecture header.
53
54
                  Begin Cut here for COMPONENT Declaration ----- COMP TAG
55 COMPONENT vio_0
56
    PORT (
       clk : IN STD LOGIC;
       probe_in0 : IN STD LOGIC VECTOR(3 DOWNTO 0);
58
       probe_out0 : OUT STD_LOGIC VECTOR(0 DOWNTO 0);
59
60
       probe_outl : OUT STD_LOGIC_VECTOR(0 DOWNTO 0)
61
62
   END COMPONENT;
    -- COMP TAG END ----- End COMPONENT Declaration
63
64
65 : -- The following code must appear in the VHDL architecture
  -- body. Substitute your own instance name and net names.
          ----- Begin Cut here for INSTANTIATION Template ---- INST TAG
68
69 your_instance_name : vio_0
70
     PORT MAP (
71
       clk => clk,
72
       probe_in0 => probe_in0,
       probe_out0 => probe_out0,
73
74
       probe_outl => probe_outl
75
76
       INST TAG END ----- End INSTANTIATION Template
77
```

```
Project Summary × cont4b.vhd * × IP Catalog × vio_0.vho
                                                                                                     ? 🗆 🖸
C:/FIUBA/Posgrado_Embebidos/Tutorial_VIO_ILA_2/Fuentes/cont4b.vhd
Q 💾 🐟 🖈 🐰 📳 🗈 🗙 // 🖩 🗘
                                                                                                          Ф
     library IEEE;
2  use IEEE.sta_rogro__
3  use IEEE.numeric_std.all;
     use IEEE.std logic 1164.all;
 5 🖯 entity cont4b is
        port (
            clk_i : in std_logic;
rst_i : in std_logic;
ena_i : in std_logic;
 8
                    : out std logic vector(3 downto 0)
10
            q
11 }
       );
12 🖨 end;
13
14 \bigcirc architecture cont4b_arq of cont4b is
15
16 🖯
        COMPONENT vio_0
17
          PORT (
18
             clk : IN STD_LOGIC;
                probe_in0 : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
19
20
              probe_out0 : OUT STD_LOGIC_VECTOR(0 DOWNTO 0);
                probe_outl : OUT STD_LOGIC_VECTOR(0 DOWNTO 0)
21
22
           );
       END COMPONENT:
23 🗎
24
25
     begin
26
```



8. Comentar todos los puertos del componente menos el de reloj y crear señales para poder utilizar en el bloque VIO como entradas y salidas.

```
Project Summary × cont4b.vhd × IP Catalog × vio_0.vho
                                                                                                   ? 🗆 🖸
C:/FIUBA/Posgrado_Embebidos/Tutorial_VIO_ILA_2/Fuentes/cont4b.vhd
                                                                                                        ×
Q 💾 🛧 → 🐰 🖺 🜓 🗙 // 🖩 🗘
                                                                                                        Ф
   library IEEE;
 2 use IEEE.std_logic_1164.all;
 3 use IEEE.numeric_std.all;
 5 🖯 entity cont4b is
      port(
           clk_i : in std_logic
           rst_i : in std_logic;
ena_i : in std_logic;
q : out std_logic_vector(3 downto 0)
 8 🖨 --
 9 !
10 🖨 ---
11 !
       );
12 🖨 end;
13
14 \bigcirc architecture cont4b_arq of cont4b is
15
       signal rst_i: std_logic_vector(0 downto 0);
signal ena_i: std_logic_vector(0 downto 0);
16
17
       signal q : std_logic_vector(3 downto 0);
18
19
20 🖨
      COMPONENT vio_0
        PORT (
21
             clk : IN STD LOGIC;
          probe_in0 : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
23
                 probe_out0 : OUT STD LOGIC VECTOR(0 DOWNTO 0);
24
          probe_out1 : OUT STD_LOGIC_VECTOR(0 DOWNTO 0)
25
26
      ):
```

 Conectar las señales creadas y el reloj al componente VIO. Tener en cuenta que rst\_i y ena\_i ahora son vectores por lo que debe ser cambiada la forma en que se tratan dentro del process.

```
Project Summary × cont4b.vhd × IP Catalog × vio_0.vho
                                                                                            ? 🗆 🖸
C:/FIUBA/Posgrado_Embebidos/Tutorial_VIO_ILA_2/Fuentes/cont4b.vhd
                                                                                                  ×
Q 🛗 ← → 🔏 🖺 🛅 🗙 // 🖩 🗘
                                                                                                 •
27 🖨
        END COMPONENT;
29
    begin
30
31 🖯
       your_instance_name : vio_0
         PORT MAP (
32
            clk => clk_i,
probe_in0 => q,
probe_out0 => rst_i,
33 ¦
35
               probe_outl => ena_i
36
          );
37 🗎
38
39 🖨
       process(clk_i)
40
           variable aux: unsigned(3 downto 0);
        begin
42 🖯
          if rising_edge(clk_i) then
             if rst_i = "1" then
43 🖨
                   aux := "0000";
44
45
         elsif ena_i = "1" then
                   aux := aux + 1;
47 🗎
               end if;
48 🖨
           end if:
49 :
           q <= std_logic_vector(aux);</pre>
50 🖨
       end process;
51 😑 end;
```


## 10. El código completo debería verse así:

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric std.all;
entity cont4b is
   port(
      clk i : in std logic
-- rst_i : in std_logic;
-- ena_i : in std_logic;
      q : out std logic vector(3 downto 0)
   );
end;
architecture cont4b arq of cont4b is
    signal rst_i: std logic vector(0 downto 0);
    signal ena i: std logic vector(0 downto 0);
    signal q : std logic vector(3 downto 0);
   COMPONENT vio 0
        PORT (
           clk : IN STD LOGIC;
           probe in0 : IN STD LOGIC VECTOR(3 DOWNTO 0);
           probe_out0 : OUT STD LOGIC VECTOR(0 DOWNTO 0);
           probe_outl : OUT STD LOGIC VECTOR(0 DOWNTO 0)
   END COMPONENT;
begin
    your instance name : vio 0
      PORT MAP (
           clk => clk i,
           probe in0 => q,
           probe out0 => rst i,
           probe_outl => ena_i
        );
   process(clk i)
        variable aux: unsigned(3 downto 0);
   begin
        if rising edge(clk i) then
           if rst i = "1" then
               aux := "0000";
           elsif ena i = "1" then
               aux := aux + 1;
            end if;
        end if;
        q <= std logic vector(aux);
   end process;
end;
```


11. Luego de esto debería observarse la siguiente estructura:




- 12. Recordar modificar el archivo de restricciones para dejar sólo el reloj.
- 13. Generar el archivo de configuración (.bit) y abrir el **Hardware Manager**. Conectarse con la FPGA y configurarla.
- 14. Una vez configurada se verá lo siguiente:



15. Presionar el símbolo "+" para agregar las señales que se desea comandar y visualizar. Seleccionarlas y presionar **OK**.



16. Luego del paso anterior debería observarse lo siguiente:



A partir de este momento se puede controlar tanto el reset (segunda línea) como el enable (primera línea) y observar la salida en la tercera línea. La figura siguiente muestra un instante en el que la habilitación está en '1', el reset en '0' y la salida exhibe un 0x9.

