

Sistemas Digitales (86.41)

Trabajo Práctico Final (Versión C):

Diseño de un motor de rotación gráfico en 2D Basado en el algoritmo CORDIC

Integrantes:

Puy Gonzalo 99784 gpuy@fi.uba.ar



${\bf \acute{I}ndice}$

1.	Objetivo	2
2.	Desarrollo	2
	2.1. UART	4
	2.2. RX Control	4
	2.3. Cordic Control	8
	2.4. CORDIC	11
	2.4.1. Pre-Cordic	14
	2.4.2. Cordic Base	15
	2.4.3. Post-Cordic	15
3.	Resultados	17
	3.1. Simulación	17
	3.1.1. Rotación de la posición inicial -45°	17
	3.1.2. Rotación continua en sentido horario	18
	3.1.3. Código VHDL del test bench utilizado en la sección 3.1.1	19
	3.2. Prueba en FPGA del servidor remoto	27
4.	Conclusiones	31



1. Objetivo

El presente trabajo se desarrollará una arquitectura de rotación de un vector en 2D, basada en el algoritmo CORDIC. El objetivo principal es desarrollar tanto la unidad aritmética de cálculo como así también el controlador de video asociado a la visualización del movimiento.

Para la realización completa del trabajo práctico se utilizará una interfaz serie UART por medio de la cual se comandará el giro del vector. A partir de los valores de las componentes, se rotará el vector en el plano xy según el valor que adquieran las entradas del sistema, y por último las componentes rotadas serán presentadas en un monitor VGA. En la Figura 1 puede observarse un diagrama en bloques del sistema completo. Se determinará la cantidad mínima de bits de ancho de palabra (bits de precisión) para alcanzar las especificaciones requeridas.

2. Desarrollo

En la Figura 1 se muestra un esquema general del sistema. El diseño será implementado en lenguaje VHDL para luego ser simulado, sintetizado y finalmente, probado en una FPGA que es encuentra en un servidor remoto provisto por la cátedra. Se mostrará tanto la simulación como las pruebas en la sección 3 con un correspondiente análisis.

Para lograr la rotación de las coordenadas 2D se deberán enviar comandos a través de la UART, respetando el siguiente formato

ROT A ang: indica la rotación del vector en un ángulo ang
ROT C N: indica la rotación continua del vector en sentido del parámetro N, donde N puede ser
H para sentido horario o D para sentido antihorario

En el modo continuo, se eligió que el ángulo de rotación sea de 10° . Además, se eligió como posición inicial las coordenadas (0; 0, 5). Y se cuenta con las siguientes especificaciones dadas por el enunciado del trabajo:

- Resolución de video: 640 x 480 1 bit monocromo 50 Hz.
- \bullet Velocidad angular de rotación mínima: 35,156 25 $\frac{\circ}{s}.$
- Paso angular $\Delta \phi$: 0,703 125°.
- Dispositivo: Spartan 3E-500 (Kit Nexys 2 Board o Starter Kit Board).






Figura 1: Esquema general del sistema

Se deben tener en cuenta un par de aclaraciones importantes. Primero, el cordic en este caso será 2D (dos dimensiones, es decir, plano xy) y no 3D como se muestra en la Figura 1. Segundo, por falta de acceso a una placa de desarrollo FPGA, solo fue posible realizar la arquitectura de rotación y el manejo del sistema vía UART. Y por último, dada la segunda aclaración, no se pudo usar el dispositivo dado por las especificaciones. Para las pruebas en una FPGA real se utilizó la placa Arty Z7-10 que está alojada en un servidor remoto que es provisto por la cátedra. Entonces, la síntesis de la arquitectura desarrollada para este trabajo se realizó para dicha placa.

En la Figura 2 se puede ver un esquema de la arquitectura diseñada teniendo en cuenta las aclaraciones mencionadas. En las secciones posteriores se mostrarán más detalles sobre esta.




Figura 2: Esquema del sistema diseñado



2.1. UART

El bloque UART fue provisto por la cátedra, sin más que agregar que se eligió un baudrate igual a 115200. El código VHDL con la implementación de este bloque se adjunta como anexo con este informe.

2.2. RX Control

Este bloque es el que se encarga de recibir los comandos vía UART para poder indicarle al bloque CORDIC CONTROL que accione al bloque CORDIC (donde se realizara la rotación) según los comandos recibidos. Va a proporcionarle al bloque a CORDIC CONTROL el modo elegido y el ángulo a rotar.

Está diseñado con base en una máquina de estados que simplemente va avanzando según los caracteres recibidos por UART. En caso de recibir algo que tenga sentido para el sistema, este continúa avanzando y en caso de recibir algo que no corresponde simplemente se vuelve al estado IDLE en espera de la próxima recepción.

Al recibir un comando que tenga sentido, este bloque proporciona el modo elegido (continuo [C] o rotación simple [A]) con la señal de control **continuos_mode**, una señal de control para activar la rotación **enable_cordic** y se quedará iterando en alguno de los estados PROCESS_CORDIC_A (según corresponda) hasta que (en el caso de rotación simple) se reciba la señal **ack** que indica que se procesó la rotación o (en el caso de rotación continua) se reciba vía UART el caracter "S" en cuyo caso se activará la señal del control **stop_cordic** que parará toda rotación que se esté haciendo, volviendo finalmente al estado IDLE.

Como se puede ver en el código de este bloque, se tienen la máquina de estados (FSM) que fue realizada con un process() el cual tiene en su lista de sensibilidad a las señales clk y rst. Una vez se dé un flanco positivo de reloj, se verifica si ocurrió un flanco ascendente de la señal rx_data_rdy o de ack_cordic (por eso se hace el seguimiento de estas con la señal original y con la señal de delay).

Otra aclaración importante es que no se pueden recibir números de más de 3 dígitos. Esto es, luego del primer dígito el sistema espera otro dígito o un ENTER (carriage return), y así hasta llegar al tercero donde solo se espera un ENTER (carriage return). De lo contrario, se pasa al estado IDLE y se queda a la espera del siguiente envío. Además, los ángulos enviados deben ser números enteros. También se aceptan números negativos.

```
library ieee;
1
    use ieee.std_logic_1164.all;
2
3
    use ieee.numeric_std.all;
    use ieee.math_real.all;
4
5
    entity rx_control is
6
        generic(
7
            N : natural := 16;
8
            BAUD_RATE : integer := 115200;
9
10
            CLOCK_RATE: integer := 50E6
11
        Port (
12
            clk : in std_logic;
13
14
            rst : in std_logic;
            rxd_pin : in std_logic;
15
16
            cordic_ack : in std_logic;
            cordic_enable : out std_logic;
17
18
            continuous_mode : out std_logic;
```



```
stop_cordic : out std_logic;
19
20
             z_o : out std_logic_vector(N-1 downto 0)
21
22
     end rx control:
23
24
     architecture behavioral of rx_control is
25
26
         type fsm_state is (IDLE, R, O, T, A, C, SIGN, NUM_1, NUM_2, NUM_3, COUNTER_CLOCKWISE, CLOCKWISE, SPACE_1,
27

→ SPACE_2, PROCESS_A_CORDIC, PROCESS_C_CORDIC);

28
                             : signed(N-9 downto 0) := (others => '0'); --Recordar que N >= 9
         constant ZERO
29
30
         constant C_ANG
                             : signed(N-1 downto 0) := to_signed(10,N);
31
32
         signal rx_data_rdy : std_logic;
33
         signal rx_data_rdy_delay : std_logic := '0';
         signal rx_data_rdy_re : std_logic := '0';
34
         signal cordic_ack_delay : std_logic := '0';
35
         signal cordic_ack_re : std_logic := '0';
36
                            : std_logic_vector(7 downto 0);
37
         signal rx_data
         signal state
                            : fsm_state;
38
                                                 : signed(N-1 downto 0) := (others => '0');
         signal digit_1, digit_2, digit_3
39
                           : signed(N-1 downto 0) := (others => '0');
40
         signal ang
         signal ang_rad
                             : signed(N-1 downto 0) := (others => '0');
41
         signal continuous_mode_aux : std_logic := '0';
42
43
         signal cordic_enable_aux
                                       : std_logic := '0';
         signal sign_en : std_logic := '0';
44
         signal stop_cordic_aux : std_logic := '0';
45
46
         function AngConverter (constant i : signed(N-1 downto 0) ) return signed is
47
48
             return resize( i * to_signed( integer(round( MATH_PI/real(180) * real(2**(N-3)) *
49
             \hookrightarrow (real(1)/arctan(real(1))) )),N) ,N);
         end:
50
51
         -- Para poder ver los estados de interes:
52
         signal idle_p, process_a_cordic_p, process_c_cordic_p : std_logic := '0';
53
54
55
     begin
56
     -- Para poder ver los estados de interes:
57
     idle_p <= '1' when state = IDLE else '0';</pre>
58
     process_a_cordic_p <= '1' when state = PROCESS_A_CORDIC else '0';</pre>
59
     process_c_cordic_p <= '1' when state = PROCESS_C_CORDIC else '0';</pre>
60
61
62
63
64
     stop_cordic <= stop_cordic_aux;</pre>
     continuous_mode <= continuous_mode_aux;</pre>
65
66
     cordic_enable <= cordic_enable_aux;</pre>
67
68
69
    UART: entity work.uart_top(uart_top_arq)
70
     generic map (
         BAUD_RATE => BAUD_RATE,
71
         CLOCK_RATE => CLOCK_RATE
72
    )
73
74
     port map(
         clk_pin => clk,
75
         rst_pin => rst,
76
77
         rxd_pin => rxd_pin,
         rx_data_rdy => rx_data_rdy,
78
79
         rx_data => rx_data
    );
80
81
82
83
     FSM: process(rst, clk)
84
     begin
         if rst = '1' then
85
             stop_cordic_aux <= '0';</pre>
86
             ang <= (others => '0');
87
```



```
digit_1 <= (others => '0');
88
89
              digit_2 <= (others => '0');
90
              digit_3 <= (others => '0');
              sign_en <= '0';
91
              rx_data_rdy_delay <= '0';</pre>
              cordic_ack_delay <= '0';</pre>
93
94
              state <= IDLE:
95
          elsif clk = '1' and clk'event then
96
97
              if ( rx_data_rdy_re = '1' ) or ( cordic_ack_re = '1' ) then
                  case state is
98
99
100
                       when IDLE =>
                           ang <= (others => '0');
101
102
                           sign_en <= '0';
103
                           stop_cordic_aux <= '0';</pre>
                           if rx_data = "01010010" then --Si el sigüente dato por UART es la R
104
105
                                state <= R;</pre>
106
                           else
                               state <= IDLE;</pre>
107
108
                            end if;
109
110
                       when R =>
                           if rx_data = "01001111" then --Si el sigiuente dato por UART es la O
111
                               state <= 0:
112
113
                               state <= IDLE;</pre>
114
                           end if;
115
116
                       when 0 \Rightarrow
117
                           if rx_data = "01010100" then --Si el sigiuente dato por UART es la T
118
119
                           else
120
121
                                state <= IDLE;</pre>
                           end if;
122
123
124
                       when T =>
                           if rx_data = "00100000" then --Si el siguente dato por UART es un ESPACIO
125
                                state <= SPACE_1;</pre>
126
127
                               state <= IDLE;</pre>
128
129
                           end if;
130
                       when SPACE 1 =>
131
                           if rx_data = "01000011" then --Si el sigiuente dato por UART es la C
132
                               state <= C;
133
                            elsif rx_data = "01000001" then --Si el sigiuente dato por UART es la A
134
135
                               state <= A;
                            else
136
137
                                state <= IDLE;</pre>
138
                           end if;
139
140
                       when C =>
                           if rx_data = "00100000" then --Si el siguente dato por UART es un ESPACIO
141
                                state <= SPACE_2;</pre>
142
143
                                state <= IDLE;</pre>
144
145
                           end if;
146
                       when A =>
147
                           if rx_data = "00100000" then --Si el sigiuente dato por UART es un ESPACIO
148
                               state <= SPACE_2;</pre>
149
150
                            else
                                state <= IDLE;</pre>
151
                           end if;
152
153
154
                       when SPACE_2 =>
                           if (rx_data >= "00110000" and rx_data <= "00111001") then --Si el sigiuente dato es mayor o =
155
                            \hookrightarrow que 48 y menor o = que 57 entonces es un numero y es el primer digito.
                                digit_1 <= (ZERO & signed(rx_data)) - to_signed(48,N);</pre>
156
                                state <= NUM_1;</pre>
157
```



```
158
                              elsif rx_data = "00101101" then --Si el siguiente dato por UART es un '-'
159
                                  state <= SIGN;</pre>
160
161
                              elsif rx_data = "01000100" then --Si el siquiente dato por UART es una D
162
                                   state <= COUNTER_CLOCKWISE;</pre>
163
164
                              elsif rx_data = "01001000" then --Si el siguiente dato por UART es una H
165
                                   state <= CLOCKWISE;</pre>
166
167
168
                              else
                                   state <= IDLE:
169
170
                              end if;
171
                         when SIGN =>
172
173
                              sign_en <= '1';
                              if rx_data >= "00110000" and rx_data <= "00111001" then --Si el sigiuente dato por UART es un
174
                                   digit_1 <= (ZERO & signed(rx_data)) - to_signed(48,N);</pre>
175
                                   state <= NUM 1:
176
177
178
                              else
                                  state <= IDLE;</pre>
179
                              end if;
180
181
182
                         when NUM_1 =>
                              if rx_data >= "00110000" and rx_data <= "00111001" then --Si el siguente dato por UART es un
183
                              \rightarrow numero.
                                   digit_2 <= (ZERO & signed(rx_data)) - to_signed(48,N);</pre>
                                   state <= NUM_2;</pre>
185
186
                              elsif rx_data = "00001101" then --Si el siguiente dato por UART es un ENTER.
187
                                   if sign_en = '1' then
188
189
                                       ang <= not(resize((digit_1 * to_signed(1,N)),N)) + 1;</pre>
190
                                   else
                                      ang <= resize((digit_1 * to_signed(1,N)),N);</pre>
191
192
                                   end if;
                                   state <= PROCESS_A_CORDIC;</pre>
193
194
195
                                  state <= IDLE;</pre>
196
197
                              end if;
198
                         when NUM 2 =>
199
200
                              if rx_data >= "00110000" and rx_data <= "00111001" then
                                  digit_3 <= (ZERO & signed(rx_data)) - to_signed(48,10);</pre>
201
                                   state <= NUM_3;</pre>
202
203
                              elsif rx_data = "00001101" then
204
205
                                   if sign_en = '1' then
                                       ang <= not(resize((digit_1 * to_signed(10,N)),N) + resize((digit_2 *</pre>
206
                                       \rightarrow to_signed(1,N)),N)) + 1;
207
                                   else
                                       ang <= resize((digit_1 * to_signed(10,N)),N) + resize((digit_2 * to_signed(1,N)),N);</pre>
208
209
                                   end if;
                                   state <= PROCESS_A_CORDIC;</pre>
210
211
212
                                  state <= IDLE;</pre>
213
                              end if:
214
^{215}
                         when NUM_3 =>
216
                              if rx_data = "00001101" then
217
218
                                   if sign_en = '1' then
                                       ang <= not(resize((digit_1 * to_signed(100,N)),N) + resize((digit_2 *</pre>
219
                                       \rightarrow to_signed(10,N)),N) + resize((digit_3 * to_signed(1,N)),N)) + 1;
220
                                       \label{eq:angle} \texttt{ang} \mathrel{<=} \texttt{resize}((\texttt{digit\_1} * \texttt{to\_signed}(100, \texttt{N})), \texttt{N}) \; + \; \texttt{resize}((\texttt{digit\_2} * \texttt{to\_signed}(10, \texttt{N})), \texttt{N})
221
                                        \ \hookrightarrow \ + \ \texttt{resize((digit\_3 * to\_signed(1,N)),N);}
                                   end if;
222
                                   state <= PROCESS_A_CORDIC;</pre>
223
```



```
else
224
225
                                                                        state <= IDLE;</pre>
                                                               end if;
226
227
                                                     when COUNTER_CLOCKWISE =>
228
                                                               ang <= C_ANG;</pre>
229
                                                               if rx_data = "00001101" then
230
                                                                        state <= PROCESS_C_CORDIC;</pre>
231
                                                               else
232
233
                                                                        state <= IDLE;</pre>
                                                               end if;
234
235
                                                     when CLOCKWISE =>
236
                                                               ang <= not(C_ANG) + 1;</pre>
237
                                                               if rx_data = "00001101" then
238
239
                                                                        state <= PROCESS_C_CORDIC;</pre>
                                                               else
240
241
                                                                         state <= IDLE;</pre>
                                                               end if;
242
243
                                                     when PROCESS_A_CORDIC =>
244
                                                               if cordic_ack = '0' then
245
246
                                                                        state <= PROCESS_A_CORDIC;</pre>
247
                                                                         state <= IDLE;</pre>
248
249
                                                               end if;
250
                                                     when PROCESS_C_CORDIC =>
251
252
                                                               if rx_data = "01010011" or rx_data = "01110011" then --Si el siguiente dato por UART es 's' o
                                                               \hookrightarrow 'S' (Stop)
253
                                                                         stop_cordic_aux <= '1';</pre>
                                                                         state <= IDLE;</pre>
254
255
                                                               else
256
                                                                        state <= PROCESS_C_CORDIC;</pre>
                                                               end if;
257
258
                                           end case:
259
260
                                 end if;
261
                                 rx_data_rdy_delay <= rx_data_rdy;</pre>
                                 cordic_ack_delay <= cordic_ack;</pre>
262
                       end if:
263
264
             end process;
265
             rx_data_rdy_re <= '1' when (rx_data_rdy = '1' and rx_data_rdy_delay = '0') else '0';
266
             cordic_ack_re <= '1' when (cordic_ack = '1' and cordic_ack_delay = '0') else '0';</pre>
267
268
             269
270
                                                                 '0';
271
^{272}
             continuous_mode_aux <= '1' when state = PROCESS_C_CORDIC else</pre>
273
274
275
             ang_rad <= AngConverter(ang) when ang /= 0 else
                                        (others => '0');
276
277
             z_0 \le std_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_{logic\_vector}(to_
^{278}
                               std_logic_vector(ang_rad) when cordic_enable_aux = '1' else
279
280
                               std_logic_vector(ang) when continuous_mode_aux = '1';
281
             end behavioral:
282
```

2.3. Cordic Control

Para cumplir con las especificaciones de velocidad mostradas en la sección 2 en este bloque se diseñó un generador de pulsos de baja frecuencia el cual controla la velocidad de rotación del cordic.

Como se desea una velocidad angular mínima de 35,156 25 $_{\rm s}^{\circ}$ y un paso de 0,703 125° se



requiere una frecuencia de 50 Hz. Dado que se utiliza una placa que tiene por defecto un clock de 125 MHz se deberá generar un pulso de cordic_clk cada 2,5 millones de ciclos de clock.

Luego, también se diseñó con base en una máquina de estados que cambia de estado según las señales de control que envíe el bloque RX CONTROL y se encarga de elegir las coordenadas x e y a la entrada del bloque cordic. Notar en el código adjunto que se tiene un estado que se dominó INITIAL el cual es utilizado al inicio del sistema y se utiliza para hacer la primera conversión del cordic y dejarlo en las coordenadas iniciales (se ingresan las coordenadas iniciales y se rotan 0 grados). Esta inicialización es independiente del bloque RX CONTROL, por lo que es importante esperar a que el sistema esté en las coordenadas iniciales antes de enviar comandos por UART. De lo contrario, el comportamiento será errático.

La máquina de estados (FSM) fue realizada con un process() el cual tiene en su lista de sensibilidad a las señales cordic_clk (clock de baja frecuencia) y rst como puede observarse en el siguiente código.

```
library ieee;
 2
    use ieee.std_logic_1164.all;
 3
    use ieee.numeric_std.all;
    use ieee.math_real.all;
 5
 6
    entity cordic_control is
 7
 8
            N : natural := 16:
 9
            N_COUNT : natural := 22
10
11
        Port (
            clk : in std_logic;
            rst : in std_logic;
13
14
            ena : in std_logic;
            mode : in std_logic;
15
            stop_cordic : in std_logic;
16
17
            ang : in std_logic_vector(N-1 downto 0);
            ack : out std_logic;
18
19
            x_o, y_o : out std_logic_vector(N-1 downto 0)
20
21
    end cordic_control;
22
23
    architecture behavioral of cordic_control is
24
         constant NC : natural := 2499:
25
26
         --constant NC : natural := 2499999;
27
        type fsm_state is (INITIAL, CONVERSION, C_CONVERSION, IDLE, CORDIC_A, CORDIC_C);
28
29
30
        signal count
                            : integer := 0;
        signal state
                           : fsm_state;
31
        signal cordic_clk : std_logic := '0';
32
        signal req
                            : std_logic := '0';
33
                           : std_logic := '0';
        signal ack_aux
34
         signal x_i, y_i, z_i : std_logic_vector(N-1 downto 0) := (others => '0');
35
         signal x_initial, y_initial : std_logic_vector(N-1 downto 0) := (others => '0');
36
        signal x_o_aux, y_o_aux, z_o_aux : std_logic_vector(N-1 downto 0) := (others => '0');
37
38
39
         -- Para probar:
        signal initial_p, idle_p, cordic_a_p, cordic_c_p, conversion_p, c_conversion_p : std_logic := '0';
40
41
42
43
44
     -- Para poder ver los estados de la FSM:
45
        initial_p \le '1' when state = INITIAL else
46
                     '0';
47
48
        idle_p <= '1' when state = IDLE else</pre>
49
                  '0';
50
```



51

```
cordic_a_p <= '1' when state = CORDIC_A else</pre>
52
53
                        '0';
54
          cordic_c_p <= '1' when state = CORDIC_C else</pre>
55
                        '0':
56
57
          conversion_p <= '1' when state = CONVERSION else
58
                           '0';
59
60
          \label{eq:c_conversion_p} \mbox{$<$=$ '1'$ when state = C_CONVERSION else '0';}
61
62
63
      64
65
          x_initial <= std_logic_vector(to_signed(0,N));</pre>
66
          y_initial <= std_logic_vector(to_signed(4096,N));</pre>
67
68
          ack <= ack_aux;
         x_o <= x_o_aux;</pre>
69
          y_o <= y_o_aux;</pre>
70
71
          CORDIC: entity work.cordic(behavioral_iter)
72
          generic map(N => N)
73
          port map(
74
             clk => cordic_clk,
75
76
              rst => rst,
             req => req,
77
              rot0_vec1 => '0', --Siempre en modo rotacion
78
79
              x_i => x_i,
              y_i => y_i,
80
81
              z_i \Rightarrow z_i
              ack => ack_aux,
82
              x_o => x_o_aux,
83
84
              y_o => y_o_aux,
              z_o => z_o_aux
85
86
87
     FSM:
88
          process (cordic_clk,rst)
89
90
          begin
             if rst = '1' then
91
                  state <= INITIAL;</pre>
92
              elsif cordic_clk = '1' and cordic_clk'event then
93
                  case state is
94
95
                       when INITIAL =>
96
                           x_i \le x_{initial}; --Coordenada X inicial.
97
98
                           y_i <= y_initial; -- Coordenada Y inicial.</pre>
                           z_i <= (others => '0');
99
                           req <= '1';
100
                           state <= CONVERSION;</pre>
101
102
                       when CONVERSION =>
103
104
                           req <= '0';
                           if ack_aux = '1' then
105
                               state <= IDLE;</pre>
106
                           else
107
                               state <= CONVERSION;</pre>
108
                           end if;
109
110
                       when C_CONVERSION =>
111
                          req <= '0';
112
                           if ack_aux = '1' then
113
                               state <= CORDIC_C;</pre>
114
                           elsif stop_cordic = '1' then
115
116
                               state <= IDLE;</pre>
117
                           else
                               state <= C_CONVERSION;</pre>
118
119
                           end if;
120
                       when IDLE =>
121
```



```
x_i <= x_o_aux;</pre>
122
123
                              y_i <= y_o_aux;</pre>
124
                              z_i <= (others => '0');
125
                              req <= '1';
                              if ena = '1' and mode = '0' then
126
                                  state <= CORDIC_A;</pre>
127
                              elsif ena = '1' and mode = '1' then
128
                                  state <= CORDIC_C;</pre>
129
                              else
130
131
                                  state <= IDLE;</pre>
                              end if;
132
133
                         when CORDIC_A =>
134
                              x_i <= x_o_aux;</pre>
135
136
                              y_i <= y_o_aux;</pre>
137
                              z_i <= ang;
                              state <= CONVERSION;</pre>
138
139
                         when CORDIC_C =>
140
141
                              x_i <= x_o_aux;</pre>
                              y_i <= y_o_aux;</pre>
142
                              z_i <= ang;
143
                              req <= '1';
144
                              state <= C_CONVERSION;</pre>
145
146
147
                    end case;
148
               end if:
149
150
           end process;
151
152
           clk_cordic_gen: process(clk, rst)
153
           begin
               if rst = '1' then
154
                    count <= 0;</pre>
                elsif (clk = '1' and clk'event) then
156
                    count <= count + 1;</pre>
157
                    if count = NC then
158
                         cordic_clk <= not cordic_clk;</pre>
159
160
                         count <= 0:
161
                    end if;
               end if:
162
163
           end process;
164
165
166
      end behavioral;
```

2.4. CORDIC

Se utilizó para este bloque el motor cordic implementado en el trabajo práctico número 3 durante la cursada de esta materia. El motor diseñado cuenta con dos modos de operación (rotación y vectorización), pero para el caso de este trabajo se utilizará **solo** el modo rotación.

Este modo rota el vector en un ángulo especificado. El acumulador angular se inicializa con el ángulo a rotar y la decisión de rotación en cada iteración se lleva a cabo de tal manera de disminuir el ángulo residual en el acumulador angular (se utiliza su signo).

Se puede resumir este modo con las siguientes ecuaciones:

$$\begin{cases} x_{i+1} = x_i - y_i \cdot d_i \cdot 2^{-i} \\ y_{i+1} = y_i + x_i \cdot d_i \cdot 2^{-i} \\ z_{i+1} = z_i - d_i \cdot \arctan(2^{-i}) \end{cases}$$
 (1)

Donde: $d_i = -1$ si $z_i < 0$, +1 en otro caso.

Y finalmente se tiene



$$\begin{cases} x_n = A_n(x_0 \cdot \cos(z_0) - y_0 \cdot \sin(z_0)) \\ y_n = A_n(y_0 \cdot \cos(z_0) + x_0 \cdot \sin(z_0)) \\ z_n = 0 \end{cases}$$
 (2)

El A_n en la ecuación (2) es la ganancia de CORDIC, la cual vale aproximadamente 1,647 cuando la cantidad de iteraciones es lo suficientemente grande.

En la Figura 3 se puede observar como está conformado el motor cordic.




Figura 3: Motor cordic.

Se eligió realizar 16 iteraciones del algoritmo, por lo que tendremos que usar 16 bits para los datos. Además de esto se eligió un fondo de escala de 2¹³, por lo que tanto los ángulos como las coordenadas de los vectores estarán escaladas por este valor. Es decir,

$$\begin{cases} \text{Coordenadas:} & x = x \cdot 2^{13} \\ \text{Ángulos:} & \text{Ang} = \frac{\text{Ang}}{\arctan(1)} \cdot 2^{13} \end{cases}$$
 (3)

A continuación se adjunta el código del bloque CORDIC

```
library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
    use ieee.math_real.all;
4
5
    entity cordic is
6
        generic(
7
            N : natural := 16
8
9
        port(
10
            clk
                             : in std_logic;
11
                             : in std_logic;
            rst
12
            req
                             : in std_logic;
13
                         : in std_logic;
            rot0_vec1
14
            x_i, y_i, z_i : in std_logic_vector(N-1 downto 0);
15
                           : out std_logic;
16
                           : out std_logic_vector(N-1 downto 0)
            x_o, y_o, z_o
17
        );
18
    end cordic;
19
20
21
    architecture behavioral_iter of cordic is
22
```

23



```
-- Entradas y salidas de Pre - Cordic
24
        signal x_i_precordic, y_i_precordic, z_i_precordic : std_logic_vector(N-1 downto 0);
25
        signal x_o_precordic, y_o_precordic, z_o_precordic : std_logic_vector(N-1 downto 0);
26
27
        -- Entradas y salidas de Cordic_iterativo
28
        signal x_i_cordic, y_i_cordic, z_i_cordic : std_logic_vector(N-1 downto 0);
29
        signal ack_aux : std_logic;
30
31
        -- Entradas de post_cordic
32
        signal x_i_postcordic, y_i_postcordic : std_logic_vector(N-1 downto 0);
33
34
35
    begin
36
37
        x_i_precordic <= x_i;</pre>
38
        y_i_precordic <= y_i;</pre>
39
        z_i_precordic <= z_i;</pre>
40
        ack <= ack_aux;
41
42
        PRE_CORDIC: entity work.pre_cordic(behavioral)
43
        generic map(N => N)
44
        port map(
45
            x_i => x_i_precordic,
46
             y_i => y_i_precordic,
47
             z_i => z_i_precordic,
48
49
             rot0_vec1 => rot0_vec1,
             x_o => x_o_precordic,
50
            y_o => y_o_precordic,
51
52
             z_o => z_o_precordic
53
        );
54
        CORDIC_I: entity work.cordic_iter(behavioral)
55
        generic map(N => N)
56
        port map(
57
             clk
                        => clk,
58
                       => rst,
59
             rst
             req
                       => req,
60
                       => ack_aux,
             ack
61
             rot0_vec1 => rot0_vec1,
62
                       => x_o_precordic,
63
             x_0
             y_0
                       => y_o_precordic,
             z_0
                       => z_o_precordic,
65
             x_nm1
                       => x_i_postcordic,
66
             y_nm1
                       => y_i_postcordic,
67
             z_nm1
                       => z_o
68
        );
69
70
        POST_CORDIC: entity work.post_cordic(behavioral)
71
        generic map (N => N)
72
        port map(
73
             x_i_postcordic => x_i_postcordic,
74
75
             y_i_postcordic => y_i_postcordic,
76
             x_o_postcordic => x_o,
            y_o_postcordic => y_o
77
        );
78
79
```



80 end behavioral_iter;

2.4.1. Pre-Cordic

El bloque pre-cordic es una lógica combinacional que se encarga de negar las coordenadas xy originales para poder rotar ángulos mayores a 90° .

A continuación se adjunta el código VHDL de este bloque.

```
library ieee;
    use ieee.std_logic_1164.all;
2
    use ieee.numeric_std.all;
3
4
    entity pre_cordic is
5
        generic(
6
            N : natural := 10 -- cantidad de iteraciones que va a hacer el algoritmo
7
        );
        port(
9
10
                        : in std_logic_vector(N-1 downto 0);
11
                        : in std_logic_vector(N-1 downto 0);
            y_i
12
                        : in std_logic_vector(N-1 downto 0);
            z i
13
14
            rot0_vec1 : in std_logic;
                        : out std_logic_vector(N-1 downto 0);
15
                        : out std_logic_vector(N-1 downto 0);
            у_о
16
                        : out std_logic_vector(N-1 downto 0)
            z_0
17
        );
18
19
    end pre_cordic;
20
21
22
    architecture behavioral of pre_cordic is
23
        -- 2**(N-1) --> 180
24
        -- 2**(N-2) --> 90
25
        -- 2**(N-3) --> 45
26
        constant ANG_180 : signed := to_signed(2**(N-1), N);
27
        constant ANG_90 : signed := to_signed(2**(N-2), N);
28
        constant ANG_45 : signed := to_signed(2**(N-3), N);
29
                 x_o_rot0, y_o_rot0, z_o_rot0 : std_logic_vector(N-1 downto 0);
        signal
30
                  x_o_vec1, y_o_vec1, z_o_vec1 : std_logic_vector(N-1 downto 0);
31
32
33
    begin
34
        x_o_vec1 <= x_i;</pre>
35
        y_o_vec1 <= y_i;</pre>
36
        z_o_vec1 <= z_i;
37
38
39
        x_o_rot0 <= std_logic_vector(signed(not(x_i)) + 1) when</pre>
40

→ std_logic_vector(abs(signed(z_i))) > std_logic_vector(abs(ANG_90)) else

                     x_i;
41
42
        y_o_rot0 <= std_logic_vector(signed(not(y_i)) + 1) when
43

→ std_logic_vector(abs(signed(z_i))) > std_logic_vector(abs(ANG_90)) else

                     y_i;
```



```
45
        z_o_rot0 <= std_logic_vector( signed(z_i) - ANG_180 ) when signed(z_i) > ANG_90 else
46
                     std_logic_vector(signed(z_i) + ANG_180) when signed(z_i) < -ANG_90 else
                     z_i;
48
49
50
        x_o \le x_o = 0 when rot0_vec1 = 0 else
51
                x_o_vec1;
52
53
        y_o \le y_o_{rot0} when rot0_{vec1} = '0' else
54
                y_o_vec1;
55
56
        z_o \le z_o\_rot0 when rot0\_vec1 = '0' else
57
                z_o_vec1;
59
    end behavioral;
60
```

2.4.2. Cordic Base

En el trabajo práctico número 3 realizado durante el cuatrimestre, se realizaron 2 arquitecturas para el motor cordic (iterativa y desenrollada). Dentro de las conclusiones del trabajo se encontró que la arquitectura iterativa tiene la ventaja de utilizar menos recursos de la FPGA y que, en cambio, la arquitectura desenrollada es más veloz a comparación de la iterativa.

Como no se tiene especificación sobre estos aspectos, se decidió utilizar la arquitectura iterativa. En la figura 4 se muestra el diagrama de dicha arquitectura.




Figura 4: Arquitectura iterativa.

2.4.3. Post-Cordic

Este bloque también es una lógica combinacional que se encarga de quitar a las coordenadas finales la ganancia de cordic. Al elegir utilizar 16 iteraciones del algoritmo, sabemos que la ganancia será de 1,646 760 258 057 16 (calculado mediante hoja de cálculo provista por la cátedra que se adjunta con el trabajo), dado esto se eligió utilizar un script realizado en *python* para que calculara múltiples valores para multiplicar y luego *shiftear* (con el correspondiente error) las coordenadas originales para lograr la división.



A continuación se adjunta el código VHDL del bloque post-cordic, junto con el código de python utilizado. Finalmente, se decidió multiplicar por 2487 y shiftear 12 veces a derecha para lograr un error del 1,23 %.

```
library ieee;
    use ieee.std_logic_1164.all;
    use ieee.numeric_std.all;
3
    use ieee.math_real.all;
4
5
6
    entity post_cordic is
        generic(
7
            N : natural := 16 -- cantidad de iteraciones que va a hacer el algoritmo CORDIC.
8
9
        );
        port(
10
                                    : in std_logic_vector(N-1 downto 0);
             x_i_postcordic
11
                                    : in std_logic_vector(N-1 downto 0);
             y_i_postcordic
12
                                    : out std_logic_vector(N-1 downto 0);
             x_o_postcordic
13
                                    : out std_logic_vector(N-1 downto 0)
             y_o_postcordic
14
        );
15
16
    end post_cordic;
17
    architecture behavioral of post_cordic is
18
        constant MULTP : signed := to_signed(2487, N);
19
                  x_o_rot, y_o_rot : std_logic_vector(N-1 downto 0);
        signal
20
21
        signal
                  mult_i : std_logic_vector(N-1 downto 0);
                  \verb|mult_o_x|, \verb|mult_o_y|, \verb|x_o_postcordic_shifted|, \verb|y_o_postcordic_shifted|:
        signal
22
            std_logic_vector(2*N-1 downto 0);
23
24
    begin
25
        x_o_rot <= x_i_postcordic;</pre>
26
        y_o_rot <= y_i_postcordic;</pre>
27
        mult_i <= std_logic_vector(MULTP);</pre>
29
30
31
        MULT_X: entity work.Nbits_Mult(behavioral)
        generic map(N => N)
32
        port map(
33
            x0 => x_o_rot,
34
            x1 => mult_i,
35
               => mult_o_x
36
        );
37
38
        MULT_Y: entity work.Nbits_Mult(behavioral)
39
        generic map(N => N)
40
        port map(
41
            x0 \Rightarrow y_o_{rot}
42
             x1 => mult_i,
43
             y => mult_o_y
44
        );
45
46
        x_o_postcordic_shifted <= std_logic_vector(shift_right(signed(mult_o_x),12));</pre>
47
        y_o_postcordic_shifted <= std_logic_vector(shift_right(signed(mult_o_y),12));
48
49
    -- Como multiplico por ~ 0.6, no puedo tener un numero mas grande del que tenia
50
        originalmente de N bits, por lo que vuelvo a poner el resultado en N bits.
```



```
x_o_postcordic <= x_o_postcordic_shifted(N-1 downto 0);
y_o_postcordic <= y_o_postcordic_shifted(N-1 downto 0);

end behavioral;

// Toward
</pre>
```

```
# Imports
1
   import pandas as pd
   from fxpmath import Fxp
3
4
   row_i = []
5
6
   slope = 1/1.64676025805716
   for e in range(1,25):
8
        a = Fxp(slope, 0, e, e-1)
9
        diff = slope - a.real
10
        diff_percentage = diff * 100 / slope
11
        mult = a.real / a.precision
12
        row = [e-1, slope, a.real, diff, diff_percentage, mult]
13
        row_i.append(row)
14
15
   df = pd.DataFrame(row_i, columns = ['WL', 'Gain OSR 1', 'FP', 'Difference', 'Diff %',
16
        'MULT'])
17
   print(df)
18
```

3. Resultados

3.1. Simulación

Para llevar a cabo la simulación se realizaron 2 test bench. Uno para la rotación continua y otro en donde se solicita una sola rotación. Como los bancos de prueba son similares (solo cambia lo que se envía por UART), solo se adjunta el código de uno de ellos para evitar repeticiones innecesarias. Se simuló con el software *GTKWave* para poder visualizar las señales de interés y sobre todo las salidas.

El clock de baja frecuencia que se debe utilizar para el motor cordic mencionado en la subsección 2.3, hacía los tiempos de simulación demasiado altos, por lo que se tuvo que dividir ese número por 1000 para poder simular los resultados. Para estas pruebas se utiliza un generador de pulsos cada 2500 ciclos de clock. Esto permitió tiempos de simulación menores.

A continuación se muestran los resultados para ambos bancos de prueba.

3.1.1. Rotación de la posición inicial -45°

Se simuló una rotación de -45° , por lo que el comando que se envió al sistema luego de esperar la conversión inicial fue:

ROT A -45

Los resultados se pueden ver en la siguiente captura.






Figura 5: Simulación de rotación de las coordenadas iniciales en -45°

Como puede verse en la Figura 5, la simulación se produjo correctamente. Una vez iniciado el sistema, y luego de recibir el comando, la rotación fue exitosa y los distintos cambios de estado (se omitieron algunos estados no tan importantes del bloque RX Control) fueron los esperados. Si bien se ve que la señal sign_en queda en '1', esto se debe a que todavía no se dio una condición para que se entre en el process() del bloque RX Control donde la próxima vez que se entre, el estado será IDLE y dicha señal valdrá '0'.

Las cuentas de rotación fueron corroboradas con la hoja de cálculo que se adjunta con este trabajo.

3.1.2. Rotación continua en sentido horario

Se simuló una rotación continua en sentido horario, por lo que el comando que se envió al sistema luego de esperar la conversión inicial fue:

ROT C H Después de $4\,\mathrm{ms}$ se envió: S

Los resultados se pueden ver en las siguientes capturas.






Figura 6: Simulación de rotación continua en sentido horario

Analizando la Figura 6, vemos que la simulación se realzó correctamente. Viendo que una vez que se recibe el comando, el ángulo a rotar se coloca en -10° y comienza a realizar las rotaciones continuamente. Los cambios de estados también siguen la lógica adecuada y se puede ver como al parar la rotación (con el comando S) se deja de rotar y se conserva el valor de la última conversión.

Nuevamente, los resultados de las rotaciones fueron corroborados con la hoja de cálculo ya mencionada a lo largo de este trabajo.

3.1.3. Código VHDL del test bench utilizado en la sección 3.1.1

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
2
3
4
   entity tp_testbench_1 is
5
   end tp_testbench_1;
6
   architecture behavioral of tp_testbench_1 is
8
9
   constant N
                    : natural := 16;
10
                  : std_logic := '0';
   signal clk_tb
11
   signal rst_tb : std_logic := '1';
12
```



```
signal rxd_tb
                    : std_logic := '1';
13
    signal ack_tb : std_logic := '0';
14
    signal xo_tb, yo_tb : Std_logic_vector(N-1 downto 0) := (others => '0');
15
16
    constant FRECUENCIA : integer := 125E6; --En MHz
17
    constant PERIODO
                                  := 1 sec/FRECUENCIA; -- En us.
                         : time
18
    constant BAUD_RATE : integer := 115200;
19
                        : boolean := false;
    signal
            detener
20
    constant nb_ack
                        : integer := 2;
21
22
23
    begin
24
25
26
    clk_tb <= not clk_tb after 4 ns;</pre>
27
    rst_tb <= '1', '0' after 9 ns;
28
29
    TEST:
30
    process is begin
31
        report "Se inicia la prueba"
32
        severity note;
33
34
        wait until rst_tb = '0';
35
        wait until ack_tb = '1';
36
        wait for 3 ns;
37
38
39
        rxd_tb <= '1'; -- IDLE
40
        wait for 8681 ns; -- Tiempo de un bit: 1/BAUD_RATE. En este caso BAUD_RATE = 115200 =>
41
        \rightarrow 8680,555 => 8681 redondeando
42
        rxd_tb <= '0'; -- START</pre>
43
        wait for 8681 ns;
44
45
        -- Envio letra R
46
        rxd_tb \le "0"; --bit(0) de la R = "01010010", se envia de derecha a izquierda.
47
        \hookrightarrow Empezando por el LSB
        wait for 8681 ns;
48
49
        rxd_tb <= '1'; --bit(1) de la R
50
        wait for 8681 ns;
51
52
        rxd_tb \le '0'; --bit(2) de la R
53
        wait for 8681 ns;
54
55
        rxd_tb \le '0'; --bit(3) de la R
56
        wait for 8681 ns;
57
58
        rxd_tb <= '1'; --bit(4) de la R
59
        wait for 8681 ns;
60
61
        rxd_tb <= '0'; --bit(5) de la R
62
63
        wait for 8681 ns;
64
        rxd_tb <= '1'; --bit(6) de la R
65
        wait for 8681 ns;
66
```



```
67
        rxd_tb \le '0'; --bit(7) de la R
68
         wait for 8681 ns;
69
70
         rxd_tb <= '1'; -- STOP</pre>
71
         wait for 8681 ns;
72
73
         rxd_tb <= '1'; -- IDLE
74
         wait for 8681 ns;
75
76
         -- Envio letra O
77
78
         rxd_tb <= '0'; -- START</pre>
79
         wait for 8681 ns;
80
81
         rxd_tb <= '1'; --bit(0) de la 0 = "01001111"
82
         wait for 8681 ns;
83
84
         rxd_tb <= '1'; --bit(1) de la 0
85
         wait for 8681 ns;
86
87
         rxd_tb <= '1'; --bit(2) de la 0
88
         wait for 8681 ns;
89
90
         rxd_tb <= '1'; --bit(3) de la 0
91
         wait for 8681 ns;
92
93
        rxd_tb <= '0'; --bit(4) de la 0
94
         wait for 8681 ns;
95
96
         rxd_tb \le 0; --bit(5) de la 0
97
         wait for 8681 ns;
98
99
         rxd_tb <= '1'; --bit(6) de la 0
100
         wait for 8681 ns;
101
102
         rxd_tb <= '0'; --bit(7) de la 0
103
         wait for 8681 ns;
104
105
         rxd_tb <= '1'; -- STOP</pre>
106
         wait for 8681 ns;
107
108
        rxd_tb <= '1'; -- IDLE
109
         wait for 8681 ns;
110
111
         -- Envio letra T
112
113
         rxd_tb <= '0'; -- START</pre>
114
         wait for 8681 ns;
115
116
         rxd_tb <= '0'; --bit(0) de la T = "01010100"
117
         wait for 8681 ns;
118
119
         rxd_tb \le '0'; --bit(1) de la T
120
         wait for 8681 ns;
121
122
```



```
rxd_tb \le '1'; --bit(2) de la T
123
         wait for 8681 ns;
124
         rxd_tb \le 0; --bit(3) de la T
126
         wait for 8681 ns;
127
128
         rxd_tb \le '1'; --bit(4) de la T
129
         wait for 8681 ns;
130
131
         rxd_tb \le "0"; --bit(5) de la T
132
         wait for 8681 ns;
133
134
         rxd_tb <= '1'; --bit(6) de la T</pre>
135
         wait for 8681 ns;
136
137
         rxd_tb \le 0; --bit(7) de la T
138
         wait for 8681 ns;
139
140
         rxd_tb <= '1';
                          -- STOP
141
         wait for 8681 ns;
142
143
144
         rxd_tb <= '1'; -- IDLE
         wait for 8681 ns;
145
146
         -- Envio ESACIO
147
148
         rxd_tb <= '0'; -- START</pre>
149
         wait for 8681 ns;
150
151
         rxd_tb <= '0'; --bit(0) de ESPACIO = "00100000"
152
         wait for 8681 ns;
153
154
         rxd_tb <= '0'; --bit(1) de ESPACIO</pre>
155
         wait for 8681 ns;
156
157
         rxd_tb <= '0'; --bit(2) de ESPACIO</pre>
158
         wait for 8681 ns;
159
160
         rxd_tb <= '0'; --bit(3) de ESPACIO</pre>
161
         wait for 8681 ns;
162
163
         rxd_tb <= '0'; --bit(4) de ESPACIO</pre>
164
         wait for 8681 ns;
165
166
         rxd_tb <= '1'; --bit(5) de ESPACIO</pre>
167
         wait for 8681 ns;
168
169
         rxd_tb <= '0'; --bit(6) de ESPACIO</pre>
170
         wait for 8681 ns;
171
172
         rxd_tb <= '0'; --bit(7) de ESPACIO</pre>
173
         wait for 8681 ns;
174
175
         rxd_tb <= '1'; -- STOP
176
         wait for 8681 ns;
177
178
```



```
rxd_tb <= '1'; -- IDLE
179
         wait for 8681 ns;
180
181
         -- Envio letra A
182
183
         rxd_tb <= '0';
                          -- START
184
         wait for 8681 ns;
185
186
         rxd_tb <= '1'; --bit(0) de la A = "01000001"
187
         wait for 8681 ns;
188
189
         rxd_tb <= '0'; --bit(1) de la A
190
         wait for 8681 ns;
191
192
         rxd_tb <= '0'; --bit(2) de la A
193
         wait for 8681 ns;
194
195
         rxd_tb \le '0'; --bit(3) de la A
196
         wait for 8681 ns;
197
198
         rxd_tb <= '0'; --bit(4) de la A</pre>
199
         wait for 8681 ns;
200
201
         rxd_tb <= '0'; --bit(5) de la A
202
         wait for 8681 ns;
203
204
         rxd_tb <= '1'; --bit(6) de la A
205
         wait for 8681 ns;
206
207
         rxd_tb <= '0'; --bit(7) de la A
208
         wait for 8681 ns;
209
210
         rxd_tb <= '1'; -- STOP
211
         wait for 8681 ns;
212
213
         rxd_tb <= '1';
                          -- IDLE
214
         wait for 8681 ns;
215
216
         -- Envio ESACIO
217
218
         rxd_tb <= '0'; -- START</pre>
219
         wait for 8681 ns;
220
221
         rxd_tb <= '0'; --bit(0) de ESPACIO = "00100000"
222
         wait for 8681 ns;
223
224
        rxd_tb <= '0'; --bit(1) de ESPACIO</pre>
225
         wait for 8681 ns;
^{226}
227
         rxd_tb <= '0'; --bit(2) de ESPACIO</pre>
228
         wait for 8681 ns;
229
230
         rxd_tb <= '0'; --bit(3) de ESPACIO</pre>
231
         wait for 8681 ns;
232
233
         rxd_tb <= '0'; --bit(4) de ESPACIO</pre>
234
```



```
wait for 8681 ns;
235
236
         rxd_tb <= '1'; --bit(5) de ESPACIO</pre>
237
         wait for 8681 ns;
238
239
         rxd_tb <= '0'; --bit(6) de ESPACIO</pre>
240
         wait for 8681 ns;
^{241}
242
         rxd_tb <= '0'; --bit(7) de ESPACIO</pre>
243
         wait for 8681 ns;
244
^{245}
         rxd_tb <= '1'; -- STOP
246
         wait for 8681 ns;
247
248
         rxd_tb <= '1'; -- IDLE
249
         wait for 8681 ns;
250
251
         -- Envio numeros
252
         -- SIGNO MENOS
253
         rxd_tb <= '0';
                          -- START
254
         wait for 8681 ns;
255
256
         rxd_tb <= '1'; --bit(0) de - = "00101101"
257
         wait for 8681 ns;
258
259
         rxd_tb <= '0'; --bit(1) de -
260
         wait for 8681 ns;
261
262
         rxd_tb <= '1'; --bit(2) de -
^{263}
         wait for 8681 ns;
264
265
         rxd_tb <= '1'; --bit(3) de -
266
         wait for 8681 ns;
267
268
         rxd_tb <= '0'; --bit(4) de -
269
         wait for 8681 ns;
270
271
         rxd_tb <= '1'; --bit(5) de -
272
         wait for 8681 ns;
273
274
         rxd_tb <= '0'; --bit(6) de -
275
         wait for 8681 ns;
276
277
         rxd_tb <= '0'; --bit(7) de -
278
         wait for 8681 ns;
279
280
         rxd_tb <= '1'; -- STOP
281
         wait for 8681 ns;
282
283
         rxd_tb <= '1'; -- IDLE
284
         wait for 8681 ns;
285
286
287
         --4
         rxd_tb <= '0'; -- START</pre>
288
         wait for 8681 ns;
289
290
```



```
rxd_tb <= '0'; --bit(0) de 4 = "00110100"
291
         wait for 8681 ns;
292
293
         rxd_tb <= '0'; --bit(1) de 4
294
         wait for 8681 ns;
295
296
         rxd_tb <= '1'; --bit(2) de 4
297
         wait for 8681 ns;
298
299
         rxd_tb <= '0'; --bit(3) de 4
300
         wait for 8681 ns;
301
302
        rxd_tb <= '1'; --bit(4) de 4
303
         wait for 8681 ns;
304
305
         rxd_tb <= '1'; --bit(5) de 4
306
         wait for 8681 ns;
307
308
         rxd_tb <= '0'; --bit(6) de 4
309
         wait for 8681 ns;
310
311
         rxd_tb <= '0'; --bit(7) de 4
312
         wait for 8681 ns;
313
314
         rxd_tb <= '1'; -- STOP</pre>
315
         wait for 8681 ns;
316
317
        rxd_tb <= '1'; -- IDLE
318
         wait for 8681 ns;
319
320
         --5
321
        rxd_tb <= '0'; -- START</pre>
322
         wait for 8681 ns;
323
324
         rxd_tb <= '1'; --bit(0) de 5 = "00110101"
325
         wait for 8681 ns;
326
327
         rxd_tb \le 0'; --bit(1) de 5
328
         wait for 8681 ns;
329
330
         rxd_tb <= '1'; --bit(2) de 5
331
         wait for 8681 ns;
332
333
         rxd_tb <= '0'; --bit(3) de 5
334
         wait for 8681 ns;
335
336
        rxd_tb <= '1'; --bit(4) de 5
337
         wait for 8681 ns;
338
339
         rxd_tb <= '1'; --bit(5) de 5
340
         wait for 8681 ns;
341
342
         rxd_tb <= '0'; --bit(6) de 5
343
         wait for 8681 ns;
344
345
         rxd_tb <= '0'; --bit(7) de 5
346
```



```
wait for 8681 ns;
347
348
         rxd_tb <= '1'; -- STOP
349
         wait for 8681 ns;
350
351
         rxd_tb <= '1';
                          -- IDLE
352
         wait for 8681 ns;
353
354
         -- Envio ENTER (Carriage Return)
355
356
         357
         wait for 8681 ns;
358
359
         rxd_tb <= '1'; --bit(0) de ENTER = "00001101"
360
         wait for 8681 ns;
361
362
         rxd_tb \le '0'; --bit(1) de ENTER
363
         wait for 8681 ns;
364
365
         rxd_tb <= '1'; --bit(2) de ENTER</pre>
366
         wait for 8681 ns;
367
368
         rxd_tb \le '1'; --bit(3) de ENTER
369
         wait for 8681 ns;
370
371
         rxd_tb \le 0; --bit(4) de ENTER
372
         wait for 8681 ns;
373
374
         rxd_tb \le 0'; --bit(5) de ENTER
375
         wait for 8681 ns;
376
377
         rxd_tb <= '0'; --bit(6) de ENTER</pre>
378
         wait for 8681 ns;
379
380
         rxd_tb <= '0'; --bit(7) de ENTER</pre>
381
         wait for 8681 ns;
382
383
        rxd_tb <= '1'; -- STOP
384
        wait for 8681 ns;
385
386
        rxd_tb <= '1'; -- IDLE
387
        wait for 2 ms;
388
        --wait for 8681 ns;
389
390
       report "Se envio comando de rotacion"
391
        severity note;
392
393
        --wait\ until\ ack\_tb = '1';
394
395
        report "Termina Prueba"
396
        severity note;
397
398
399
        detener <= true;</pre>
400
        -- Se aborta la simulacion
401
         assert false report
402
```



```
"Fin de la simulacion" severity failure;
403
404
    end process TEST;
405
406
    DUT: entity work.top(behavioral)
407
    generic map (N => 16, BAUD_RATE => BAUD_RATE, CLOCK_RATE => FRECUENCIA)
408
    port map (
409
         clk => clk_tb,
410
         rst => rst_tb,
411
         rxd_pin => rxd_tb,
412
413
         ack => ack_tb,
         x_o => xo_tb,
414
         y_o => yo_tb
415
    );
416
417
    end behavioral;
418
```

3.2. Prueba en FPGA del servidor remoto

Para poder probar el código implementado en la placa Arty Z7-10 alojada en el servidor remoto, se tuvo que implementar un bloque VIO (disponible dentro del IP Catalog de Vivado) el cual tendrá 3 entradas (salidas ack, coordenada x y coordenada y). El bloque VIO quedó configurado como se muestra en la Figura 7.




Figura 7: Configuración del bloque VIO

Se modificó acordemente el archivo de restricciones específico para la placa Arty Z7-10 (obtenido del github de Xiling). Para poder incluir el bloque VIO dentro del bloque top level, se tuvo que modificar el código como se muestra en el código adjunto a continuación.



```
library ieee;
    use ieee.std_logic_1164.all;
    use ieee.numeric_std.all;
3
    use ieee.math_real.all;
4
5
    entity top is
        generic(
7
            N : natural := 16;
8
            BAUD_RATE : integer := 115200;
9
10
            CLOCK_RATE: integer := 125E6
        );
11
        Port (
12
            clk
                      : in std_logic;
13
            --rst
                        : in std_logic;
14
            rxd_pin : in std_logic
15
            --ack
                        : out std_logic;
16
            --x_o, y_o: out std_logic_vector(N-1 downto 0)
17
        );
18
    end top;
19
20
21
    architecture behavioral of top is
22
        constant N_COUNT : natural := 22;
23
24
                               : std_logic := '0';
25
        signal cordic_enable
        signal continuous_mode : std_logic := '0';
26
                                : std_logic_vector(N-1 downto 0) := (others => '0');
        signal ang
27
        signal ack_aux
                                : std_logic := '0';
28
29
        signal stop_cordic
                                : std_logic := '0';
30
        -- Señales para bloque VIO
31
        signal rst_i : std_logic_vector(0 downto 0);
32
        signal ack_o : std_logic_vector(0 downto 0);
33
        signal x_o_vio, y_o_vio : std_logic_vector(15 downto 0);
34
        signal rst : std_logic;
35
36
        COMPONENT vio_0
37
          PORT (
38
            clk : IN STD_LOGIC;
39
            probe_in0 : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
40
            probe_in1 : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
41
            probe_in2 : IN STD_LOGIC_VECTOR(0 DOWNTO 0);
42
            probe_out0 : OUT STD_LOGIC_VECTOR(0 DOWNTO 0)
43
          );
44
        END COMPONENT;
45
46
    begin
47
48
        --ack \le ack_aux;
49
        -- Hago esto para operar de la misma forma que antes sin cambiar el codigo (Ahora rst y
50
        \rightarrow ack son std_logic_vector !!).
        ack_o <= "1" when ack_aux = '1' else "0";
51
        rst <= '1' when rst_i = "1" else '0';
52
53
54
    top_vio : vio_0
```



```
PORT MAP (
55
        clk => clk,
56
        probe_in0 => x_o_vio,
57
        probe_in1 => y_o_vio,
58
        probe_in2 => ack_o,
59
        probe_out0 => rst_i
60
      );
61
62
        RX_CONTROL: entity work.rx_control(behavioral)
63
        generic map(N => N,
64
65
                      BAUD_RATE => BAUD_RATE,
                      CLOCK_RATE => CLOCK_RATE
66
        )
67
        port map(
68
             clk => clk,
69
             rst => rst,
70
             rxd_pin => rxd_pin,
             cordic_ack => ack_aux,
72
             cordic_enable => cordic_enable,
73
             continuous_mode => continuous_mode,
74
             stop_cordic => stop_cordic,
75
             z_o => ang
        );
77
78
        CORDIC_CONTROL: entity work.cordic_control(behavioral)
79
        generic map(N => N, N_COUNT => N_COUNT)
80
        port map(
81
             clk => clk,
82
             rst => rst,
83
             ena => cordic_enable,
84
             mode => continuous_mode,
85
             stop_cordic => stop_cordic,
86
             ack => ack_aux,
             ang => ang,
88
             x_o \Rightarrow x_o_{vio}
89
90
             y_o => y_o_vio
        );
91
92
    end behavioral;
93
```

Una vez estuvo todo configurado, se generó el *BitStream* (archivo .bin) y se accedió al *Hardware Manager* de Vivado, se conectó a la placa del servidor remoto y se programó con el *BitStream* generado.

Luego se conectó vía *ssh* al servidor remoto y se utilizó *minicom* para comunicarse con la placa vía UART. Este procedimiento se puede ver en la Figura 8.






Figura 8: Conexión ssh con la placa en el servidor remoto

En las siguientes imágenes se puede ver la prueba del programa. En la Figura 9, se observa el accionar del reset y en la Figura 10 se observa el comportamiento luego del comando introducido.




Figura 9: Comportamiento luego de accionar el rst






Figura 10: Comportamiento luego de enviar comando de rotación

Como se puede observar, el comportamiento es el esperado y también es acorde a los visto en las simulaciones mostradas en la sección 3.1.1.

4. Conclusiones

Dado lo hecho en este trabajo y teniendo en cuenta todos los contratiempos dados por la falta de una placa física con la que trabajar, se puede afirmar que se cumplieron con los objetivos planteados.

La dificultad de este trabajo estuvo en la implementación de los bloques RX Control y Cordic Control. Con los cuales tienen la tarea de controlar lo recibido mediante UART y de anexar el resto de los bloques. Finalmente, se pudo implementar todo, sin problemas con la síntesis e implementación del código realizada en el software Vivado. Sin tener, además, warnings significativos.

Como punto a mejorar, se puede mencionar que sería de interés poder sincronizar los bloques RX Control y Cordic Control, para evitar comportamientos erráticos cuando se envía algo por UART y todavía no terminó de procesarse la inicialización del sistema (primera rotación para las coordenadas iniciales). Sin embargo, esta inicialización es lo suficientemente rápida y el comportamiento actual tiene sentido si se lo piensa en conjunto con la parte faltante del trabajo (controlador de video). Ya que es razonable esperar a ver el vector ubicado en el monitor antes de empezar a enviar comandos. De todas formas, parece interesante resolverlo como medida de seguridad y para aportar más robustez al programa.

Por otro lado, es obvio que en un futuro sería ideal poder contar con placas físicas con las



cuales trabajar y poder implementar la parte gráfica (Controlador de video VGA) que en el presente trabajo quedo inconcluso. Dicho controlador resulta de mucho interés, y lograría que los resultados mostrados sean mejor visualizados que de la forma en que se mostraron en el trabajo.