讀書計畫

申請動機:

IC 設計是台灣科技產業的龍頭之一,而攻讀碩士學位對於獲取相關職位至關重要。我已經具備了數位和類比 IC 設計能力,熟悉相關的設計流程(cell-based、full-customed),並且能熟練使用相關的設計工具(design compiler、innovus、virtuoso、vivado),也具備一些實作項目的經驗(VGG16 硬體加速器)。為了進一步提升自己的能力,我希望透過進入研究所學習來提升對 SOC設計和 FPGA 開發的理解。

貴系近年來發表了一些硬體加速器相關的碩士論文,而我有一些相關的設計經驗,研究方 向與我的興趣高度契合,使其成為我的理想選擇。

能力評估:

目前我熟練掌握數位 IC 設計所需的設計工具,如 NCVerilog、Design Compiler、Innovus 和 Vivado,並具備從 RTL 到 APR 的設計實務能力。我曾設計過如 VGG16 硬體加速器、矩陣乘法加速器以及快速字符搜尋器等項目,這些經驗讓我在數位 IC 設計領域積累了一些的實作技能。

為了在數位 IC 設計相關崗位上進一步發展,我認為需要強化 SoC 設計與 FPGA 開發的相關知識,並且提升對大型電路架構設計理解。此外,我也希望能參與多人項目的開發,增加團隊合作的經驗與能力,這將有助於應對未來職場上的工作環境。

入學前準備

- 利用 Verilog 相關網站(HDLBits、WORLD OF ASIC)加強代碼撰寫能力
- 利用 FPGA 相關網站(opencores)提升設計能力
- 閱讀硬體加速器、AI相關文獻

入學後目標

● 提升大型電路架構設計的能力

- 提升電路驗證的能力
- 提升合作開發項目的能力
- 具備外商工作的英文水平
- 畢業前取得雅思 6.5
- 碩一完成畢業學分
- 兩年完成碩論
- 尋找實習機會

目標實踐方法

【英文學習】

- 英文口說學習:使用 EF Hello、Elsa Speak 等軟體進行基礎培養,後報名雅思專業口說課程或 Amazing Talking 進行外師對話訓練。
- 英文聽讀學習:使用 Voice Tube、British Council 等網站每日一小時聽讀訓練,並日常搭配 English podcast 鍛鍊英聽能力。

【完成研究大綱】

通過大量閱讀相關文獻,逐步積累知識儲備,並系統化管理這些資料。通過整理並建立 清晰的主題與內容大綱文件,能夠有效地查閱和運用這些資源,為研究提供堅實的幫助。

課程修習規劃

- 系統晶片研討
- 電腦輔助超大型積體電路設計
- 系統晶片整合設計實驗
- 數位矽智產設計導論

未來規劃表

	未來規劃	短期		中期		長期		
		碩一上	碩一下	碩二上	碩二下	工作三年	工作六年	工作十年
短期	英文口說							
	英文聽讀							
	英文寫作							
	完成學校課程							
	探索研究方向							
中期	培養管理能力							
	完成研究大綱							
	考過雅思 6.5							
長期	完成碩論							
	畢業口試							
	具備外商工作英文水平							
	成為數位 IC 設計工程師							
	成為主管							
	出國深造							