
ADC 数字校准

Lee 84-基于电荷重分配的误差测量

[1] H.-S. Lee and D. A. Hodges, "Self-calibration technique for A/D converters," *IEEE Transactions on Circuits and Systems*, vol. CAS-30, no. 3, pp. 188-190, Mar. 1983.

□ 校准思想

■ SAR ADC 的 CDAC 存在失配，每一位实际 bit weight 偏离理想值。Lee84 通过电荷重分配测量每一位电容相对低位电容之和的残差电压，从而提取电容误差。



■ 核心关系

$$V_{XN} = 2V_{cN}$$

■ 物理含义

V_{XN} : 电荷重分配后测得的残差电压

V_{cN} : 第 N 位电容失配对应的误差电压



□ 残差递推与行为级模型

■ 总 DAC error 表达式

$$V_{\text{error}} = \sum_{i=1}^N V_{ci} D_i$$

■ 递推提取单 bit error

$$DV_{cn} = \frac{1}{2} \left(DV_{Xn} - \sum_{i=n+1}^N DV_{ci} \right)$$

■ 实现流程:

1. 先通过电荷重分配得到 V_{xN}
2. 再由高位到低位递推得到 V_{cN}
3. 最后根据 raw code 中置 1 的 bit 累加校准量

■ VerilogA的4bit ADC校准行为级模型代码 (部分)

```
// Calibration residual voltages.  
// Each capacitor is compared with the sum of  
// all lower-weight capacitors.
```

```
vx4 = vref * (c4 - c3 - c2 - c1b - c1a) / ct;  
vx3 = vref * (c3 - c2 - c1b - c1a) / ct;  
vx2 = vref * (c2 - c1b - c1a) / ct;  
vx1 = vref * (c1b - c1a) / ct;
```

```
// Recursive extraction of individual capacitor  
// error voltages.
```


```
ve4 = 0.5 * vx4;  
ve3 = 0.5 * (vx3 - ve4);  
ve2 = 0.5 * (vx2 - ve3 - ve4);  
ve1 = 0.5 * (vx1 - ve2 - ve3 - ve4);
```

Lee 84 – 行为级仿真结果

[1] H.-S. Lee and D. A. Hodges, "Self-calibration technique for A/D converters," *IEEE Transactions on Circuits and Systems*, vol. CAS-30, no. 3, pp. 188–190, Mar. 1983.

行为级模型仿真结果

- 4-bit SAR ADC 行为级模型
- 右图红色曲线为带有电容失配的 SAR ADC 阵列的原始传递函数
- 绿色为使用论文中的校准方法进行校准后的 ADC 传递函数
- 未校准输出 v_{raw} 与理想输出 v_{ideal} 存在明显偏差；加入 Lee84 校准量后， v_{corr} 明显向 v_{ideal} 靠近。




□ 线性均衡器原理

- SAR 原始输出 $D_i \in \{0,1\}$ 先映射为 signed decision:

$$2D_i - 1 \in \{-1, +1\}$$

- 每一位decision 乘以对应的数字权重 ω_i , 再进行线性叠加, 得到重构后的数字输出 $\hat{d}_{in}$
- CDAC mismatch会使实际bit weight偏离 nominal value, 因此使用理想权重重构 raw code会产生非线性误差。
- 使用最小均方算法 (LMS) 去自适应更新预测电容权重, 使得预测电容权重与实际权重吻合, 实现高精度输出



Liu.4 – 双扰动背景校准原理

[2] W. Liu, "Low-power high-performance SAR ADC design with digital calibration techniques," Ph.D. dissertation, Dept. Elect. Comput. Eng., Univ. Illinois Urbana-Champaign, Urbana, IL, USA, 2010.

□ 双扰动构造误差

- 对同一输入分别注入：

$$V^+ = V_{in} + \Delta_a, \quad V^- = V_{in} - \Delta_a$$

- 理想情况下：

$$d^+ - d^- = 2\Delta_d$$

- 因此定义校准误差：

$$e = d^+ - d^- - 2\Delta_d$$

- LMS 更新：

$$w_i[n+1] = w_i[n] - \mu_w e[n](D_i^+ - D_i^-)$$

$$\Delta_d[n+1] = \Delta_d[n] + \mu_\Delta e[n]$$




Figure 4.7: The dynamic threshold comparison scheme.

□ 仿真设置与结果

■ 仿真设置:

10-bit 目标精度

12-step sub-radix SAR

radix = 1.83

CDAC mismatch $\sigma=10\%$

perturbation magnitude = 25 LSB

■ 结果:

未校准时, nominal weights 无法正确解释 raw code, ENOB 仅为 4.22 bit。

LMS 学习数字权重后, ENOB 提升到 10.69 bit。

校准结果接近 actual-weight oracle。

