Figure 1: Diagrama em blocos da arquitetura de hardware e malha inercial de baixo nível do VANT