



沈阳建筑大学

计算机组成原理 实验报告

专业班级： 计算机 2101 班

学 号： 2106410109

姓 名： 刘美璇

计算机科学与工程学院

2023 年 10 月 14 日

实验一 运算器实验


一、实验目的

- 1、掌握简单运算器的数据传输通路
- 2、验证运算功能发生器的组合功能
- 3、掌握算术逻辑运算加、减、与的工作原理
- 4、熟悉简单运算的数据传送通路
- 5、验证实验台运算的 8 位加、减、与、直通功能
- 6、按给定数据，完成几种指定的算术和逻辑运算

二、实验内容

- 1、熟悉 QUARTUSII 开发环境和设计开发流程。
- 2、在 QuartusII 中，利用框图输入法设计一个 8 位的简单运算器，并验证其功能。

三、实验设计电路图



四、实验步骤

在 Quartus II 环境下，采用框图设计文件方法，按照要求完成电路设计。具体步骤如下：

1. 建立工程。首先建立一个文件夹，以便将所有设计文件存放于该文件夹中。如：D:\ALU。运行 QuartusII 软件，在主菜单的 file 项下→选择 New Project Wizard...项，利用向导创建工程。指定工程存放目录为 D:\ALU，工程名和实体名可取 ALU。后面的其他设置选项可以不用设置，直接点击 Finish 完成工程的创建即可。

2. 框图设计输入。新建框图文件，打开框图编辑器。具体步骤：主菜单 file→New ...，弹出对话框，选择 Block Diagram/Schema tic File 文件类型，如图 1-3 所示。完成后，即打开框图编辑器，并生成一个空白的框图文件。保存该文件为 ALU.bdf。注意：该文件作为工程的设计文件，其名称要和实体名一致。

从元件库中插入一个 74181 运算器元件，具体步骤：选择主菜单 Edit→Insert symbol...或者点击工具栏上的按钮，出现对话框如图 1-4 所示，在 Name 中输入 74181 后，点击 OK，选中 74181 器件。然后在框图文件 ALU.bdf 中单击鼠标即可添加 74181 器件。

各元件之间的连线可以用 （单个信号）或 （总线数据）连接，也可以通过设置相同的名称来实现逻辑上的相连。

3. 编译

QuartusII 编译器是由一系列处理模块构成的，这些模块负责对设计项目的检错，逻辑综合和结构综合。选择 Processing 菜单的“Start Compilation”项或者点击工具栏  按钮，启动全程编译。注意这里所谓的编译（Compilation）包括 QuartusII 对设计输入的多项处理操作，其中包括排错、数据网表文件提取、逻辑综合、适配、装配文件（仿真文件与编程配置文件）生成，以及基于目标器件的工程时序分析等。如果工程中的文件有错误，在下方的 Processing 处理栏中会显示出来。

4. 仿真

对工程的编译通过后，必须对其功能和时序性质进行仿真测试，以了解设计结果是否满足原设计要求。以 VWF 文件方式的仿真流程的详细步骤如下：

（1）打开波形编辑器。选择菜单 File 中的 New 项，在 New 窗中选“Other Files”中的“Vector Waveform File”（图 1-6），点击 OK，即出现空白的波形编辑器。

（2）设置仿真时间区域。对于时序仿真来说，将仿真时间轴设置在一个合理的时间区域上十分重要。通常设置的时间范围在数十微秒间。在 Edit 菜单中选择“End Time”项，在弹出的窗中的“Time”窗中键入 50，单位选“us”，即整个仿真域的时间设定为 50 微秒，点击 OK，结束设置。

（3）存盘波形文件。选择 File 中的“Save as”，保存为名为 ALU.vwf（默

认名)的波形文件。

(4) 输入信号节点。将工程 ALU 的端口信号节点选入波形编辑器中。首先选 View 菜单中的“Utility Windows”项的“Node Finder”选项。其对话框如图 1-8 所示，在 Filter 框中选 Pins : all，然后点击“List”钮。于是在下方的“Nodes Found”窗中出现了设计中的 ALU 工程的所有端口引脚名（如果此对话框中的“List”不显示，需要重新编译一次，即选 Processing→Start Compilation，然后重复以上操作过程）。用鼠标将所有的端口引脚都拖到波形编辑窗，点击波形窗左侧的全屏显示钮，使全屏显示，并点击放大缩小钮后（），用鼠标在波形编辑区域左键单击或右键单击，使仿真坐标处于适当位置。


(5) 编辑输入波形。设置输入信号：(a) 设置成周期信号：点击输入信号，使之变蓝色，再选择菜单 Edit→Value→Clock 选项，在弹出的 Clock 窗中设置 CLK 的周期和“Duty cycle”是（占空比）；(b) 将输入信号全程设置成“0”或者“1”：点击输入信号，使之变蓝色，点击  或 ；(c) 对输入信号分段设置：选中输入信号的一段，通过点击  或  进行“0”或者“1”的设置。设置完各输入信号后，再次保存文件。

(6) 启动仿真器。所有设置完毕，在菜单 Processing 项选“Start Simulation”或者点击工具栏中  按钮，直到出现“Simulation was successful”，仿真结束。

(7) 观察仿真结果。仿真波形文件“Simulation Report”通常会自动弹出（图 1-10）。如果在启动仿真（Processing→Run Simulation）后，并没有出现仿真完成后的波形图，而是出现文字“Can’ t open Simulation Report Window”，但报告仿真成功，则可自己打开仿真波形报告，选择：Processing→Simulation Report。

五、实验结果与分析

仿真波形图：



运行后得到的结果为：




表 1-2 几种常用的算术与逻辑运算

操 作	S3S2S1S0	M	CN	A[7..0]	B[7..0]	F[7..0]的理论分析值	CN4
$F = \overline{A}$	0 0 0 0	1	0	01000010	01100001	1 0 1 1 1 1 0 1	1
$F = AB$	1 0 1 1	1	0	01000010	01100001	0 1 0 0 0 0 0 0	0
$F = \overline{A+B}$	0 0 0 1	1	0	01000010	01100001	1 0 0 1 1 1 0 0	1
$F = A\overline{B}$	0 1 1 1	1	0	01000010	01100001	0 0 0 0 0 0 1 0	0
$F = 0$	0 0 1 1	1	0	01000010	01100001	0 0 0 0 0 0 0 0	0
$F = A$	1 1 1 1	0	0	01000010	01100001	0 1 0 0 0 0 1 0	0
$F = (A+B) \text{ 加 } A$	1 1 0 1	0	1	01000010	01100001	1 0 1 0 0 1 0 1	1
$F = (A+B) \text{ 加 } AB$	1 0 1 0	0	1	01000010	01100001	0 0 0 1 1 1 1 1	1
$F = (A+B) \text{ 加 } A\overline{B}$	0 1 0 1	0	1	01000010	01100001	0 1 1 0 0 1 0 1	1
$F = (A+B) \text{ 加 } 1$	1 1 1 0	0	0	01000010	01100001	0 0 1 0 0 0 0 1	0

经过计算，算出的理论分析值和实验得到的数据值保持一致，说明该实验的操作正确。

六、实验心得体会

在本次实验中,通过了解 Quartus II 的基本操作和用法,设计了一个关于 74181 运算器的功能设置,经过学习,我了解到通过对数据的设置,比如输入 A、B 数据值和 CN 电平的不同,就可以得到相应情况下的实验数据值。在设计当中,根据 74181 原件的功能设计,我学习到在 Quartus II 的连接方式也不至一种,不但可以用单个信号和总线数据连接,还可以通过相同命名来获取连接。经过这次实验的学习,我了解到 Quartus II 的基本用法以及 74181 运算器的功能设置,这次的实验也更加加深了我在课堂上学到的知识。