

计算机 体系结构

蔡艺洵 1906410229

计算机 1902.

1.1 课后作业

问答题：

1. 在计算机系统的六级层次结构中，操作系统已经发展成用高级语言编写，为何还将其放在传统机器级和汇编语言机器级之间？

答：操作系统程序虽然已经发展成用高级语言编写（如C语言），但最终终要用机器语言程序或微指令程序来解释。它提供了传统机器级没有，但汇编语言和高级语言使用和实现所用的基本操作、命令和数据结构，例如，文件管理、存储管理、进程管理等，因此，放到汇编机器级和传统机器级之间是合适的。

2. 机器级的实现有哪两种方式？解释并举例使用每种方式的机器级。

答：翻译和解释。

翻译：先用转换程序将高级机器级上的程序整个地变换成低级机器级上等价的程序，然后再在低级机器级上实现。

如操作系统机器级、汇编语言级、高级语言级、应用语言级都是采用翻译技术。

解释：是在低级机器级上用它的一系列语句或指令来仿真高级机器级上的一条语句或指令的功能，是通过对高级的机器语言程序中的每条语句或指令逐条解释来实现的。

如：微传统机器级、操作系统级。

解析题：

1. 有一个计算机系统可按功能分为4级，每级的指令互不相同，每一级的指令都比其下一级强上 M 倍，即第 i 级的一条指令能完成第 $i-1$ 级的 M 条指令的指令计算量。现若需第 i 级的 N 条指令解释第 $i+1$ 级的一条指令，而有一段程序第 i 级的程序需要运行 Ks ，问在第2级、3、4级上一段等效程序各需运行多长时间？

答：第2级上等效程序运行时间： $(N/M) * Ks$ 。

第3级： $(N/M)^2 * Ks$ 。

第4级： $(N/M)^3 * Ks$ 。

1.2

1. 以实例说明什么是计算机系统结构、计算机组成与计算机实现。

答：指令系统：

指令系统的确定 —— 系统结构

指令的实现 —— 组成

具体电路、器件设计及装配技术 —— 实现

1.3. 课后作业

1. 若系统中某部件处理速度提高到20倍,但该功能的处理时间仅占整个系统运行时间的5%
则改进后,整个系统的性能提高为多少倍?

$$\text{答: } S_p = \frac{T_{\text{old}}}{T_{\text{new}}} = \frac{1}{(1-f_{\text{new}}) + \frac{f_{\text{new}}}{r_{\text{new}}}} = \frac{1}{\frac{1}{2} + \frac{\frac{1}{20}}{20}} = \frac{40}{21}$$

2. 确定软、硬件功能比例分配的原则有哪些?

答: ① 应考虑现有硬件、器件条件下,系统要有高的性能价格比,主要从实现费用、速度和其它性能要求来综合考虑。

② 要考虑到准备采用和可能采用的组成技术,使它尽可能不要过多或不合理地限制各种组成、实现技术的采用。

③ 不能仅从“硬”的角度考虑如何便于应用组成技术的成果和便于发挥器件技术的进展。

还应从“软”的角度把如何为编译和操作系统的实现以及为高级语言程序的设计提供更多更好的硬件支持放在首位。

1.4 课后作业

1. 实现软件移植的主要技术有哪些?

答: ① 统一高级语言

采用同一种不依赖于任何具体机器的高级语言编写系统软件和应用软件。

② 系列机方法

具有相同的系统结构, 不同组成和实现的系列计算机系统

③ 模拟与仿真

模拟: 在一台现有的计算机上实现另一台计算机的指令系统。全部用软件实现。

仿真: ~~定义~~ 同上; 区别: 用硬件、固件或软件、硬件、固件混合实现

2. 至今已有上百种高级语言, 为何没有一种是对应各种应用真正通用的高级语言?

答: 原因: ① 不同用途要求语言的语义、语法结构不同

② 人们对语言的基本结构看法不同

③ 即使使用一种高级语言在不同厂家的机器上也不能完全通用。

④ 受旧势力阻挠, 人们不愿意抛弃惯用的语言

3. 要在一种机器上实现另一种机器的指令系统, 有哪两种方法? 二者有何区别?

答: 模拟与仿真。

区别: ① 模拟全部用软件实现; 仿真混用软件、硬件、固件

② 仿真用微程序来解释; 模拟使用机器语言解释。

③ 模拟速度低、仿真速度高。

④ 仿真需要较多的硬件。

1.4-1.5 课后作业

1. 什么是并行性？开发并行性的途径有哪些？

答：并行性：同一时刻或是同一时间间隔内完成两种或两种以上的性质相同或不同的工作。

途径：①时间重叠：让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分以加快硬件周转而使得速度。

②资源重叠：通过重复设置硬件资源来提高可靠性或性能。

③资源共享：利用软件的方法，让多个用户按一定时间顺序轮流地使用同一套资源，以提高整个系统的性能。

问答题：

1. 数据结构和机器的表示数据表示之间有什么关系？
确定和引入数据表示的基本原则是什么？

答：数据表示是能由硬件直接识别和引用的数据类型。数据结构反映各种数据元素、信息单元之间的结构关系。

数据结构要通过软件映射转换成机器所具有的各种数据表示实现，所以数据表示是数据结构的组成元素。不同的数据表示可为数据结构的实现提供不同的支持，表示在实现效率和方便性不同。数据表示和数据结构是软件、硬件的界面。

原则：①看系统的效率是否提高，是否节省了实现时间和存储空间。

②看引入这种数据表示后，其通用性和利用率是否提高。

2. 标志符数据表示和描述符数据表示有何区别？

答：区别：标志符与每个数据相连，合存于同一存储单元，描述单个数据的类型特征。

描述符是与数据分开存放，用于描述向量、数组等成块数据的特征。

解答题：

1. 设某机器阶值2位、尾数4位。阶符和数符不在其内，当尾数以4、10为基时，在非负阶、正尾数、规格化情况下，求出其最大阶、最小尾数值、最大尾数值、可

表示的最小值、最大值及可表示的数的个数。

答: $\log_2 4 = 2$ $\lceil \log_2 10 \rceil = 4$

$p=2, m=4, r_m=4$ | $p=2, m=4, r_m=10$

最小阶

0

0

最大阶

$2^2 - 1 = 3$

$2^2 - 1 = 3$

最小尾数值

$\frac{1}{4}$

$\frac{1}{10}$

最大尾数值

$1 - \frac{1}{4} = \frac{3}{4}$

$1 - \frac{1}{10} = \frac{9}{10}$

可表示的最小值

$\frac{1}{4}$

$\frac{1}{10}$

可表示的最大值

$4 \times 4^3 \times (\frac{3}{4}) = 60$

$10^3 \times (\frac{9}{10}) = 900$

可表示的数的个数

$4 \times 4^2 \times (\frac{3}{4}) = 48$

$4 \times 10^1 \times \frac{9}{10} = 36$

2. 设某机器阶值6位, 尾数48位, 阶符和数符不在其内, 当尾数分别以2, 8, 16为基时, 在非负阶正尾数、规格化数情况下, 求出其最小阶、最大阶、阶的个数、最小尾数、最大尾数、可表示的最小值、和最大值及可表示的规格化数的总个数。

答: $\log_2 2 = 1$ $\log_2 8 = 3$ $\log_2 16 = 4$.

最小阶:

0

0

0

最大阶:

$2^6 - 1$

$2^6 - 1$

$2^6 - 1$

最小尾数:

$\frac{1}{2}$

$\frac{1}{8}$

$\frac{1}{16}$

最大尾数:

$1 - 2^{-48}$

$1 - 8^{-16}$

$1 - 16^{-12}$

可表示的最小值:

$\frac{1}{2}$

$\frac{1}{8}$

$\frac{1}{16}$

可表示的最大值:

$2^{63} \times (1 - 2^{-48})$

$8^{16} \times (1 - 8^{-16})$

$16^{12} \times (1 - 16^{-12})$

可表示的规格化数:

$63 \times 2^{48} \times (\frac{1}{2}) = 63 \times 2^{47}$

$63 \times 8^{16} \times (\frac{7}{8}) = 63 \times 8^{15}$

$63 \times 16^{12} \times (\frac{15}{16}) = 63 \times 16^{11}$

Q

课后作业 2.2-2.4

名词解释:

寻址方式:是指直接什么方式寻找(访问)到所需的操作数或信息的。

CISC:复杂指令系统计算机。增强原有指令的功能,设置更为复杂的新指令取代原先由软件子程序完成的功能,实现软件功能的硬化。

RISC:精简指令系统计算机。减少系统指令的功能,降低硬件设计的复杂性,提高指令的执行速度。

解析题:

1. 经统计某机器的14条指令的使用概率分别为0.01、0.15、0.12、0.08、0.02、0.04、0.02、0.04、0.01、0.13、0.15、0.14、0.11、0.03,求指令的信息熵、和分别用等长编码、Huffman编码和只有两种码长的扩展编码(3/5)的操作码平均码长和信息冗余。

答: 平均码长:

等长编码: 4位。

Huffman编码: 3.36位

扩展编码(3/5): 3.4位。

~~信息熵~~ 信息冗余: $H = 3.35$

等长编码: $\frac{4 - 3.35}{4} \times 100\% = 16.25\%$

Huffman编码: $\frac{3.36 - 3.35}{3.36} \times 100\% = 0.29\%$

扩展编码: $\frac{3.4 - 3.35}{3.4} \times 100\% = 1.47\%$

2. 经统计,某机器的7条指令的使用频度分别为
 0.04, 0.03, 0.15, 0.05, 0.04, 0.03, 0.03
 求指令的信息熵, 和分别用等长编码、~~Huff~~
 Huffman编码和只有两种码长的扩展操作码
 (2/4)的操作码的平均码长和信息冗余。

答: $H = -\sum P_i \log_2 P_i = 2.187$

平均码长: 等长编码: 3位

Huffman编码: 2.20位

扩展编码: 2.30位

信息冗余: 等长编码: 28%

Huffman编码: 1.36%

扩展编码(2/4): 5.65%

简答题

1. CISC存在的问题

答: ①指令系统庞大, 指令功能复杂、指令格式、寻址方式多。

②执行速度慢

③难以优化编译, 程序复杂

④80%的指令在20%的运行时间使用。

2. 设计RISC应遵循的原则

答: ①使用频度很高的指令。②大大减少寻址方式

③所有指令在一个机器周期内完成

④扩大通用寄存器的个数

⑤采用硬联控制实现

⑥通过精简指令和优化设计编译程序, 用简单有效的方式支持高级语言。

3.1-3.2 解析题

1. 程序存放在模32单字交叉存储器中. 设访^存申请队列的转移概率 $\lambda = 25\%$, 求每个存储周期能访问到的平均字数. 当模为16呢? 由此可得到什么结论?

答: $B = \frac{1 - (1 - \lambda)^m}{\lambda}$

当 $m = 32$ $\lambda = 25\%$ 时

$B_1 \approx 4.$

当 $m = 16$, $\lambda = 25\%$ 时

$B_2 \approx 4.$

结论: 当 λ 一定时, 对提高模 m 的值, 对提高主存实际带宽作用不明显, 所以 m 不应太大, 以防止资源浪费。

2. 若机器共有5级中断, 中断响应优先次序为1→2→3→4→5, 现要求其实际的中断处理次序为1→4→5→2→3。


(1) 设计各级中断处理程序的中断级屏蔽位 (令"1"对应于屏蔽, "0"对应于放)。

(2) 若在运行用户程序时, 同时出现第4、2级中断请求, 而在处理第2级中断未完成时, 又同时出现第1、3、5级中断请求, 请画出此程序运行过程示意图。

答: (1)

中断处理级别	1	2	3	4	5
1	1	1	1	1	1
2	0	1	1	0	0
3	0	0	1	0	0
4	0	1	1	1	1
5	0	1	1	0	1

(2) 中断请求 应用程序 中断处理程序



名词解释:

中断: CPU中止正在执行的程序,转而处理随机中是出的请求,待处理完后,再回到原先被打断的程序,继续恢复执行的过程。

中断系统: 响应和处理各种中断的软、硬件总体。

中断源: 引起中断的各种事件。

中断响应: 就是请求允许其中断CPU现行程序的运行而转去对该请求进行预处理,包括保存断点现场、调出相应中断处理程序,准备好运行,也可以屏蔽这一请求使其暂时得不到响应。

中断请求: 中断源向中断系统发出请求中断的申请。同时可以有多个中断请求,这时中断系统要根据中断优先级对优先级高的中断请求予以响应。

3.4 课后作业

1. 名词解释 I/O系统

答：输入输出系统，包含 I/O 设备、设备控制器、I/O 操作有关的软硬件。

2. 简述字节多路数据传送方式

答：字节多路通道适用于连接大量的字符类低速设备，它以字节交叉方式轮流为多台设备提供服务或每个子通道独立并行工作。

3. 简述数组多路数据传输方式

答：数组多路通道适用于连接多台高速设备，每传送一个定长块就选择一次设备。多台设备以成组交叉并行的方式工作。它可有多个子通道。它分时进入通道。

4. 简述选择通道数据传输方式

答：选择通道方式适合于优先级高的高级设备。让它独占通道，数据传送以不定长方式进行，在数据传送期内只选一次设备。

5. 通道处理机有何优点

答：① 完成一次 I/O 两次访管，减少对主程序的干扰，提高了 CPU 运算和外设操作的重叠度。

② 各个通道可以有自己的通道程序在运行，使多种多台外设可以充分并行工作。

6. 如果通道在数据传输期中选择设备要 $9.8 \mu s$ ，传送一个字节数据要 $0.2 \mu s$ 。某低速设备每隔 $500 \mu s$ 发出一个字节数据传送请求，问至多可接几台这样的低速设备？对于如下 A-F 6 种高速设备，次通讯传送的字节不少于 1024 个字节，问哪些设备可以挂到此通道上？哪些不能？其中每个设备每发送一个字节数据传送请求的时间间隔如下所示。

设备	发送帧间隔/ μs
A	0.12
B	0.125
C	0.5

设备	发送帧间隔/ μs
D	0.19
E	0.4
F	0.21

答: 1. 该通道发送一个字节的数据所需时间 $t = 9.8 + 0.2 = 10 \mu s$

$\therefore$ 可连接的设备数 $N = \frac{T}{t} = \frac{500 \mu s}{10 \mu s} = 50$ 台.

2. 对于高速设备: $t = 9.8 + 1024 \times 0.2 = 214.6 \mu s$

由题中可知每个设备发1024字节间隔如下:

A	B	C	D	E	F
204.8 μs	256 μs	512 μs	194.56 μs	409.6 μs	215.04 μs

$\therefore$ A, D 不能. B, C, E, F 可挂在该通道.

课后作业 4.1

1. 名词解释 存储体系

答：体系存储系统的 n 种不同的存储器 ($M_1 \sim M_n$) 之间，配上辅助软硬件或辅助硬件，使之从应用程序员来看，它们在逻辑上是一个整体。

2. 设二级虚拟存储器的 $TA_1 = 10^{-3}s$, $TA_2 = 10^2s$. 为使存储层次间效率达到最大值的80%以上，命中率 H 至少要求达到多少？实际上这样的命中率是很难达到的，那么从存储层次上如何改进？

$$\text{答： } e = \frac{1}{H + (1-H)r} \quad r = \frac{TA_2}{TA_1}$$

$\therefore H$ 至少要达到 99.9%.

改进：可在二级存储器间加一层电子磁盘，降低 r ，从而降低对 H 的要求。

课后作业 4.2.1

1. 某虚拟存储器共有8个页面，每页为1024个字。实际主存为4096个字，采用页表法进行地址映像，映像表的内容如下所示。列出全发生失效的全部虚页号。按以下虚地址：01023, 3728, 1024, 2055, 7000, 4096, 6800

计算对应的主存地址。 虚页号 页号 装入位

答：发生失效的虚反号：2.3.5.7.

虚盘号	实盘号	主存实地址
0000	0000	0000
0001	0001	0001
0002	0002	0002
0003	0003	0003
0004	0004	0004
0005	0005	0005
0006	0006	0006
0007	0007	0007
0008	0008	0008
0009	0009	0009
0010	0010	0010
0011	0011	0011
0012	0012	0012
0013	0013	0013
0014	0014	0014
0015	0015	0015
0016	0016	0016
0017	0017	0017
0018	0018	0018
0019	0019	0019
0020	0020	0020
0021	0021	0021
0022	0022	0022
0023	0023	0023
0024	0024	0024
0025	0025	0025
0026	0026	0026
0027	0027	0027
0028	0028	0028
0029	0029	0029
0030	0030	0030
0031	0031	0031
0032	0032	0032
0033	0033	0033
0034	0034	0034
0035	0035	0035
0036	0036	0036
0037	0037	0037
0038	0038	0038
0039	0039	0039
0040	0040	0040
0041	0041	0041
0042	0042	0042
0043	0043	0043
0044	0044	0044
0045	0045	0045
0046	0046	0046
0047	0047	0047
0048	0048	0048
0049	0049	0049
0050	0050	0050
0051	0051	0051
0052	0052	0052
0053	0053	0053
0054	0054	0054
0055	0055	0055
0056	0056	0056
0057	0057	0057
0058	0058	0058
0059	0059	0059
0060	0060	0060
0061	0061	0061
0062	0062	0062
0063	0063	0063
0064	0064	0064
0065	0065	0065
0066	0066	0066
0067	0067	0067
0068	0068	0068
0069	0069	0069
0070	0070	0070
0071	0071	0071
0072	0072	0072
0073	0073	0073
0074	0074	0074
0075	0075	0075
0076	0076	0076
0077	0077	0077
0078	0078	0078
0079	0079	0079
0080	0080	0080
0081	0081	0081
0082	0082	0082
0083	0083	0083
0084	0084	0084
0085	0085	0085
0086	0086	0086
0087	0087	0087
0088	0088	0088
0089	0089	0089
0090	0090	0090
0091	0091	0091
0092	0092	0092
0093	0093	0093
0094	0094	0094
0095	0095	0095
0096	0096	0096
0097	0097	0097
0098	0098	0098
0099	0099	0099

0	0	3	3072	3	3	0
1023	0	3	4095	4	2	1
3728	3	3	3728	5	1	0
1024	1	1	1024	6	0	1
				7	0	0
2055	2	2	2055			
7800	7	0	632			
4096	4	2	2048			
6800	6	0	2656			
						$656 - 6800 = 1024 \times 6$

4.2.2 课后作业

1. 设有一道程序，有1至5共5页，执行时的页面地址流（即执行时依次使用到的程序页页号）为：2, 3, 2, 1, 5, 2, 4, 5, 3, 2, 5, 2。若分配给该道程序的主存只有3页，试画出用FIFO、LRU和OPT替换算法对这3页的使用和替换过程。

答: 时间: 1 2 3 4 5 6 7 8 9 10 11 12
地址: 2 3 2 1 5 2 4 5 3 2 5 2

FIFO

2	2	2	2	5	5	5	3	3	3
	3	3	3	3	2	2	2	2	2
			1	1	4	4	4	4	4

调查 调查 品种 调查 整理 统计 部

页地址

DPT

2	3	2	1	5	2	4	5	3	2	5	2
2	2	2	2	2	2	4	4	4	2	2	2
	3	3	3	3	3	3	3	3	3	3	3
			1	5	5	5	5	5	5	5	5
		命中			命中		命中	命中		命中	命中

时间	1	2	3	4	5	6	7	8	9	10	11	12
页地址	2	3	2	1	5	2	4	5	3	2	5	2
LRU	2	2	2	2	2	2	2	2	3	3	3	3
命中率		3	3	3	5	5	5	5	5	5	5	5
				1	1	1	4	4	4	2	2	2
			命中			命中		命中			命中	命中

2. 设某程序包含5个虚页,其页地址流为4, 5, 3, 2, 5, 1, 3, 2, 2, 5, 1, 3。为获得最高的命中率,至少应分配给该程序几个实页?其可能的最高命中率为多少?

卷二

时间	1	2	3	4	5	6	7	8	9	10	11	12
时间	4	5	3	2	5	1	3	2	2	5	1	3
$S_1(1)$	7	5	3	2	5	1	3	2	2	5	1	3
$S_2(2)$		4	5	3	2	5	1	3	3	2	5	1
$\vdots$			4	5	3	2	5	1	1	3	2	5
$\vdots$				4	4	3	2	5	5	1	3	2
$\vdots$						4	4	4	4	4	4	4

 $\eta = 1$ $\eta = 2$
$$h=3$$
 $n=4$
$$n \geq 5$$

当命中率最高时. 至少分配 4 个页面.
最高命中率为: $\frac{7}{12} \times 100\% = 58.33\%$

4.3-4.5 课后作业

1. Cache存储器, 主存有0-7共8块, Cache有4块, 采用组相联映像, 分两组. 假设Cache已先后访问并预取了主存的第5/1/3/7块, 现访问地址流为1/2/4/1/3/7/0/1/2/5/4/6时. (1) 画出2RU替换算法, Cache内各块实际替换过程, 并标注出命中时刻. (2) 求出此期间的Cache命中率.

答:

主存	1	2	4	1	3	7	0	1	2	5	4	6
5*		5*	4		4*	4*	0	0	0*	4	4	
1	命中	1	1*		1	1	命中	命中	1*	5	5*	5*
3*		2	2	命中	2*	7	7	命中	7*	7*	7*	6
7		7*	7*		3	3*	3*	2	2	2	2	2*

(2) $\frac{2}{12} \times 100\% = 16.66\%$

2. 若Cache的命中率 $H_c = 0.75$, 则不论其速度有多高, 采用此Cache存储器比之于处理器直接访问主存等效访问速度提高的倍数 P 不会超过多少倍? $H_c = 0.5$ 呢?

答: $P = (\alpha + 1) \frac{t_m}{t_m + \alpha t_c}$ $H_c = \frac{\alpha}{\alpha + 1} = 0.75$

$\therefore P_{max} = \alpha + 1 = 4$ (倍)

当 $H_c = 0.5$ 时 $\therefore H_c = \frac{\alpha}{\alpha + 1}$ $\alpha = 1$

$P_{max} = 1 + 1 = 2$ (倍.)