***2017***



**计算机组成原理 课程设计报告**

|  |  |
| --- | --- |
| 题 目： | 5段流水CPU设计 |
| 专 业： | 计算机科学与技术 |
| 班 级： | CS1409 |
| 学 号： | U201414800 |
| 姓 名： | 刘一龙 |
| 电 话： | 15927004132 |
| 邮 件： | sabertazimi@gmail.com |
| 完成日期： | 2016-02-24 周五下午 |

目 录

[1 课程设计概述 3](#_Toc474706961)

[1.1 课设目的 3](#_Toc474706962)

[1.2 设计任务 3](#_Toc474706963)

[1.3 设计要求 3](#_Toc474706964)

[1.4 技术指标 4](#_Toc474706965)

[2 总体方案设计 6](#_Toc474706966)

[2.1 单周期CPU设计 6](#_Toc474706967)

[2.2 中断机制设计 8](#_Toc474706968)

[2.3 流水CPU设计 9](#_Toc474706969)

[2.4 气泡式流水线设计 9](#_Toc474706970)

[2.5 数据转发流水线设计 10](#_Toc474706971)

[2.6 动态分支预测机制 10](#_Toc474706972)

[3 详细设计与实现 11](#_Toc474706973)

[3.1 单周期CPU 实现 11](#_Toc474706974)

[3.2 中断机制实现 17](#_Toc474706975)

[3.3 流水CPU实现 17](#_Toc474706976)

[3.4 气泡式流水线实现 17](#_Toc474706977)

[3.5 数据转发流水线实现 18](#_Toc474706978)

[3.6 动态分支预测机制实现 18](#_Toc474706979)

[4 实验过程与调试 19](#_Toc474706980)

[4.1 测试用例和功能测试 19](#_Toc474706981)

[4.2 可自行安排章节 19](#_Toc474706982)

[4.3 性能分析 19](#_Toc474706983)

[4.4 主要故障与调试 20](#_Toc474706984)

[4.5 实验进度 22](#_Toc474706985)

[5 设计总结与心得 24](#_Toc474706986)

[5.1 课设总结 24](#_Toc474706987)

[5.2 课设心得 24](#_Toc474706988)

[参考文献 26](#_Toc474706989)

# 课程设计概述

## 课设目的

计算机组成原理是计算机专业的核心基础课。该课程力图以“培养学生现代计算机系统设计能力”为目标，贯彻“强调软/硬件关联与协同、以CPU设计为核心/层次化系统设计的组织思路，有效地增强对学生的计算机系统设计与实现能力的培养”。课程设计是完成该课程并进行了多个单元实验后，综合利用所学的理论知识，并结合在单元实验中所积累的计算机部件设计和调试方法，设计出一台具有一定规模的指令系统的简单计算机系统。所设计的系统能在LOGISIM仿真平台和FPGA实验平台上正确运行，通过检查程序结果的正确性来判断所设计计算机系统正确性。

课程设计属于设计型实验，不仅锻炼学生简单计算机系统的设计能力，而且通过进行中央处理器底层电路的实现、故障分析与定位、系统调试等环节的综合锻炼，进一步提高学生分析和解决问题的能力。

## 设计任务

本课程设计的总体目标是利用FPGA以及相关外围器件，设计五段流水CPU，要求所设计的流水CPU系统能支持自动和单步运行方式，能正确地执行存放在主存中的程序的功能，对主要的数据流和控制流通过LED、数码管等适时的进行显示，方便监控和调试。尽可能利用EDA软件或仿真软件对模型机系统中各部件进行仿真分析和功能验证。在学有余力的前提下，可进一步扩展相关功能。

## 设计要求

1. 根据课程设计指导书的要求，制定出设计方案；
2. 分析指令系统格式，指令系统功能。
3. 根据指令系统构建基本功能部件，主要数据通路。
4. 根据功能部件及数据通路连接，分析所需要的控制信号以及这些控制信号的有效形式；
5. 设计出实现指令功能的硬布线控制器；
6. 调试、数据分析、验收检查；
7. 课程设计报告和总结。

## 技术指标

1. 支持表 1.1前27条基本32位MIPS指令；
2. 支持教师指定的4条扩展指令；
3. 支持多级嵌套中断，利用中断触发扩展指令集测试程序；
4. 支持5段流水机制，可处理数据冒险，结构冒险，分支冒险；
5. 能运行由自己所设计的指令系统构成的一段测试程序，测试程序应能涵盖所有指令，程序执行功能正确。
6. 能运行教师提供的标准测试程序，并自动统计执行周期数
7. 能自动统计各类分支指令数目，如不同种类指令的条数、冒险冲突次数、插入气泡数目、load-use冲突次数、动态分支预测流水线能自动统计预测成功与失败次数。

表 1.1 指令集

| **#** | **指令助记符** | **简单功能描述** | **备注** |
| --- | --- | --- | --- |
| 1 | ADD | 加法 | 指令格式参考MIPS32指令集，最终功能以MARS模拟器为准。 |
| 2 | ADDI | 立即数加 |
| 3 | ADDIU | 无符号立即数加 |
| 4 | ADDU | 无符号数加 |
| 5 | AND | 与 |
| 6 | ANDI | 立即数与 |
| 7 | SLL | 逻辑左移 |
| 8 | SRA | 算数右移 |
| 9 | SRL | 逻辑右移 |
| 10 | SUb | 减 |
| 11 | OR | 或 |
| 12 | ORI | 立即数或 |
| 13 | NOR | 或非 |
| 14 | LW | 加载字 |
| 15 | SW | 存字 |
| 16 | BEQ | 相等跳转 |
| 17 | BNE | 不相等跳转 |
| 18 | SLT | 小于置数 |
| 19 | STI | 小于立即数置数 |
| 20 | SLTU | 小于无符号数置数 |
| 21 | J | 无条件转移 |
| 22 | JAL | 转移并链接 |
| 23 | JR | 转移到指定寄存器 | If $v0==10 halt(停机指令)  else 数码管显示$a0值 |
| 24 | SYSCALL | 系统调用 |
| 25 | MFC0 | 访问CP0 | Move from CP0 |
| 26 | MTC0 | 访问CP0 | Move to CP0 |
| 27 | ERET | 中断返回 | EPC -> PC |
| 28 |  | XXX |  |
| 29 | 扩展指令2 | XXX |  |
| 30 | 扩展指令3 | XXX |  |
| 31 | 扩展指令4 | XXX |  |

# 总体方案设计

## 单周期CPU设计

XXXXXX本次我们采用的方案是微程序控制，且主、控存分开的方案，即采用微程序控制方式，实现主存储器（MM）和微程序控制存储器（CM）不共用一个存储器的方式完成方案的设计。同时在实施的过程中，采用部分电路用FPGA方式下载、部分电路用硬件搭建的方式完成……等等…。（参考文本，请大家自行修改扩展）

总体结构图如图 2.1所示。（注意设计阶段只需要简单的原理示意图）



图 2.1 总体结构图

### 主要功能部件

运算器部分，具体设计思路如下……(参考文本，请自行修改扩展)。

#### 程序计数器PC

XXX思想是……式，实现主存储器（MM）和微程序控制存储器（CM）不共用一个存储器的方式完成方案的设计。同时在实施的过程中，采用部分电路用FPGA方式下载、部分电路用式，实现主存储器（MM）和微程序控制存储器（CM）不共用一个存储器的方式完成方案的设计。同时在实施的过程中。

#### 指令存储器IM

自行扩展自行扩展自行扩展自行扩展自行扩展自行扩展自行扩展自行扩展自行扩展自行扩展自行扩展自行扩展自行扩展自行扩展自行扩展自行扩展自行扩展自行扩展自行扩展自行扩展自行扩展自行扩展自行扩展自行。

| 指令 | op5 | op4 | op3 | op2 | op1 | op0 | fn5 | fn4 | fn3 | fn2 | fn1 | fn0 |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| add | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| addi | 0 | 0 | 1 | 0 | 0 | 0 | x | x | x | x | x | x |
| addiu | 0 | 0 | 1 | 0 | 0 | 1 | x | x | x | x | x | x |
| addu | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 |
| and | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 |
| andi | 0 | 0 | 1 | 1 | 0 | 0 | x | x | x | x | x | x |
| sll | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| sra | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 |
| srl | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| sub | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| or | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 |
| ori | 0 | 0 | 1 | 1 | 0 | 1 | x | x | x | x | x | x |
| nor | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 |
| lw | 1 | 0 | 0 | 0 | 1 | 1 | x | x | x | x | x | x |
| sw | 1 | 0 | 1 | 0 | 1 | 1 | x | x | x | x | x | x |
| beq | 0 | 0 | 0 | 1 | 0 | 0 | x | x | x | x | x | x |
| bne | 0 | 0 | 0 | 1 | 0 | 1 | x | x | x | x | x | x |
| slt | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 |
| slti | 0 | 0 | 1 | 0 | 1 | 0 | x | x | x | x | x | x |
| sltu | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 |
| j | 0 | 0 | 0 | 0 | 1 | 0 | x | x | x | x | x | x |
| jal | 0 | 0 | 0 | 0 | 1 | 1 | x | x | x | x | x | x |
| jr | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| sys | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 |
| divu | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 |
| mflo | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
| lb | 1 | 0 | 0 | 0 | 0 | 0 | x | x | x | x | x | x |
| bgtz | 0 | 0 | 0 | 1 | 1 | 1 | x | x | x | x | x | x |

#### 运算器

表 2.1算术逻辑运算单元引脚与功能描述

| 引脚 | 输入/输出 | 位宽 | 功能描述 |
| --- | --- | --- | --- |
| X | 输入 | 32 | 操作数X |
| Y | 输入 | 32 | 操作数Y |
| ALU\_OP | 输入 | 4 | 运算器功能码，具体功能见下表 |
| Result | 输出 | 32 | ALU运算结果 |
| Result2 | 输出 | 32 | ALU结果第二部分，用于乘法指令结果高位或除法指令的余数位，其他操作为零 |
| OF | 输出 | 1 | 有符号加减溢出标记，其他操作为零 |
| UOF | 输出 | 1 | 无符号加减溢出标记，其他操作为零 |
| Equal | 输出 | 1 | Equal=(x==y)?1:0, 对所有操作有效 |

#### 寄存器堆RF

### 数据通路的设计

表 2.2指令系统数据通路框架

| 指令 | PC | IM | RF | | | | ALU | | | DM | | Tube |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| R1# | R2# | W# | Din | A | B | OP | Addr | Din |
|  |  |  |  |  |  |  |  |  |  |  |  |  |

### 控制器的设计

首先对于控制信号进行统计，包括各个主要部件所需要输入的控制信号，以及数据通路合并表中所示的具有多输入的主要部件需要进行输入选择的控制信号，并且对各个统计信号的各种取值情况进行定义，统计得到的控制信号以及说明如表 2.3。

表 2.3主控制器控制信号的作用说明

| 控制信号 | 取值 | 说明 |
| --- | --- | --- |
| R1 | 0 | 寄存器堆R1口读取rs字段指示寄存器的值 |
| 1 | 寄存器堆R1口读取2号寄存器的值 |
|  |  |
|  |  |  |
|  |  |
|  |  |  |

对照所有控制信号，依次分析各条指令，分析该指令执行过程中需要哪些控制信号，对于与本条指令无关的控制信号，控制信号的取值一律为0，以简化控制器电路的设计。该控制信号表的框架如表 2.4所示。

表 2.4 控制信号表的框架（1）

| 控制信号 | add | addi | addiu | addu | and | andi | sll | sra |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
| ALUOp0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| ALUOp1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 |
| ALUOp2 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 |
| ALUOp3 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| RegWe  1enable | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| ALUSrc  0rt  1imm16 | 0 | 1 | 1 | 0 | 0 | 1 | x | x |
| ALUSham  1=sham | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 |
| RegDst  0=rt  1=rd | 1 | 0 | 0 | 1 | 1 | 0 | 1 | 1 |
| ExtOp  1=s | x | 1 | 1 | x | x | 0 | x | x |
| RAMWe | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| RAMtoReg | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| Beq | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| Bne | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| Jmp | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| Jal | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| Jr | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| Syscall | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

表 2.5 控制信号表的框架（2）

| 控制信号 | srl | sub | or | ori | nor | lw | sw | beq |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
| ALUOp0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | x |
| ALUOp1 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | x |
| ALUOp2 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | x |
| ALUOp3 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | x |
| RegWe  1enable | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 |
| ALUSrc  0rt  1imm16 | x | 0 | 0 | 1 | 0 | 1 | 1 | 0 |
| ALUSham  1=sham | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| RegDst  0=rt  1=rd | 1 | 1 | 1 | 0 | 1 | 0 | x | x |
| ExtOp  1=s | x | x | x | 0 | x | 1 | 1 | x |
| RAMWe | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| RAMtoReg | 0 | 0 | 0 | 0 | 0 | 1 | x | 0 |
| Beq | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| Bne | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| Jmp | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| Jal | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| Jr | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| Syscall | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

表 2.6 控制信号表的框架（3）

| 控制信号 | bne | slt | slti | sltu | j | jal | jr | syscall |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
| ALUOp0 | x | 1 | 1 | 0 | x | 1 | x | x |
| ALUOp1 | x | 1 | 1 | 0 | x | 0 | x | x |
| ALUOp2 | x | 0 | 0 | 1 | x | 1 | x | x |
| ALUOp3 | x | 1 | 1 | 1 | x | 0 | x | x |
| RegWe  1enable | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 0 |
| ALUSrc  0rt  1imm16 | 0 | 0 | 1 | 0 | x | x | x | 0 |
| ALUSham  1=sham | 0 | 0 | 0 | 0 | x | x | x | 0 |
| RegDst  0=rt  1=rd | x | 1 | 0 | 1 | x | x | x | x |
| ExtOp  1=s | x | x | 1 | x | x | x | x | x |
| RAMWe | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| RAMtoReg | 0 | 0 | 0 | 0 | x | 0 | x | x |
| Beq | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 |
| Bne | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 |
| Jmp | 0 | 0 | 0 | 0 | 1 | 0 | x | 0 |
| Jal | 0 | 0 | 0 | 0 | 0 | 1 | x | 0 |
| Jr | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| Syscall | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |

表 2.7 控制信号表的框架（4）

| 控制信号 | divu | mflo | lb | bgtz | mfc0 | mtc0 | eret |
| --- | --- | --- | --- | --- | --- | --- | --- |
| ALUOp0 | 0 | x | 1 | 1 | x | x |  |
| ALUOp1 | 0 | x | 0 | 1 | x | x |  |
| ALUOp2 | 1 | x | 1 | 0 | x | x |  |
| ALUOp3 | 0 | x | 0 | 1 | x | x |  |
| RegWe  1enable | 0 | 1 | 1 | 0 | 1 | 0 |  |
| ALUSrc  0rt  1imm16 | 0 | x | 1 | 0 | x | x |  |
| ALUSham  1=sham | 0 | x | 0 | 0 | x | x |  |
| RegDst  0=rt  1=rd | x | 1 | 0 | x | 0 | x |  |
| ExtOp  1=s | x | x | 1 | x | x | x |  |
| RAMWe | 0 | 0 | 0 | 0 | 0 | 0 |  |
| RAMtoReg | 0 | 0 | 1 | 0 | 0 | x |  |
| Beq | 0 | 0 | 0 | 0 | 0 | 0 |  |
| Bne | 0 | 0 | 0 | 0 | 0 | 0 |  |
| Jmp | 0 | 0 | 0 | 0 | 0 | 0 |  |
| Jal | 0 | 0 | 0 | 0 | 0 | 0 |  |
| Jr | 0 | 0 | 0 | 0 | 0 | 0 |  |
| Syscall | 0 | 0 | 0 | 0 | 0 | 0 |  |
| WriteToLO | 1 | 0 | 0 | 0 | 0 | 0 |  |
| LOToReg | 0 | 1 | 0 | x | 0 | x |  |
| RAMByte | 0 | 0 | 1 | x | 0 | 0 |  |
| Bgtz | 0 | 0 | 0 | 1 | 0 | 0 |  |
| CP0RegWe | 0 | 0 | 0 | 0 | 0 | 1 |  |
| CP0ToReg | 0 | 0 | 0 | 0 | 1 | x |  |
| Eret | 0 | 0 | 0 | 0 | 0 | 0 | 1 |

## 中断机制设计

### 总体设计

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)

### 硬件设计

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)

### 软件设计

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)

## 流水CPU设计

### 总体设计

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)

### 流水接口部件设计

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)

### 理想流水线设计

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)

## 气泡式流水线设计

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)

## 数据转发流水线设计

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)

## 动态分支预测机制（未完成部分可不写，直接删除）

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)

# 详细设计与实现

指令周期流程图要在此部分出现、微程序流程图、微指令代码表、实验接线图等均需要在适当的位置和模块中表达出来。本章具体实现细节尽量多用图表方式展示，但要做到图文并茂，不能全文都是图。

## 单周期CPU 实现

### 主要功能部件实现

1. 程序计数器（PC）
2. Logism实现：

使用一个32位寄存器实现程序计数器PC，触发方式为下降沿触发，输入为下一条将要执行的指令的地址，输出为当前执行指令的地址。Halt为停机信号，将此控制信号通过非门取反之后和时钟相与，当需要进行停机时，Halt控制信号为1，经过非门之后为0，与时钟信号相与，屏蔽时钟信号，使整个电路停机。如图 3.1所示。



图 3.1程序计数器（PC）

1. FPGA实现：

程序计数器PC的Verilog代码如下：

always@(negedge clk,posedge clear)

begin

if(clear)

pc\_out<=0;

else if(!halt)

pc\_out<=pc\_in;

end

1. 指令存储器（IM）
2. Logism实现：

使用一个只读存储器ROM实现指令存储器（IM）。设置该只读存储器的地址位宽为10位，数据位宽为32位。因为PC中存储的指令地址有32位，而ROM地址线宽度有限，仅为10位，故将32位指令地址高位部分和字节偏移部分直接屏蔽，使用分线器只取32位指令地址的2-11位作为指令存储器的输入地址。如图 3.2所示。



图 3.2指令存储器（IM）

1. FPGA实现：

直接使用Vivado中自带的ROM作为指令存储器，其设置如**错误!未找到引用源。**所示。选择ROM的数据位宽为32位，因为该ROM的地址位宽为10位，所以选择ROM的大小选择为1024。

指令存储器IM的Verilog代码如下：

pc pcmeml(im\_in[11:2],im\_out);

直接调用之前设置的ROM作为指令存储器，输入为指令地址的2-11位，输出为该指令。

### 数据通路的实现

本次课程设计采用的工程化的设计模式，一次性构建所有的数据通路。主要实现方法为，对于每一条指令，将其改写成RTL（Register Transfer Level），忽略控制类信号，仅保留数据类信号，根据RTL功能填写对应指令的数据通路表，描述五大部件之间的连接关系，记录各部件输入端数据来源。

根据总体方案设计中数据通路设计那一小节的详细内容，具体分析每一条指令在执行过程中各个主要部件的输入和输出端口的连接，完成指令系统数据通路表的填写，如表 3.1所示。

表 3.1指令系统数据通路表

| 指令 | PC | IM | RF | | | | ALU | | | DM | | Tube |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| R1# | R2# | W# | Din | A | B | OP | Addr | Din |
| ADD | PC+4 | PC | rs | rt | rd | alu | r1 | r2 | 5 |  |  |  |
| ADDI | PC+4 | PC | rs |  | rt | alu | r1 | 立即数 | 5 |  |  |  |
| ADDIU | PC+4 | PC | rs |  | rt | alu | r1 | 立即数 | 5 |  |  |  |
| ADDU | PC+4 | PC | rs | rt | rd | alu | r1 | r2 | 5 |  |  |  |
| AND | PC+4 | PC | rs | rt | rd | alu | r1 | r2 | 7 |  |  |  |
| ANDI | PC+4 | PC | rs |  | rt | alu | r1 | 立即数 | 7 |  |  |  |
| SLL | PC+4 | PC |  | rt | rd | alu | r2 | 立即数 | 0 |  |  |  |
| SRA | PC+4 | PC |  | rt | rd | alu | r2 | 立即数 | 1 |  |  |  |
| SRL | PC+4 | PC |  | rt | rd | alu | r2 | 立即数 | 2 |  |  |  |
| SUB | PC+4 | PC | rs | rt | rd | alu | r1 | r2 | 6 |  |  |  |
| OR | PC+4 | PC | rs | rt | rd | alu | r1 | r2 | 8 |  |  |  |
| ORI | PC+4 | PC | rs |  | rt | alu | r1 | 立即数 | 8 |  |  |  |
| NOR | PC+4 | PC | rs | rt | rd | alu | r1 | r2 | 10 |  |  |  |

在完成指令系统数据通路表的填写之后，根据列出的数据通路表，进行多指令数据通路的合并输入数，表，将各个主要功能部件进行连接，根据数据通路合并表的最终结果，对于所有的多输入部件使用多路选择器进行输入选择。最终便可以完成数据通路的搭建。



图 3.3 单周期CPU数据通路（Logism）

在Vivado中使用Verilog语言搭建的数据通路的原理图如图 3.4所示。



图 3.4单周期CPU数据通路（FPGA）

### 控制器的实现

根据总体方案设计中控制器的设计那一小节的相关内容，分别在Logism和Vivado上进行主控制器、Branch控制器、SYSCALL控制器的具体实现。

主控制器

对照表 3.2所示。

表 3.2主控制器控制信号

| 指令 | R | RW | WE | X | EXT | Y | ALUop | MemWrite | MemRead | Din | Branch | SYSCALL |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
|
| ADD | 00 | 00 | 1 | 0 | 0 | 00 | 0101 | 0 | 0 | 00 | 00 | 0 |
| ADDI | 00 | 10 | 1 | 0 | 0 | 10 | 0101 | 0 | 0 | 00 | 00 | 0 |
| ADDIU | 00 | 10 | 1 | 0 | 0 | 10 | 0101 | 0 | 0 | 00 | 00 | 0 |
| ADDU | 00 | 00 | 1 | 0 | 0 | 00 | 0101 | 0 | 0 | 00 | 00 | 0 |
| AND | 00 | 00 | 1 | 0 | 0 | 00 | 0111 | 0 | 0 | 00 | 00 | 0 |
| ANDI | 00 | 10 | 1 | 0 | 1 | 10 | 0111 | 0 | 0 | 00 | 00 | 0 |
| SLL | 00 | 00 | 1 | 1 | 0 | 01 | 0000 | 0 | 0 | 00 | 00 | 0 |
| SRA | 00 | 00 | 1 | 1 | 0 | 01 | 0001 | 0 | 0 | 00 | 00 | 0 |
| SRL | 00 | 00 | 1 | 1 | 0 | 01 | 0010 | 0 | 0 | 00 | 00 | 0 |
| SUB | 00 | 00 | 1 | 0 | 0 | 00 | 0110 | 0 | 0 | 00 | 00 | 0 |
| OR | 00 | 00 | 1 | 0 | 0 | 00 | 1000 | 0 | 0 | 00 | 00 | 0 |
| ORI | 00 | 10 | 1 | 0 | 1 | 10 | 1000 | 0 | 0 | 00 | 00 | 0 |
| NOR | 00 | 00 | 1 | 0 | 0 | 00 | 1010 | 0 | 0 | 00 | 00 | 0 |
| LW | 00 | 10 | 1 | 0 | 0 | 10 | 0000 | 0 | 1 | 10 | 00 | 0 |
| SW | 00 | 00 | 0 | 0 | 0 | 10 | 0000 | 1 | 0 | 00 | 00 | 0 |
| BEQ | 00 | 00 | 0 | 0 | 0 | 00 | 0000 | 0 | 0 | 00 | 01 | 0 |
| BNE | 00 | 00 | 0 | 0 | 0 | 00 | 0000 | 0 | 0 | 00 | 01 | 0 |
| SLT | 00 | 00 | 1 | 0 | 0 | 00 | 1011 | 0 | 0 | 00 | 00 | 0 |
| SLTI | 00 | 10 | 1 | 0 | 0 | 10 | 1011 | 0 | 0 | 00 | 00 | 0 |
| SLTU | 00 | 00 | 1 | 0 | 0 | 00 | 1100 | 0 | 0 | 00 | 00 | 0 |
| J | 00 | 00 | 0 | 0 | 0 | 00 | 0000 | 0 | 0 | 00 | 10 | 0 |
| JL | 00 | 01 | 1 | 0 | 0 | 00 | 0000 | 0 | 0 | 01 | 10 | 0 |
| JR | 00 | 00 | 0 | 0 | 0 | 00 | 0000 | 0 | 0 | 00 | 11 | 0 |
| SYSCALL | 11 | 00 | 0 | 0 | 0 | 11 | 0000 | 0 | 0 | 00 | 00 | 1 |

部生成。

1. FPGA实现

根据在Logism实现中得到的各个一位控制信号的表达式，直接使用数据流建模，使用assign分的Verilog代码过于冗长，故只取对于控制信号X的生成代码举例如下：

assign X=(~OP[5]&~OP[4]&~OP[3]&~OP[2]&~OP[1]&~OP[0]&~F[5]&~F[4]&~F[3]&~F[2]&~F[1]&~F[0])|(~OP[5]&~OP[4]&~OP[3]&~OP[2]&~OP[1]&~OP[0]&~F[5]&~F[4]&~F[3]&~F[2]&F[1]&F[0])|(~OP[5]&~OP[4]&~OP[3]&~OP[2]&~OP[1]&~OP[0]&~F[5]&~F[4]&~F[3]&~F[2]&F[1]&~F[0]);

以此类推，最终便可以实现整个主控制器中所有控制信号的生成。在Vivado中使用Verilog语言构成的主控制器原理图如图 3.5所示。



图 3.5主控制器原理图

## 中断机制实现

### XXX

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)

### XXXX

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)

## 流水CPU实现

### 流水接口部件实现

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)

### 理想流水线实现

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)

## 气泡式流水线实现

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)

## 数据转发流水线实现

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)

## 动态分支预测机制实现

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)

# 实验过程与调试

## 测试用例和功能测试

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是

### 测试用例1

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是

### 测试用例1

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是

## 可自行安排章节

XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是

## 性能分析

**分析不同方案时钟周期数差异**, XXXXX XXXXX……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是……(请自行扩展修改)指令的格式设计是……指令的寻址方式设计是

## 主要故障与调试

### bgtz故障

Logisim 单周期 CPU：bgtz 实现错误。

**故障现象：**执行bgtz 测试时（如图 4.1 bgtz 测试用例所示)，程序会陷入死循环。

**原因分析：**经过比对 Mars 与 Logisim 之间执行过程，可以发现当执行第 28 条语句 bgtz $s1, not\_jmp 时，出现了错误。CPU 错误地进行了此次跳转，可以推出应该是跳转信号出了问题，如图 4.2 错误的跳转信号所示

**解决方案：**修改跳转信号逻辑为 branch\_jmp = Beq & Eq + Bne & ~Eq + Bgtz & ~R & ~Eq，如图 4.3 正确的跳转信号所示，即可使得 bgtz 正确地只在大于 0 时跳转，而不会错误地在等于 0 时也进行跳转。




图 4.1 bgtz 测试用例




图 4.2 错误的跳转信号




图 4.3 正确的跳转信号

### lb故障

Logisim 单周期 CPU：lb 实现错误。

**故障现象：**z执行如图 4.4 lb 测试用例所示程序时，发现 CPU 无法读取每个字的第1、2、3个字节，只可读取地址为 4 的倍数的字节。




图 4.4 lb 测试用例

**原因分析：**仔细阅读指令集说明后，发现遗漏了关键信息。指令集说明上提示，需要将地址的最低 2 位作为字节选择信号。由于 MIPS 内存是按字编址的，故需要利用此方法，将读出的某个字分成 4 个字节，利用字节选择信号选择不同的字节，送入指令指定寄存器。

**解决方案：**修改内存读取逻辑，将地址线的最低 2 位作为 4 选 1 多选器的选择端，以选择内存读出数据的指定字节，如图 4.5 正确的内存读取逻辑所示。


****

图 4.5 正确的内存读取逻辑

### 保存断点故障

Logisim 单周期 CPU：EPC 保存断点错误。

**故障现象：**如图 4.6 错误的断点保存电路所示，EPC总是会将新的 PC（即中断处理例程的起始地址 0x800） 保存进来，而不是保存断点地址。

**原因分析：**由于 PC 寄存器与 EPC 寄存器的时钟源都为 clk，故当 EPC进行锁存时，PC往往为新的锁存值，从而导致 EPC 保存了中断例程首址，而不是断点地址。

**解决方案：**如图 4.7 正确的断点保存电路所示，加入一个 PC 缓冲寄存器，以 HasInt（中断请求信号）为时钟源，便可立即将旧的 PC 锁存，并在下一个时钟来临时，将其锁存至 EPC 寄存器**。**


****

图 4.6 错误的断点保存电路


****

图 4.7 正确的断点保存电路

### 中断服务例程缺陷

Logisim 单周期 CPU：中断返回存在风险。

**故障现象：**尽管未观察到故障，但由于原有的中断程序是利用 jr 指令进行中断返回的，需要 2 条指令才可完成（取返回地址+跳转），而取地址为开中断前，跳转为开中断后，存在被打断的风险。

**解决方案：**在 CPU 中加入对 eret 指令的支持（EPC 送 PC），并修改中断程序，利用 eret 进行中断返回，使其变为原子操作，去除被打断的风险。

### 中断请求响应电路设计缺陷

Logisim 单周期 CPU：中断请求响应电路存在设计缺陷。

**故障现象：**通过学习后发现，原有的响应电路（如所示）并未将中断请求进行锁存这一设计，是不符合实际要求的。若时钟足够慢，则输入的中断源必须保持足够长的时间，才可以成功地引起中断，从而使 CPU 转入中断处理程序，这一设计显然是不合理的。

**原因分析：**由于 3 个中断请求寄存器的时钟源为clk 使得其不能及时锁存中断源，故应修改中断请求寄存器的时钟源。

**解决方案：**如所示，将中断请求寄存器的时钟源改为中断源，即可实现中断请求的立即锁存，再利用 clk 进行组合逻辑，得到 HasInt信号。这样一来，既可以不遗漏任何中断源，又可以实现中断请求信号的产生同步于时钟。


****

图 4.8 简易中断请求响应电路

### XXX 故障

Logisim 单周期 CPU：EPC 保存断点错误。

**故障现象：**如图 4.6 错误的断点保存电路所示，EPC总是会将新的 PC（即中断处理例程的起始地址 0x800） 保存进来，而不是保存断点地址。

**原因分析：**由于 PC 寄存器与 EPC 寄存器的时钟源都为 clk，故当 EPC进行锁存时，PC往往为新的锁存值，从而导致 EPC 保存了中断例程首址，而不是断点地址。

**解决方案：**如图 4.7 正确的断点保存电路所示，加入一个 PC 缓冲寄存器，以 HasInt（中断请求信号）为时钟源，便可立即将旧的 PC 锁存，并在下一个时钟来临时，将其锁存至 EPC 寄存器**。**

### XXX 故障

Logisim 单周期 CPU：EPC 保存断点错误。

**故障现象：**如图 4.6 错误的断点保存电路所示，EPC总是会将新的 PC（即中断处理例程的起始地址 0x800） 保存进来，而不是保存断点地址。

**原因分析：**由于 PC 寄存器与 EPC 寄存器的时钟源都为 clk，故当 EPC进行锁存时，PC往往为新的锁存值，从而导致 EPC 保存了中断例程首址，而不是断点地址。

**解决方案：**如图 4.7 正确的断点保存电路所示，加入一个 PC 缓冲寄存器，以 HasInt（中断请求信号）为时钟源，便可立即将旧的 PC 锁存，并在下一个时钟来临时，将其锁存至 EPC 寄存器**。**

## 实验进度

表 4.1 课程设计进度表

| 时间 | 进度 |
| --- | --- |
| 第一天 | 复习组成原理CPU相关理论知识，阅读课设任务书，阅读MIPS指令手册，并列出CPU各部件的数据通路表，并完成数据通路的基本构建。 |
| 第二天 | 完成单周期CPU的控制信号表，使用Logisim搭建控制器，实现了单周期CPU并且通过了测试。完成部分Logism单周期CPU故障报告。 |
| 第三天 | 完成Logism单周期CPU的故障报告，并且通过了Logism单周期CPU的检查。使用Verilog实现了部分单周期CPU的重要部件，并通过仿真检查。 |
| 第四天 | 继续使用Verilog进行实现单周期CPU的工作，完成了所有部件的编写、控制器的编写，以及所有部件以及控制器的仿真测试，正在进行数据通路的拼接。 |
| 第五天 | 使用Verilog完成单周期CPU数据通路的连接，并且通过仿真测试。使用Verilog完成时钟分频以及七段数码管的代码编写，正在调试。 |
| 第六天 | 完成CPU电路的功能仿真和时序仿真，并成功将生成bit流烧入FPGA板内实现预计功能。 |
| 第七天 | 复习关于指令流水线的知识点，完成理想流水线的verilog代码，正在调试。 |
| 第八天 | 调试成功理想流水线verilog代码，并成功将bit流烧至FPGA板中。完成冒险处理中的数据冲突处理和分支处理代码编写，正在调试。 |
| 第九天 | 完成冒险处理中的数据冲突和分支处理，并成功烧入FPGA板内。完成数据重定向的Verilog代码的编写，正在调试。 |
| 第十天 | 完成数据重定向的Verilog代码并成功烧入FPGA板内。成功实现动态分支预测，预测成功率显著提高，并成功将代码烧入FPGA板内。 |

# 设计总结与心得

## 课设总结

基于对象的存储是为了克服当前基于块的存储存在的诸多难题，在存储接口和结构层次的重要发展。可以根据应用负载选择优化的存储策略。作了如下几点工作：

1. 完成方案总结（自行修订扩充）（自行修订扩充）（自行修订扩充）（自行修订扩充）（自行修订扩充）。
2. 功能总结（自行修订扩充）（自行修订扩充）（自行修订扩充）（自行修订扩充）（自行修订扩充）。
3. 其他需要总结的内容，（自行修订扩充）。

## 课设心得

本次课程设计可以说是迄今为止所有实验以及课程设计中难度最大的一门。两个星期从早到晚的不懈努力以及国庆节假期的辛苦加班才终于完成了整个课程设计的设计任务。现在再来回顾整个课程设计的整个过程，满满的成就感自是不用说，但是其中也有不少的细节值得我去深思与体会。

课程设计刚刚开始的时候，第一个任务是使用Logism设计单周期CPU，该任务和上学期实验课的任务类似，所以整个过程还算比较迅速。然而，在将该电路使用Verilog语言进行描述时，麻烦接踵而至。因为Logism对于电路是完全可视化的，连接过程清晰明了，但是使用Verilog语言进行数据通路时，因为各个部件的接口在定义时起名不是很规范，又因为只能使用各个wire型变量对于关键部件进行连接，而这些变量的名字在定义时同样没有做到一目了然，从而导致了我在完成了数据通路的连接后，使用了大量的时间对于整个电路进行排错和检查，最终还是将所有的接口和连线规范化的起了名字，才终于解决了问题。这也就说明了工程化、规范化对于电路设计或是程序设计的重要性。

紧接着，理想流水线CPU的设计并没有什么难度，但是使用插入气泡、数据重定向技术对于流水线CPU进行冒险处理时，因为这些方法书本上并没有，老师提供的PPT上也只有简单的一些描述，这就要求我不断地在网上搜索相关的知识内容，和小组内的成员进行相关探讨。随后的动态分支预测的设计难度更高，老师并没有提供任何相关的内容，这又使得我不断地去网上搜寻资料文献，阅读全英文的学术论文。从这一切也可以看出团队在一个工作中的重要性，以及自我学习能力的必要性。

然而对于本次课程设计，我还有一些小小的建议和改进。本次课程设计按照分组的机制，但是因为所有人所需要完成的工作相同，分组也只是更便于组内的同学在设计过程中进行互相交流，分组的作用并不是非常明显。分组内的同学们进度完全不同，且有些同学因为对于课程内容的掌握不是很好，逐渐边缘化，分组并不能调动所有同学加入到课程设计任务中。本课程设计的难度很大，但是时间又有一点不够充分，可以适当简化一下任务（并不是降低最终目标），使得在有限的时间内，在完成全部课程设计目标的基础上，适当减少任务中其中重复的繁杂的工作，以提高整个课程设计的效率。

最后在这里也感谢三位老师对于我在本次课程设计中无数问题的耐心解答，也感谢本组所有成员在课程设计中对于我的帮助和建议。我相信组成原理课程设计必将成为我整个大学生涯中一段无比难忘的回忆。

# 参考文献

1. DAVID A.PATTERSON(美).计算机组成与设计硬件/软件接口(原书第4版).北京：机械工业出版社.
2. David Money Harris(美).数字设计和计算机体系结构（第二版）. 机械工业出版社
3. 秦磊华，吴非，莫正坤.计算机组成原理. 北京：清华大学出版社，2011年.
4. 袁春风编著. 计算机组成与系统结构. 北京：清华大学出版社，2011年.
5. 张晨曦，王志英. 计算机系统结构. 高等教育出版社，2008年.

|  |
| --- |
| 一、原创性声明 |
| 本人郑重声明本报告内容，是由作者本人独立完成的。有关观点、方法、数据和文献等的引用已在文中指出。除文中已注明引用的内容外，本报告不包含任何其他个人或集体已经公开发表的作品成果，不存在剽窃、抄袭行为。  特此声明！  **作者签字:** |