

数电笔记补充-计数器部分

此份笔记为自己用的纸质笔记的补充，因为有的图确实太难画了，我选择直接截屏了哎哎。

——Powered By MirrorMoon.


一、二进制同步计数器

1.单时钟二级制同步可逆计数器：

三、二进制同步可逆计数器

- 在**加减**控制信号管理下，把二进制同步加法计数器和减法计数器组合起来，便可获得二进制同步可逆计数器。

1、单时钟输入二进制同步可逆计数器：



在 $\overline{U}/D = 0$ ，二进制可逆计数器相当于一个**二进制加法计数器**。

在 $\overline{U}/D = 1$ ，二进制可逆计数器相当于一个**二进制减法计数器**。


U是Up加法，低电平有效。

D是Down减法，高电平有效。

这个东西好神奇啊，难道这就是科技的力量吗？

2.双时钟输入二进制同步可逆计数器

2、双时钟输入二进制同步可逆计数器：



CP_U 和 CP_D 不能同时为高电平。相互排斥。

CP_U 和 CP_D 相互排斥

$CP_U = CP, CP_D = 0$

$CP_D = CP, CP_U = 0$

时钟方程：

$$CP_0 = CP_U + CP_D$$

$$CP_1 = CP_U \cdot Q_0^n + CP_D \cdot \overline{Q_0^n}$$

$$CP_2 = CP_U \cdot Q_1^n \cdot Q_0^n + CP_D \cdot \overline{Q_1^n} \cdot \overline{Q_0^n}$$

加计数 (CP_U 作为脉冲)：

$$\text{当 } CP_U = CP, CP_D = 0 \quad CP_0 = CP_U + CP_D = CP_U$$

$$CP_1 = CP_U \cdot Q_0'' + CP_D \cdot \overline{Q_0''} = CP_U \cdot Q_0''$$

$$CP_2 = CP_U \cdot Q_1'' \cdot Q_0'' + CP_D \cdot \overline{Q_1''} \cdot \overline{Q_0''} = CP_U \cdot Q_1'' \cdot Q_0''$$

减计数 (CP_D 作为脉冲)



减计数

$$\text{当 } CP_D = CP, CP_U = 0 \quad CP_0 = CP_U + CP_D = CP_D$$

$$CP_1 = CP_U \cdot Q_0'' + CP_D \cdot \overline{Q_0''} = CP_D \cdot \overline{Q_0''}$$


$$CP_2 = CP_U \cdot Q_1'' \cdot Q_0'' + CP_D \cdot \overline{Q_1''} \cdot \overline{Q_0''} = CP_D \cdot \overline{Q_1''} \cdot \overline{Q_0''}$$

$$CP_i = CP_D \cdot \prod_{j=0}^{i-1} \overline{Q_j''}$$


二、集成二进制同步计数器

1. 集成四位二进制加法计数器74LS161/74LS163

74LS161



芯片管脚图




逻辑图

CT_T 、 CT_P : 计数器工作控制端，高电平有效。

CP : 计数脉冲输入端，上升沿触发。

$\overline{CR}$: 清零端，低电平有效。161为异步清零，163为同步清零。



$D_0 \sim D_3$: 并行数据输入端，与 $\overline{LD}$ 配合使用。

$\overline{LD}$: 同步置数控制端，低电平有效。

CO : 进位信号输出端。

LOAD有效的时候，Q0和D0连接，Q1和D1连接....

输 入										输 出					说 明
$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	CP	D_3	D_2	D_1	D_0		Q_3	Q_2	Q_1	Q_0	CO	
0	×	×	×	×	×	×	×	×		0	0	0	0	0	异步置0
1	0	×	×	↑	d_3	d_2	d_1	d_0		d_3	d_2	d_1	d_0		$CO = CT_T \cdot Q_3 Q_2 Q_1 Q_0$
1	1	1	1	↑	×	×	×	×		计 数					$CO = Q_3 Q_2 Q_1 Q_0$
1	1	0	×	×	×	×	×	×		保 持					$CO = CT_T \cdot Q_3 Q_2 Q_1 Q_0$
1	1	×	0	×	×	×	×	×		保 持				0	

(1) (第一行) **异步置0**，当 $\overline{CR} = 0$ ，其他信号可以不用理睬，输出直接为0；

(2) (第二行) **LOAD生效**：同步置数，要等到CP的上升沿到来的时候在变化；用来预设初始值

当 $\overline{CR} = 1$ 、 $\overline{LD} = 0$ ，在 CP 上升沿到来时，并行输入的数据 $d_3 \sim d_0$ 被置入计数器，使 $Q_3^n Q_2^n Q_1^n Q_0^n = d_3 d_2 d_1 d_0$ 。

(3) (第三行) 正常记数

当 $\overline{CR} = \overline{LD} = CT_T = CT_P = 1$ 时，在计数脉冲的上升沿进行4位二进制加法计数。 CO 在计数至“1111”时出高电平，在产生进位时输出下降沿。

(4) (第四行第五行) 当CTP和CTT有一个为0的时候，就开始保持啦！

74LS161总结

74LS161 的主要功能：

(1) **异步置0**功能($\overline{CR}$ 低电平有效)

(2) **同步置数**功能($\overline{LD}$ 低电平有效)

(3) **计数**功能($\overline{CR} = \overline{LD} = CT_T = CT_P = 1$)

(4) **保持**功能($\overline{CR} = \overline{LD} = 1$ ， CT_T 和 CT_P 中有 0)

只要令 CTT 和 CTP 有一个为 0 就行了

74LS161 与 74LS163 的功能比较

输 入										输 出					74LS161	
$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	CP	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	CO			
0	×	×	×	×	×	×	×	×	0	0	0	0	0	异步置 0 $CO = CT_T \cdot Q_3 Q_2 Q_1 Q_0$ $CO = Q_3 Q_2 Q_1 Q_0$ $CO = CT_T \cdot Q_3 Q_2 Q_1 Q_0$		
1	0	×	×	↑	d_3	d_2	d_1	d_0	d_3	d_2	d_1	d_0				
1	1	1	1	↑	×	×	×	×	计 数							
1	1	0	×	×	×	×	×	×	保 持							
1	1	×	0	×	×	×	×	×	保 持							


输 入										输 出					74LS163	
$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	CP	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	CO			
0	×	×	×	↑	×	×	×	×	0	0	0	0	0	同步置 0 $CO = CT_T \cdot Q_3 Q_2 Q_1 Q_0$ $CO = Q_3 Q_2 Q_1 Q_0$ $CO = CT_T \cdot Q_3 Q_2 Q_1 Q_0$		
1	0	×	×	↑	d_3	d_2	d_1	d_0	d_3	d_2	d_1	d_0				
1	1	1	1	↑	×	×	×	×	计 数							
1	1	0	×	×	×	×	×	×	保 持							
1	1	×	0	×	×	×	×	×	保 持							

只有第一行有区别

163同步置0

161异步置0

2.集成四位二进制同步可逆计数器74LS191(单时钟)



$D_0 \sim D_3$: 并行数据输入端。

$\overline{LD}$: 异步置数控制端，低电平有效。

CO/BO : 进位/借位信号输出端。

$\overline{RC}$: 级间串行进位输出端。

$Q_0 \sim Q_3$: 计数状态输出端。

74LS191的功能表

输 入								输 出				说 明
$\overline{LD}$	$\overline{CT}$	$\overline{U/D}$	CP	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	
0	×	×	×	d_3	d_2	d_1	d_0	d_3	d_2	d_1	d_0	并行异步置数
1	0	0	↑	×	×	×	×	加计数				$CO/BO = Q_3 Q_2 Q_1 Q_0$
1	0	1	↑	×	×	×	×	减计数				$CO/BO = \overline{Q_3} \overline{Q_2} \overline{Q_1} \overline{Q_0}$
1	1	×	×	×	×	×	×	保 持				

这块芯片为异步置数。

$\overline{LD} = 0$ 时，不论有无 CP 和其他信号输入，并行输入的数据 $d_3 \sim d_0$ 被置入计数器相应的触发器中。

当 $\overline{LD} = 1$ 、 $\overline{CT} = 0$ ，当 $\overline{U/D} = 0$ 时，在 CP 上升沿作用下，进行二进制加法计数。

当 $\overline{LD} = 1$ 、 $\overline{CT} = 0$ ，当 $\overline{U/D} = 1$ 时，在 CP 上升沿作用下，进行二进制减法计数。

当 $\overline{CT} = \overline{LD} = 1$ ，计数器的状态保持不变。

$\overline{RC}$ 的作用：多个可逆计数器级联时使用。

$$\overline{RC} = \overline{CP \cdot CO / BO \cdot CT}$$

当 $\overline{CT} = 0$ 即 $CT = 1$ 、 $CO/BO = 1$ 时， $\overline{RC} = CP$ ，由 $\overline{RC}$ 端产生的输出进位脉冲波形与输入计数脉冲 CP 的波形相同。

74LS191 的主要功能：


(1) **异步置数**功能 ($\overline{LD}$ 低电平有效)

(2) **加计数**功能 ($\overline{CT} = 0$ 、 $\overline{LD} = 1$ 、 $\overline{U/D} = 0$)

(3) **减计数**功能 ($\overline{CT} = 0$ 、 $\overline{LD} = 1$ 、 $\overline{U/D} = 1$)

(4) **保持**功能 ($\overline{CT} = \overline{LD} = 1$)

3.集成四位二进制同步可逆计数器74LS193(双时钟)



CR: **异步**清零端，**高**电平有效。

CP_U: **加法**计数脉冲输入端。

CP_D: **减法**计数脉冲输入端。

D₀ ~ D₃: 并行数据输入端。

$\overline{LD}$: **异步**置数控制端，低电平有效。

$\overline{CO}$: 进位信号输出端。

$\overline{BO}$: 借位信号输出端。

74LS193的功能表

输 入								输 出				说 明
CR	$\overline{LD}$	CP_U	CP_D	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	
1	×	×	×	×	×	×	×	0	0	0	0	异步清零
0	0	×	×	d_3	d_2	d_1	d_0	d_3	d_2	d_1	d_0	异步置数
0	1	↑	1	×	×	×	×	加计数				$\overline{CO} = \overline{CP_U} Q_3 Q_2 Q_1 Q_0$
0	1	1	↑	×	×	×	×	减计数				$\overline{BO} = \overline{CP_D} \overline{Q_3} \overline{Q_2} \overline{Q_1} \overline{Q_0}$
0	1	1	1	×	×	×	×	保 持				$\overline{CO} = \overline{BO} = 1$

$CR = 1$ 时，不论有无 CP 和其他信号输入，计数器被异步置 0。
 CR 的优先级是最高的。

当 $CR = 0$ 、 $\overline{LD} = 0$ 时，并行输入的数据 $d_3 \sim d_0$ 被异步置入计数器，使 $Q_3'' Q_2'' Q_1'' Q_0'' = d_3 d_2 d_1 d_0$ 。

当 $CR = 0$ 、 $\overline{LD} = 1$ 、 $CP_U = 1$ 时，在 CP_D 上升沿作用下，进行二进制减法计数。


当 $CR = 0$ 、 $\overline{LD} = 1$ 、 $CP_U = CP_D = 1$ 时，计数器的状态保持不变。

多个 74LS193 级联时，只需将低位的 $\overline{CO}$ 端、 $\overline{BO}$ 端分别与高位的 CP_U 端、 CP_D 端连接起来， CR 端、 $\overline{LD}$ 端连接在一起。

三、二进制异步计数器

异步加法：

下降沿



按照我手写笔记上的异步设计原理进行就好。

若(2) 选触发器

选用3个CP下降沿触发的D触发器，分别用FF₀、FF₁、FF₂表示。

$$CP_0 = CP$$

$$CP_1 = Q_0$$


$$CP_2 = Q_1$$

$$C = Q_2^n \cdot Q_1^n \cdot Q_0^n$$

$$D_0 = \overline{Q_0^n}$$


$$D_1 = \overline{Q_1^n}$$

$$D_2 = \overline{Q_2^n}$$




异步减法

CP下降的JK触发器




若采用CP下降沿触发的D触发器：

$$\begin{aligned} CP_0 &= CP & CP_1 &= \overline{Q_0} & CP_2 &= \overline{Q_1} & B &= \overline{Q_2^n} \cdot \overline{Q_1^n} \cdot \overline{Q_0^n} \\ D_0 &= \overline{Q_0^n} & D_1 &= \overline{Q_1^n} & D_2 &= \overline{Q_2^n} \end{aligned}$$




若采用CP上升沿触发的JK触发器：

$$\begin{aligned} CP_0 &= CP & CP_1 &= Q_0 & CP_2 &= Q_1 & B &= \overline{Q_2^n} \cdot \overline{Q_1^n} \cdot \overline{Q_0^n} \\ J_0 &= K_0 = 1 & J_1 &= K_1 = 1 & J_2 &= K_2 = 1 \end{aligned}$$



若采用CP上升沿触发的D触发器：

$$\begin{aligned} CP_0 &= CP & CP_1 &= Q_0 & CP_2 &= Q_1 & B &= \overline{Q_2^n} \cdot \overline{Q_1^n} \cdot \overline{Q_0^n} \\ D_0 &= \overline{Q_0^n} & D_1 &= \overline{Q_1^n} & D_2 &= \overline{Q_2^n} \end{aligned}$$




总结:


计数规律	T'触发器的触发沿	
	上升沿	下降沿
加法计数	$CP_i = \overline{Q_{i-1}}$	$CP_i = Q_{i-1}$
减法计数	$CP_i = Q_{i-1}$	$CP_i = \overline{Q_{i-1}}$

四、集成二进制异步计数器74LS197

二 - 八 - 十六进制计数器 74LS197




芯片管脚图



逻辑图

它内部的结构

二 - 八 - 十六进制计数器 74LS197



内含一个 1 位二进制计数器和一个八进制计数器。

CP_1 : 八进制计数器的计数脉冲输入端。

$Q_1 \sim Q_3$: 八进制计数器输出端。

CP_0 : 二进制计数器的计数脉冲输入端。