聆心

摘要

本作品“聆心”是一套搭载 PYNQ-Z2 开发板的单导联心电实时监测系统。心电电极采集到的原始信号先送入 AD8232 模拟前端完成放大、滤波等模拟调理，再交由 PL 端的 AXI4-Lite IP 核实现事件触发式等间隔采样以及三级数字滤波处理；经板上实测校准，系统有效采样率为 31.3 S/s（CONVST 500 Hz 经 16 倍通道平均后的 EOC 事件率）。PS 端程序直接采用该实测采样率作为时序基准，依次实现样点读取、环形缓存、心率计算和数据快照分发功能。系统采用优先级插件链架构，可按需开启或关闭功能模块，支持信号质量评判、分级心率告警、HRV 分析、心律失常初步判别、PR/QRS/QT/QTc 间期测算、数据会话存储以及 30 秒快速检测等功能。显示模块复用同一组快照数据，分别通过 HTTP+SSE 流式推送驱动网页监护面板（浏览器端以 60fps 独立刷新绘制波形），以及 HDMI 接口输出到大屏幕进行实时展示。

本作品适用于家庭个人健康监测、课堂教学实验以及心电算法原型验证场景，整体成本可控，采用插件化架构便于功能拓展，同时支持多终端查看数据。系统核心链路经过多版迭代优化：滤波通路仅占用 1 个 DSP48E1 资源，真机标定有效采样率 31.3 S/s；采用离屏清屏方案，相比直接写入帧缓存速度提升约 49 倍。本系统输出的心电节律分类、间期参数仅作参考，不能用于临床诊断。

第一部分　作品概述

1.1 选题背景与国内外研究现状

心电监测的需求来自临床与健康管理两端：心律失常等心脏异常状况贵在早发现、早预警，而常规心电图检查依赖医疗机构与专业医护，难以覆盖家庭与基层场景的日常观察。以单导联体表心电为对象的便携式实时监测把筛查前移到日常场景，是当前心电监测技术的重要发展方向 [1, 2]；AD8232 等单导联集成模拟前端的商用化 [3] 与开源模块设计的普及，使这一方向的硬件门槛与成本大幅降低。

算法层面，心电自动检测已积累数十年成果：Pan–Tompkins 于 1985 年提出的实时 QRS 检测算法 [4] 至今仍是实时心率检测的基线；HRV 的时域与频域指标及其生理意义由 ESC/NASPE 工作组于 1996 年标准化 [5]；房颤等心律失常的自动识别 [6]、信号质量评价 [7]、动态心电监测的适应证与解释边界 [1, 2] 均有指南与共识可依；近年心电智能分析综述 [8] 表明，深度学习方法在心律失常判别上持续发展，可解释性与小样本条件下的可靠性仍受关注。这些工作回答了“单导联心电能算什么”，为本作品的算法选型提供了依据。

工程实现层面，围绕 AD8232 单导联前端已有一批开源方案：SparkFun 的 AD8232 Heart Rate Monitor 给出了模块的原始设计，市售通用模块基本是其复刻 [9]；pyEcg 等项目以 Arduino 采集、PC 侧 Python 完成滤波、R 峰检测与 HRV 分析的全信号链 [10]；亦有项目把该模块复用于表面肌电采集并做无线传输。这些方案大多止步于“把波形采出来、送到上位机”，实时处理、显示与分析能力单一，且不具备可插拔扩展机制。

两类现成产品同样各有短板：医用动态心电（Holter 类）记录盒成本高、需专业医护回收判读、数据封闭；消费级手表与手环的单导联心电功能算法不开放、原始数据不可得，使用者无法做二次分析与算法验证。换言之，实时性、开放性与可扩展性三者难以同时满足——这正是本作品的切入点。

针对上述空白，本作品选用 PYNQ-Z2（Zynq-7020，PL 与 PS 集成于同一芯片）作为平台：PL 侧完成等间隔采样与三级数字滤波，PS 侧完成心率检测、插件化分析与双路显示，把“采集 → 处理 → 分析 → 显示”的完整链路收进一块板卡——以 SoC 的并行能力保证实时性，以开源软件栈保证开放性，以插件架

构保证可扩展性。作品的主要技术特点与创新点见 1.4 节，现有方案与本作品的定位对比见表 1。

表 1: 单导联心电监测现有方案与本作品定位对比

方案类别	处理位置	原始数据可得	可扩展性	主要局限
医用动态心电（Holter 类）	专用记录盒	否（医护回收）	无	成本高、周期长、数据封闭
消费级单导联心电（手表/手环）	端侧黑箱算法	否	无	算法不开放、无数据出口
AD8232 + Arduino 开源链（SparkFun 原版及复刻）	MCU 简单处理	部分	弱	功能单一、无实时分析
PC 侧全链实现（pyEcg 等）	PC	是	中	依赖电脑、非实时监护
本作品（聆心，PYNQ-Z2）	板卡实时处理	是（CSV/JSON）	插件化	本系统输出的心电节律分类、间期参数仅作参考，不能用于临床诊断。

1.2 功能与特性

作品“聆心”是基于 PYNQ-Z2 的单导联心电实时监测系统，可概括为“一条采集主链、两条显示支路、一组可插拔分析插件”：前端把体表心电采集进来并完成滤波，软件在采样流上完成心率检测与各类分析，结果同时呈现在网页与 HDMI 两块屏幕上。其主要功能包括以下六项。

（1）心电采集与滤波。

AD8232 模拟前端将体表微弱的心电信号放大调理后送入板卡，PL 侧三级数字滤波（高通去基线漂移、50 Hz 陷波去工频干扰、低通去高频噪声）对采样流逐点处理，输出干净稳定的波形；原始与滤波两路可同屏对照，滤波效果一目了然。

（2）心率实时检测。

以自相关多周期假设与逐拍接链定位每一个心拍，实时输出心率，支持 30–220 bpm；内置质量门控，信号不可信时明确拒报而非给出错误数值；检测同时给出 PR/QRS/QT/QTc 心电间期测量，为节律观察提供参考。

（3）八关上电自检。

上电后依次完成总线读写、采样率标定、数据活性、滤波有效性等八项自检，任一关失败即返回明确的错误码，问题定位与使用确认都有据可依。

（4）实时分析插件链。

在采集主链之上以插件方式组织分析功能，当前提供信号质量评估、分级报警、心率变异性（HRV）分析、心律失常初筛、心电间期测量、分段记录与 30 s 快速测量共七项；插件之间相互隔离，单个插件异常不影响其余功能，新增分析能力只需接入一个新插件，无须改动采集核心。

（5）双路显示。

同一份监测结果同时输出两路：网页监护界面面向局域网内任意设备的浏览器，呈现实时波形、心率趋势、节拍时间轴与 HRV/间期参数栏；HDMI 大屏输出实时画面，适合设备自带屏幕与演示场景。两路显示相互独立，任一路异常均不影响另一路以及采集与分析的正确性。

（6）运行总结输出。

支持分段波形记录与 30 s 快速测量，记录以 CSV、JSON 文件输出、样本号连续无重复，可经网页端远程启停并一键导出，便于事后数据分析。




图 1: 主要功能展示（从上到下依次为网页端、HDMI 输出、八关自检结果、运行总结）

1.3 应用领域

作品的应用领域主要有四类。

（1）家庭与个人健康监护。低成本板卡加单导联前端即可搭建，网页界面支持家庭成员多端同时查看，并且提供心电图以及心率监测统计信息的详细显示；HDMI 主要用于设备自带屏幕显示，方便快速了解心率及心率曲线。

（2）教学与实验。覆盖模拟前端、数字滤波、AXI4-Lite 总线、嵌入式软件

与全流程验证的完整开源链路，适合数字信号处理、SoC 设计与生物医学工程课程实验。

（3）算法原型验证。插件化架构支持新检测算法以插件形式平滑接入，配合合成心电回归链可在无硬件环境完成预验证，降低迭代成本。

（4）社区健康站与养老机构的日常观察。提供心率与节律异常的初筛参考。

需要说明的是，本系统输出的心电节律分类、间期参数仅作参考，不能用于临床诊断。

1.4 主要技术特点与创新点

作品的主要技术特点与创新点体现在以下六个方面，以下逐条说明“新在何处”。

（1）软硬件协同的采样链。

PL 侧事件驱动 XADC 采样，有效标志随数据字高位读清，PS 侧一次 32 位读同时完成取值与判新；有效采样率即 CONVST 500 Hz 经 16 倍通道平均后的 EOC 事件率，由 SAMPLE_CNT 计数器在真机标定，实测 31.3 S/s 与理论 31.25 S/s 的相对误差在 0.2% 以内——采样节拍在板卡硬件内闭环，不依赖上位机指令触发，这是相对“PC 侧全链实现”类方案在实时性上的根本差别。

（2）资源节约的数字滤波。

三级级联（0.5 Hz 高通、50 Hz 陷波、40 Hz 低通）中 FIR 采用串行 MAC 结构，单乘法器分 63 拍完成乘累加，整条滤波链仅占 1 个 DSP；系数烘焙进 RTL，规避了 IP 打包丢弃数据文件的问题，定点输出与 Python 金标准逐点比对，79 个采样点最大误差 0 LSB——相对 63 阶直接型结构的 63 个乘法器，本设计以时间换面积，为同器件的显示通路让出布局与布线资源；系数内置也使 IP 可独立打包分发。

（3）实测优先的验证体系。

八关自检对总线、时钟、数据活性与滤波有效性逐项判读，与 18 组离线回归、合成心电异常注入共同构成回归三件套；合成数据只做回归验证，上板结论必来自真机实测——拒绝“仿真过即算过”的做法，每项上板结论均可由自检寄存器与实测数据复现。

（4）质量门控与拒报机制。

心率检测支持 30–220 bpm，采用自相关多周期假设与逐拍接链，设有质量门控与拒报机制：任一硬性条件不满足即输出“未检出”而非错误数值；全部结论注明来源与条件，未经真机验证的数据明确标出，输出定位为节律类别与间期测量参考——相对“信号不可信时仍输出一个数值”的常见做法，宁可拒报也不误导。

（5）采集优先的双路显示与彻底解耦。

采集回调仅做快照拷贝、微秒级返回，渲染线程只画最新一帧，离屏缓冲加单次 memcpy 消除帧撕裂，清屏速度由 127 ms 降至 2.6 ms；改造完成后实测采样率由 5.5 S/s 恢复至 31.25 S/s、丢样归零，任一显示支路异常均不影响采集与处理的正确性——显示负载与采集主链彻底解耦，是实时监护系统不丢数据的前提。

（6）面向多端访问的 Web 前端与插件化软件架构。

网页监护界面以原生 HTML/JavaScript 实现、仅依赖浏览器标准能力，经 HTTP/SSE 推送数据，浏览器以 60 fps 独立渲染波形、心率趋势、节拍时间轴与 HRV/间期参数栏，局域网内任意设备均可多端查看，并可通过命令接口远程控制记录启停与快速测量；插件层以命令队列与事件总线隔离九个分析插件，任一插件异常只影响自身，增删插件无须改动采集核心，去掉全部插件参数即回到最小基线——相对单体固件式实现，分析能力可平滑接入、按需裁剪。

1.5 主要性能指标

表 2: 主要性能指标汇总

指标	数值 / 条件
有效采样率	31.3 S/s（真机实测标定；为 CONVST 500 Hz 经 16 倍通道平均后的 EOC 事件率）
心率范围	30–220 bpm，质量门控，不可信拒报
离线回归	18 组全部通过
HDMI 输出	1280×720@60 Hz，24 bit
网页渲染	60 fps，SSE 推送 ≤10 Hz
时序签核	35069 个时序端点无违例

1.6 设计流程

设计流程按“搭骨架 → 通信号 → 上算法 → 出成果”四阶段推进：最小系统与假心电仿真先行，验证总线与时序；接入 AD8232 后以已知直流电压标定 A0

刻度、示波器逐级核对波形；随后部署三级滤波链与心率检测算法，并完成上板回归验证；最后完成双路显示、插件链与离线回归体系，整体复现一遍作为交付基线。

第二部分　系统组成及功能说明

2.1 整体介绍

作品“聆心”由模拟前端、PL 侧、PS 侧与展示侧四部分构成，整体框图见图 2。心电电极拾取的信号先经 AD8232 仪表放大与模拟调理，随后送入 PL 侧：采样节拍发生器产生等间隔的触发脉冲，XADC 在脉冲驱动下完成模数转换，三级级联滤波链（高通、陷波、低通）逐级净化波形，采样数据、有效标志与控制位统一挂接在寄存器接口上。PS 侧软件经该接口完成逐点采集、环形缓冲、心率检测与快照分发，并以优先级插件链挂接质量评估、报警、HRV、节律初筛、间期测量等可选分析。展示侧以同一份快照为源分两路输出：网页支路经消息枢纽与 HTTP/SSE 服务把波形与参数推送至局域网内的任意浏览器；HDMI 支路由渲染器写入 DDR 帧缓冲，再经 PL 侧视频输出链转换为 TMDS 信号驱动大屏。

从图 2 可以看到，系统内部存在三个清晰的边界。边界一是模拟前端与 PL 之间的单路模拟电压。边界二是 PL 与 PS 之间的 AXI4-Lite 寄存器空间，四个寄存器同时承载控制（使能、滤波使能、旁路）与数据（原始码值、滤波码值、样本计数），有效标志随数据字高位读清。边界三是 PS 与展示侧之间的统一快照对象，波形、实测采样率、心率与各分析结果封装后分发，两条输出支路互不依赖；浏览器的控制命令沿反向命令通道经命令队列回到插件宿主执行，与数据推送互不阻塞。

三块内容的分工如下：PL 侧保证采样节拍严格等间隔，并以极小的硬件代价完成三级噪声抑制（见 2.2 节）；PS 侧是采集搬运与判定中枢，以实测采样率为唯一时间基准输出可信心率与各分析结果（见 2.3 节）；展示侧负责把同一份快照转化为网页交互界面与大屏独立显示两种形态（见 2.4 节）。后续三节即按此顺序逐块展开。

2.2 PL 侧

PL 侧承担本作品中最靠近模拟前端的信号调理任务：把心电电极经 AD8232 仪表放大后的模拟电压，转成一条干净、稳定、可被 PS 侧直接消费的数字样本




图 2: 系统整体框图：模拟前端、PL 侧、PS 侧与展示侧

流。为此它需要同时做到三件事——保证采样节拍严格等间隔，使后续的心率计算在时域上成立；以极小的硬件代价完成直流基线、50 Hz 工频与高频噪声的三级抑制；并把这些结果以一种“PS 侧无需关心内部实现”的方式对外暴露。本节按“总体架构 → 逐模块设计 → 关键参数与资源”的顺序展开。

2.2.1 总体架构与接口

PL 侧的逻辑全部封装在一个自研 AXI4-Lite 从设备中，IP 名为 `afe_ctrl`。整个通路是一条单向的流水线：时钟分频器产生采样触发脉冲，XADC 在该脉冲的驱动下完成一次 A/D 转换并将结果连同有效标志送出，三级级联滤波器对样本逐级处理；最后，滤波结果、原始结果、控制位与自检计数统一挂在该从设备的寄存器空间上，由 PS 侧以普通 `MMIO` 方式读取。图 3 给出滤波通路的整体结构与关键输入输出。

从图 3 可以看到，PL 侧的对外接口只有三类。第一类是模拟前端送入的电压信号，即 XADC 的 `vauxp1/vauxn1` 差分对，对应板上 A0 通道。第二类是 AXI4-Lite




图 3: PL 侧滤波通路整体结构与关键接口

总线上的控制与数据寄存器，PS 侧把它们当作一段普通物理内存来读写。第三类是时钟与复位，`afe_ctrl` 工作在 `FCLK_CLK0` 上，复位取 `peripheral_aresetn`。除此之外，PL 侧不向 PS 侧抛出中断——这是一个刻意的设计选择，理由在下文的接口契约中说明。

与 PS 侧的接口契约。四个寄存器的字地址与语义见表 3。这套映射的设计意图是“让 PS 侧能用最少的读操作同时拿到数据与它是否新鲜”：有效标志被放在数据字的高位，PS 侧一次 32 位读就能完成“取值 + 判新”，不必再额外读一个状态寄存器，也就不必担心两次读之间样本被覆盖。

表 3: PL 侧 AXI4-Lite 寄存器映射

偏移	名称	位域	语义
0x00	CTRL	[0] en	采样使能，清 0 时触发脉冲被门控
		[1] filt_en	滤波使能
		[2] bypass	旁路，输出直通原始码值
		[3:2] band	频段选择（预留）
0x04	SAMPLE_CNT	[31:0]	EOC 次数累加，供采样率标定
0x08	FILT	[15:0]	滤波后 16 位无符号码值
		[31] valid	本字有效标志
0x0C	RAW	[15:0]	原始 16 位无符号码值
		[31] new	新样本标志，读后自动清零

其中 `SAMPLE_CNT` 与 `RAW` 的高位标志值得单独说明，它们是整套自检体系的基础。`SAMPLE_CNT` 是一个永不停止的 32 位累加器，每来一个 `EOC` 就加一。PS 侧只要在两个时刻各读一次并记下墙上时间，用“计数差 ÷ 时间差”即可脱离任何仿真环境、在真实板卡上标定出实际采样率——本作品的采样率标定正依赖这

一条通路，实测结果见 2.2.3 小节。RAW 的 new 标志采用“置位优先、读清”的语义：EOC 到来时置 1，仅在 PS 侧真正读 0x0C 的那一拍清零。这样即使 PS 侧轮询变慢、错过了若干个样本，读到的也必然是某个真实到达过的新样本，而不是一个已经读过的旧值被误当成新值统计两次。

关于中断。XADC 的 EOC 在本设计中是每 2 ms 一次的强实时事件，用中断上报反而会引入 PYNQ 驱动侧的中断延迟抖动，而该抖动会直接折算成心率的时间量化误差。因此本设计选择让 PS 侧以固定节拍轮询 FILT/RAW 的方式取数，把时序的主动权留在软件侧。

2.2.2 滤波链路各模块设计

以下逐级介绍四个部分的设计，其中前三个是逻辑模块，第四个说明系数存储的处理方式。这三个逻辑模块共享同一条 32 位数据位宽约定：XADC 输出的码值是无符号 16 位，零点在 32768；进入滤波器之前统一减去 32768 转成有符号补码，内部以 18 位宽度运算，输出时再加回 32768 并做饱和限幅。这一“符号域还原”动作放在 filter_chain 的首尾，使三个滤波算子内部只需按有符号数处理，不必各自关心 XADC 的偏置。

（1）采样节拍发生器 tick_gen。该模块是一个参数化的整数分频器，分频常数由参数在综合期算出。计数器在 en 为 0 时被强制清零，因此关闭使能不仅能停掉后续的 CONVST，连计数器本身的相位也被复位——这一点在与 PS 侧协同启停时很关键，否则重新使能时会留下一个残缺的计数周期，导致第一个采样间隔偏短。

（2）XADC 采样封装 xadc_wrap。本设计没有使用 XADC 的自由运行模式，而是采用**事件驱动模式**：由 tick_gen 输出的 convst 脉冲主动触发一次转换，XADC 转换完成后拉高 EOC，此时 DO 上的 16 位码值才有效。这一模式的价值在于采样时刻完全由 PL 侧掌控，间隔严格等于 CLK_FREQ / RATE 个时钟周期，不受 XADC 内部时序波动的影响，这正是心率计算所依赖的等间隔前提。模块内部同时开启了通道平均（Channel Averaging），该配置在抑制随机噪声的同时，会把有效采样率按平均倍数降低，其影响在 2.2.3 小节详细讨论。

模块内部保留了 ifdef SIM_XADC_BEHAVIORAL 条件编译分支：仿真时例化一个行为级模型，由其自行合成 0.8 Hz 的模拟心电节律并叠加 50 Hz 工频干扰；

综合上板时则例化真实的 XADC 原语。这样同一套激励可以在无硬件的环境下完整验证滤波链的行为，也使 `notch` 的陷波效果有了可判读的验证对象。

（3）三级级联滤波链 `filter_chain`。这是 PL 侧的核心。三级依次为：0.5 Hz 一阶高通、50 Hz 梳状陷波、40 Hz 63 阶线性相位低通。这三级的选择不是随手堆叠，而是与心电信号的频谱特点严格对应：高通负责消除电极极化电位与呼吸造成的基线漂移，其截止频率必须显著低于心率基频（正常心率 60 bpm 对应 1 Hz），取 0.5 Hz 可保证基频不被衰减；陷波负责抑制工频及其奇次谐波；低通则抑制肌电干扰与高频噪声，其 40 Hz 的截止点保留了 QRS 复合波的主要能量（QRS 的能量集中在 10 25 Hz），同时避免了过度平滑导致 R 峰幅度损失。

三级都采用定点运算，系数统一为 Q1.15 格式，即 1 位符号位加 15 位小数位，乘以 32768 后取整存入 16 位有符号寄存器，运算完毕后右移 15 位还原。选择 Q1.15 而非浮点，是因为 Zynq-7020 的 PL 侧没有硬件浮点单元，纯逻辑实现浮点乘法将消耗大量 LUT 与 DSP；而心电信号对绝对精度并不敏感，Q1.15 的 $2^{-15} \approx 3.05 \times 10^{-5}$ 量化步长已远优于 16 位 ADC 的 $1/65536$ 分辨率，不构成精度瓶颈。

第一级高通采用一阶 IIR 结构，其差分方程为 $y[n] = \alpha\, y[n-1] + (1-\alpha)\, x[n]$，其中 $\alpha = 32564/32768 \approx 0.99377$。该 α 对应 500 S/s 采样率下约 0.5 Hz 的 -3 dB 截止频率。代码中把 $(y[n-1] + x[n] - x[n-1])$ 先合并再乘 α，即 $y[n] = \alpha\,(y[n-1] + x[n] - x[n-1])$，这与原式在数学上等价，但只需一次乘法，且中间和式用 18 位即可容纳，节省了运算资源。

第二级陷波采用最简的梳状结构，即把输入与延迟 D 拍的输入取平均，传递函数为 $H(z) = (1 + z^{-D})/2$，其零点位于 $f_k = f_s\,(2k+1)/(2D)$。要让它精确对准 50 Hz，需满足 $D = f_s/(2 \times 50)$。在 $f_s = 500$ S/s 下 $D = 5$，零点恰好落在 50、150、250 Hz。这里记录一个曾经出现、并已修正的设计错误，因为它恰好说明了结构选择的方向性：早期版本的延迟量取 $D = 10$，当时误以为“D 越大陷波越窄、效果越好”。但按上式，$D = 10$ 时零点落在 25、75、125 Hz，恰好绕开了 50 Hz；更严重的是，$x[n]$ 与 $x[n-10]$ 在 500 S/s 下相隔整整一个工频周期，两者工频分量**同相**，相加后工频不但没被衰减，反而被放大 6 dB。也就是说，一个符号方向上的直觉错误，把陷波器变成了工频增强器。修正为 $D = 5$ 后，$x[n]$ 与

$x[n-5]$ 的工频分量恰好反相，零点对准 50 Hz，实现了设计意图。

第三级 FIR 低通是资源占用的大头。63 阶直接型结构需要 63 个乘法器，对 Zynq-7020 的 220 个 DSP48E1 而言尚可承受，但与显示通路共享器件时会显著挤占布局空间。因此本设计采用**串行 MAC 结构**：只保留一个乘法器，用状态机在一个采样周期内分 63 拍完成全部乘累加，也就是把“空间换时间”反过来用——用时间换面积。

串行 MAC 的状态机行为可描述为：空闲态等待 `in_valid`；收到新样本后进入 `busy`，`idx` 从 0 递增至 62，每拍取一个历史样本与对应系数相乘并累加到 `acc`；当 `idx` 到达 `TAPS-1` 时完成最后一次累加，将 `acc` 右移 15 位输出并拉高 `out_valid`，并回到空闲态。图 4 给出该过程的时序关系。




图 4: FIR 串行 MAC 状态机的时序关系

该结构有两处值得注意的实现细节。其一是索引钳位：`idx` 为 0 时，取的是当前输入样本 `xin`，而不是历史寄存器；而 `idx-1` 在 `idx` 为 0 时会下溢成 8 位全 1，若直接索引历史数组就会越界。代码中先做 `(idx == 0) ? 0 : (idx-1)` 再查表，把这个边界条件在索引之前就消掉了，避免了综合与仿真语义不一致导致的 `X` 传播。其二是 `out_valid` 的单拍特性：它只在最后一拍拉高一个时钟，PS 侧若漏采则只能等下一次采样周期，因此 `filter_chain` 在向寄存器写值时把它与数据一同锁存成高位标志，而不是把这个单拍脉冲直接送出模块。

（4）系数存储的处理。FIR 的 63 个系数最初以十六进制文件形式提供，用 `$readmemh` 在综合时读入。这一做法在独立工程中工作正常，但把设计封装成 IP 时出现了严重故障：Vivado 的 IP packager 在打包时**丢弃了 `.hex` 数据文件**，并在日志中给出 `[IP_Flow 19-5226] ... ignored by IP packager` 的提示。由于文件缺失，`$readmemh` 读不到任何数据，系数数组全部保持默认值 0，于是 FIR

输出恒为 0——上板表现为“滤波后波形是一条直线”，而原始通道 0x0C 却有正常的脉搏样信号，现象具有很强的迷惑性。

修复方式是把系数直接烘焙进 RTL，以 `coef[i] = 16'shXXXX;` 的形式逐行写成常量，彻底摆脱对外部数据文件的依赖。同时用 `(* rom_style = "block" *)` 属性约束其推断为块 RAM 而非分布式 RAM，避免了 63 个常量被展开成大量 LUT。修正后做了回归比对：对同一组输入激励，把 RTL 输出与 Python 逐点计算的金标准结果对比，79 个采样点的最大误差为 0 LSB，即定点运算的舍入也完全一致。原 `.hex` 文件仍予保留，但仅作为 `gen_stimulus.py` 计算金标准的输入，不再参与综合。

2.2.3 关键参数与资源占用

PL 侧的关键参数可分为三类：采样时序参数、滤波参数与实现参数。表 4 汇总了一些关键的参数。

表 4: PL 侧关键参数

参数	取值	说明
通道 / 引脚	VauxP1/VauxN1（A0）	AD8232 输出接入
工作时钟	31.25 MHz	`FCLK_CLK0` 实测值
采样触发	`CONVST` 500 Hz 标称	分频常数 62500
通道平均	16	决定有效采样率
有效采样率	31.3 S/s（实测标定）	见下文说明
高通截止	0.5 Hz	α = 32564/32768（按 500 S/s 设计域取值）
陷波中心	50 / 150 / 250 Hz	D = 5（按 500 S/s 设计域取值）
低通截止	40 Hz	63 阶，Hamming 窗（按 500 S/s 设计域取值）
低通通带增益	1.000000	系数和 32768/32768
滤波器字长	18 bit 有符号	输入输出 16 bit 无符号

表中“采样触发”与“有效采样率”是两个不同的量：`CONVST` 由 `tick_gen` 产生，为 500 Hz；经 16 倍通道平均后送进滤波链的是 EOC 事件，其事件率为 31.25 S/s。滤波链由 EOC 驱动（`.in_valid (xadc_eoc_i)`），因此板上的实际进样率是 31.25 S/s，而上述高通、陷波、低通三级的系数全部按 fs = 500 S/s 计算，全链没有重采样或抽取环节。两者的偏差及其后果见第三部分“已知局限”。

（1）采样率标定与 5/8 缺口。这是 PL 侧工程实现中的一项重要经验。最初设计时，`tick_gen` 的 `CLK_FREQ` 参数按 Vivado 中声明的 50 MHz 取值，分频常数算得 100000，预期 `CONVST` 为 500 Hz。但上板标定发现，实际有效采样率只有约

19.5 S/s，比预期的 31.25 S/s 低了 37.5%。追查后发现，板上 FCLK_CLK0 的真实频率并非 50 MHz：PS 侧 SLCR 的 FPGA0_CLK_CTRL 分频配置为 div0=8、div1=4，实际输出 31.25 MHz。于是分频常数 100000 对应的 CONVST 只有 312.5 Hz，再经 16 倍通道平均，有效采样率落到 19.53 S/s。

三条等式构成一条闭合的比例链，正好解释了 5/8 这个比值：$19.53/31.25 = 0.625 = 5/8$；$19.53 \times 16 = 312.48 \approx 312.5 = 31.25\,\text{MHz}/100000$；$31.25\,\text{MHz}/500 = 62500$（正确值）。修正方式是把 CLK_FREQ 改为板上真实值 31250000，分频常数随之变为 62500，CONVST 回到 500 Hz，有效采样率恢复到 31.3 S/s。实测标定值 31.300 S/s 与理论 31.25 S/s 的相对误差在 0.2% 以内，采样节拍标定通过。修正的动作不在仿真里、也不在代码注释里，而是通过 SAMPLE_CNT 寄存器在真实板卡上量出来的——这正是把自检计数器做成硬件寄存器的价值。

需要指出，31.25 S/s 对心电信号仍偏紧。按奈奎斯特定理，其可分辨上限为 15.6 Hz，而 QRS 复合波的主要能量集中在 10 25 Hz，R 峰在采样后会被明显平滑，幅度损失可达一半以上；同时，32 ms 的采样间隔会给单拍心动周期引入约 ±2.3 bpm 的量化误差，双拍平均后约 ±4.6 bpm，这会吃掉心率测量 ±2 ～ 3 bpm 的验收余量。若要进一步提速率，最经济的做法不是继续抬高 CONVST（受 XADC 自身转换速率与 16 倍平均的联合限制），而是把通道平均从 16 降到 1 或 4：一个配置项即可换来 4~16 倍的有效速率，代价仅是随机噪声略微上升，可由后级 FIR 的 63 点平滑部分补偿。这是后续版本最优先的优化项。

（2）资源占用。PL 侧本体的资源开销很小，其主要成本集中在 FIR 的系数 ROM 与单个乘法器上。定量数据如下：整条滤波链共使用 1 个 DSP48E1（时序报告的最长路径中可见 DSP48_X2Y16；三级滤波中只有 FIR 的乘累加与高通的单次乘法属于 DSP 级路径，而高通的 α 为常量、可被综合成移位相加，因此实际占用 DSP 的只有 FIR 的 MAC）；63 个 16 位系数的 ROM 按 rom_style = "block" 推断，占用约 1 个 18 Kb 块 RAM；历史样本寄存器为 63 个 18 位，加上各级流水寄存器，整体触发器消耗在数百量级。相对于 xc7z020 的 53200 个 LUT、220 个 DSP48E1 与 140 个块 RAM，PL 侧所占比例很低，主要资源压力来自同器件的 HDMI 显示通路。整机最终版本的时序签核结果为：clk_fpga_0（31.25 MHz）最差建立裕量 15.787 ns、最差保持裕量 0.067 ns；clk_out1（100 MHz）最差建

立裕量 2.176 ns、最差保持裕量 0.051 ns；clk_pixel（75 MHz）最差建立裕量 3.660 ns；三个时钟域的全部 35069 个时序端点均无违例，报告结论为“All user specified timing constraints are met”。

（3）验证情况。PL 侧的功能通过两级验证。仿真层用 tb_afe_top 施加 2048 个采样点的激励，检查三条不变量：收到的有效采样数必须严格等于 2048；滤波输出计数必须落在合理区间；输出中不得出现 X。行为级 XADC 模型合成的心电节律与 50 Hz 干扰，可直接观察陷波效果。上板层则复用 PS 侧的八关上电自检（关卡定义见 2.3 节启动编排）：它把“总线是否通”“时钟是否对”“数据是否活”“滤波是否在起作用”拆成可独立判读的关卡，一旦某一关失败，故障域就被直接锁定到对应的模块上。

2.3 PS 侧

PS 侧是系统的“采集搬运与判定中枢”：把 afe_ctrl_0 的样本搬入内存、按实测采样率检测心率、封装快照、推送给显示与插件，并提供可选的记录、报警、HRV、节律初筛、间期测量与网页监视。默认路径与已上板基线逐行为一致，插件链可整体关闭。本节按“功能定位与输入输出 → 总体架构与链路 → 各功能模块设计 → 关键实现与小结”的顺序展开。

2.3.1 功能定位与输入输出

PS 侧作为“采集搬运与判定中枢”，职责有四条：按 new_flag 逐点搬运样本并维护环形缓冲；以 measure_rate() 的实测 fs 为时间基准做心率检测；把窗口、心率与健康统计封装为 Snapshot；把快照分发给显示适配层与插件。

输入：（1）样本流——原始码值与滤波码值两个数据寄存器，由原始寄存器高位的 new_flag 指示且读清；（2）硬件计数——32 位只增的 sample_cnt，用于测速与漏样估计；（3）运行参数——bit、输出目录、运行秒数，以及可选的 --plugins/--plugins-file；（4）远程命令——HTTP POST /api/command，在下一帧采集线程执行。

输出：Snapshot（显示与插件共用）；DisplayLink.push() 推帧；插件 ctx.publish() 的质量/报警/HRV/节律/间期结果；emit_event() 事件；CSV、summary.json、quick30_*.json；网页 SSE 与 JSON API。PS 侧不承担：滤波器实现、显示渲染、寄存器 RTL 定义、症状诊断。

2.3.2 总体架构与链路

PS 的总体架构如图 5。左侧 PL 产生样本与计数，中间 PS 完成采集、检测与分发，右侧是显示与浏览器。实线为数据面，虚线为控制/命令面，点线为事件面。

主程序 board_demo.main() 固定七步：解析插件参数并保留三个位置参数；运行 run_checkup（seconds=10）的八关自检，任一 FAIL 返回 1；建立 PsAfe；调用 measure_rate（3.0 s）得实测 fs；从工程 Overlay 构造 EcgDisplay（失败退 NullDisplay，不加载 base.bit）；建立 DisplayLink 与 AcquisitionLoop（win_sec=8.0）；按需构建 PluginHost，运行后按 link.close → host.close → afe.stop → 统计 → dump_csv 收尾。

三类数据面必须分开理解：样本面（read_raw → 环形缓冲 → 快照 → 显示/插件）；控制面（HTTP → Hub.submit → 命令队列 → 下一帧 dispatch）；事件面（emit_event → 宿主事件缓存 → SSE/语音）。采集与插件回调都在主线程同步执行，因此“回调耗时即漏样”，磁盘写入、音频播放和网络发送必须放在后台线程。

2.3.3 各功能模块设计

以下自顶向下逐模块展开，每个模块统一按“职责 → 流程 → 接口（含降级）”三段式描述。

（1）启动、自检与运行编排。职责：把命令行变成一组已标定的运行时对象，任何一环不满足就尽早失败。**流程：**自检八关依次为写读自检、采样率标定、en=0 冻结、原始样本在动、滤波输出合理、旁路对照、采波形存盘与心率；前两关为门控关，不过就跳过其余关卡。**接口：**main() -> int，由 CheckupReport.ok 给出结论。**降级：**显示建立失败退化为不推屏；AFE 后端失败按三级顺序回退；插件启动失败只影响自身。**红线：**位置参数语义不变，不得自动加载 base.bit。

（2）寄存器说明与 AFE 驱动。职责：把四个 32 位寄存器抽象成可读写设备接口，屏蔽 PYNQ、MMIO 与仿真后端。**流程：**后端顺序为 pynq.Overlay 属性 → MMIO(0x43C00000,0x10) → 仿真；显式注入 sim 时不触碰 PYNQ。读样本时先读原始寄存器得到 (code, new_flag)，需要滤波样本再读滤波寄存器。**接口：**控制类 start、stop、set_band；只读类 read_cnt、read_filt、read_raw；测




图 5: PS 侧总体架构与三段边界




图 6: 启动、自检与运行编排

速与采集 `measure_rate`、`capture`。**降级：**读数异常写 `last_error` 并返回安全值；`stop` 幂等。寄存器映射见表 5。

码值换算为 $V = \text{code}/65536/0.301$（A0 分压比 0.301）；`filt_valid` 不作为采样判据，一律以 `new_flag` 为准。

表 5: afe_ctrl_0 寄存器说明（regs.py 为唯一来源）

偏移	名称	字段与语义	陷阱 / 状态
0x00	CTRL	[0]en、[1]filt_en、[2]bypass、[3:2]band	band 未实现；[2] 与档位低位重叠
0x04	SAMPLE_CNT	[31:0] 只增样本数	停采样不清零，测速用增量
0x08	FILT	[15:0] 滤波码值；[31]filt_valid	单周期脉冲，不能轮询
0x0C	RAW	[15:0] 原始码值；[31]new_flag	读清，每轮只读一次

（3）连续采集、环形缓冲与快照。职责：把逐点样本变成可显示、可记录、可分析的窗口。**流程：**tick() 每次只读一个样本，按 new_flag 判断后写入环形缓冲；轮询间隔取 clamp(0.5/fs,1 ms,50 ms)。snapshot() 默认每 0.05 s 取最近 win_sec 秒的正序副本，调用 HrDetector.process()，读 sample_cnt 得 n_hw，按 dropped $= (n_{hw} - n_{hw,0}) - n_{total}$ 估计漏样。**接口：**构造参数为 afe、fs、win_sec、poll_dt、detector、source；方法为 tick、snapshot、run、set_source、stats、dump_csv。快照字段见表 6。

表 6: Snapshot 关键字段

字段	类型 / 单位	语义与注意点
wave	uint16 一维	最近 win_sec 秒，时间正序；首元素绝对号为 n_total - len(wave)
fs	float，S/s	实测值，只用于显示与时间换算
hr / hr_ok	int|None / bool	hr=None 表示不显示数值；hr_ok 不反推 hr 是否为空
n_total / n_hw / dropped	int	软件累计 / 硬件计数 / 估算漏样
extra	dict	11 个健康统计键；可选 beats 扩展

extra 的 beats 键含 idx_abs、t_s、rr_ms、buf_offset、n_beats、hr_quality。采集循环以 process （append=False）重送整窗，检测器的 buf_offset 会归零，必须按“结果产出时刻的窗口起点”重锚；缓存命中期间不得随滑动窗口重新编号。rr_ms 的长度不保证等于 len(t_s)-1，不能按下标逐拍配对。

（4）心率检测。职责：在低采样率下输出可信心率与拍序列。**流程：**去基线 → 整数倍插值到约 250 Hz → 移动平均带通 → 差分平方积分包络 → 自相关

多周期假设 → 逐拍 $k = 1/2/3$ 接链 → 不应期/漏搏修正 → 抛物线子样本 R 峰 → RR 中位数/均值互证 → 质量门控。参数：缓冲 12 s、最短 2.6 s、重算 0.5 s、不应期 0.25 s、至少 3 搏、30–220 bpm、质量阈 0.55；任一硬性条件不满足即置 `ok=False` 且 `hr=None`（拒报）。心率按 0.5 s 真重算，其余快照复用缓存结果，避免每帧重算。

接口：`HrDetector` 的 `process`、`push`、`reset` 与只读的 `result`；`HrResult` 原有 5 个字段，为 `hr_bpm`、`n_beats`、`ok`、`quality`、`reason`，另追加带默认值的 `beat_idx`、`beat_t_s`、`rr_ms`、`buf_offset`。




图 7: 心率检测管线与拒报支路

（5）显示适配。职责：把快照安全交给 C 侧显示，隔离参数错误、节流与显示异常。**流程：**`DisplayLink.push` 接收 `(wave, hr, fs)`，依次做类型/维度校验、`fs` 回退（实参 → 构造值 → 最近成功值）、`wave.copy()`、20 fps 节流，再调 `EcgDisplay.update`。**接口：**返回 `False` 表示被节流或校验拦截，返回 `None` 视为契约错误；无显示时用 `NullDisplay` 记账，不增加分支。**降级：**非法帧丢帧并计数，异常被捕获并计入 `last_error`；不得在适配层之外直接调用显示对象。

（6）插件宿主与实时分析。职责：把可选功能挂在同一份快照上，提供注册、优先级分发、异常隔离、命令队列与事件总线。**流程：**`dispatch()` 先 drain 命令队列，再按 `priority` 升序调用 `on_snapshot`；单帧异常只增加该插件的连续错误计数，连续 3 次才停用并发事件；单帧超过 15 ms 记 `n_slow`。命令 `submit()` 可从任意线程入队（容量 256），在下一帧执行；事件缓存 500 条。**接口：**`PluginHost` 的 `from_spec`、`dispatch`、`submit`、`latest`、`status`、`close`。九个插件见表 7。

波形特征与症状关联的理论依据：心电图是心律失常诊断与筛查的基础工具[8]，波形时限与形态测量需要统一标准 [11]。波形与症状并非一一映射，而是

表 7: 插件清单（按优先级升序）

插件（优先级）	输入	主要输出	关键参数
quality(10)	wave,fs,dropped	SQI、电极状态	1.5 s 窗，方向性防抖
hr_alarm(20)	hr,hr_ok,t	分级报警事件	120/50，危急 150/35，3/1 s，迟滞 3
hrv(30)	beats	SDNN / RMSSD / pNN50 / LF / HF	30/60/300 s，2 s 更新
arrhythmia(40)	拍序列、fs	五类节律事件	冷却 6 s，3 s（可筛查）
intervals(45)	wave+beats	PR/QRS/QT/QTc	8× 插值，2.5 s 更新
recorder(90)	快照、命令	CSV 分段 + 摘要	600 s/段，队列 16384
quick30(95)	快照、命令	30 s 汇总 JSON	30 s，可信占比 0.5
webmon(98)	快照、latest	网页帧 / SSE	max_points=1500
voice(99)	事件	提示音或日志	按级别冷却

“电生理异常 → 血流动力学/自主神经反应 → 症状”的概率链 [1, 2]；插件输出的是节律类别与间期测量，而不是症状诊断。信号质量方面，Clifford 等用多指标融合判断心电图的临床可接受性 [7]，本组 quality 据此合成 SQI，质量不足时不输出节律结论。

心率与拍序列是后续分析的基础：QRS 检测沿用 Pan–Tompkins 的斜率、幅度与宽度判据 [4]；HRV 的时域/频域定义与解释边界见 Task Force 标准 [5]。节律方面，RR 间期不规则性是心房颤动（AF）的重要节律特征之一，Tateno 与 Glass 用 RR/ΔRR 变异系数与密度直方图区分 AF[6]；室性早搏负荷与心衰风险相关 [12]，故插件单独标记提前搏动与代偿间歇；长间歇是晕厥评估与起搏决策的重要事件，动态心电监测用于捕捉间歇性事件 [1]，指南把症状性心动过缓/传导阻滞作为进一步评估的重点 [2]。**本插件的 3 s 停搏阈值是可配置的筛查阈值，而不是指南诊断标准**。

间期方面，PR 延长与 AF、起搏器植入及全因死亡风险相关 [13]；QRS 增宽与心血管死亡风险相关 [14]；QT/QTc 延长与尖端扭转型室速风险相关 [15]。因此 intervals 输出 PR/QRS/QT/QTc 及可信度；采样率低于 25 S/s 时置空 QRS/QT/QTc （单样本量化已超过 40 ms），只保留 PR 参考。症状与波形的关系还依赖“事件恰好被记录到”这一前提；单导联、短时系统不能替代 12 导联心

电图、动态心电图或临床评估 [1]。

（7）会话输出与网页监视。职责：把数据留下来、把结果说出去。**流程：**`recorder` 以窗口起点差分得到新增样本，送入有界队列，后台线程按 600 s 轮转 CSV；`stop` 异步收尾并写摘要。`quick30` 累计 30 s 快照，可信占比的分母为激活期间的全部快照，后台写 JSON。`voice` 预生成三级 WAV，按事件级别冷却播放，无设备时退日志。`webmon` 在无客户端时跳过组包，有客户端时抽稀到 `max_points`，并把各插件的 `latest` 打包到 `Hub`。

接口与降级：记录器与快速测量支持 `start/stop/status`；队列满时计 `n_frames_dropped` 并保持样本号连续；写盘异常则置 `recording=False` 并上报；网页提供 `/`、`/static/*`、`/events`、`/api/status`、`/api/events`、`/api/command`、`/healthz`，静态路径用 `commonpath` 限定边界并拒绝`..`，请求体上限 64 KiB，JSON 的非有限浮点转为 `null`。SSE 只保留最新帧，慢客户端跳帧，停止时以 `stop_event+Hub.wake()` 回收线程。

2.3.4 关键实现与小结

关键时序与预算。各模块的时序参数与默认值汇总如表 8。主程序默认运行 120 s，其中八关自检 10 s、采样率测速 3 s，采集窗 8 s、快照 0.05 s；检测、插件、记录与网页各模块的窗口、节流、队列容量与阈值约束均在表中逐项列出。

表 8: 关键参数与默认值

模块	参数	默认值 / 约束
采集	轮询 / 快照	`clamp(0.5/fs,1 ms,50 ms)` / 0.05 s
缓冲	容量	`max(4,round(fs • win_sec))`
心率	缓冲/重算/门控	12 s / 0.5 s / 0.55
	插值/不应期/范围	250 Hz / 0.25 s / 30–220 bpm
插件	慢帧/停用/队列	15 ms / 3 次 / 256
记录	分段/队列/收尾	600 s / 16384 / 3 s
HRV	窗口/频域门槛	30/60/300 s / 50 s
间期	插值/最少拍/更新	8× / 4 搏 / 2.5 s
网页	抽稀/请求体	1500 点 / 64 KiB

验证与上板。量化指标（说明：PC 离线/演示，非板卡）：18 组离线验收全部通过；19.53 S/s、90 s、九个插件下 quality 平均 0.070 ms、HRV 0.010 ms、intervals 0.008 ms；软件测速 `est_fs_sw`=31.26。心率一致性、间期示例与记录完整性见表 9；间期值在 31.25 S/s 演示条件下取得，该采样率下单样本间隔约 32 ms，相

应不确定度约 ±32 ms。真实 PYNQ-Z2 上插件链尚未验证；上板按“基线 → 最小插件集 → 记录 → 网页 → 全量长跑”逐步执行，PC 数据只作预算下界。

表 9: 验证证据与说明

项目	结果	说明
离线验收	18 组全部通过	无需板子，脚本可复跑
心率一致性	HR 72 与模拟源一致	31.25 S/s 演示
间期示例	PR 183、QRS 83、QT 413、QTc 454 ms	同上
记录完整性	31.1 样本/s，无重复写	滑动窗按新增切片落盘
真实板卡	未验证	本机无硬件，不得写成板上实测

局限与小结。局限：采样率 Q-01（19.53 与 31.25）未定，所有时间计算必须用实测 `fs`；`band[3:2]` 未实现且 `[2]` 与 bypass 位重叠；低采样率下 QRS/QT 置空；HRV 频域需 ≥50 s；多客户端各自序列化；命令 API 默认无鉴权。**小结：**PS 侧是一条主链（自检/实测 `fs` → 逐点采集/环形缓冲 → 定时快照 → 心率检测 → 显示适配）、三个平面（样本/控制/事件）与两组扩展（实时分析、会话输出）；去掉 `--plugins` 即回到基线，任一插件异常只影响自身，所有不可信结论都有“拒报/置空/降级”出口。PS 侧代码索引见表 10。

表 10: PS 侧代码索引（路径相对 `nova1/de_core/`）

文件	职责
`src/board_demo.py`	入口、参数解析、运行编排、收尾
`src/ecgb/regs.py`	寄存器偏移/位域/码值换算的唯一来源
`src/ecgb/ps_afe.py`	三级后端、读写、测速、窗口采集
`src/ecgb/acq_loop.py`	轮询、环形缓冲、健康统计、Snapshot
`src/ecgb/ecg_hr.py`	HrDetector、HrResult、拒报门控
`src/ecgb/display_link.py`	显示契约校验、节流、NullDisplay
`src/ecgb/plugins/base.py`	插件宿主、命令队列、事件总线
`src/ecgb/plugins/*.py`	9 个分析/会话插件
`src/ecgb/webmon/*`	Hub、HTTP/SSE、离线前端
`tests/test_plugins_offline.py`	18 组离线验收

2.4 展示侧

2.4.1 功能定位与输入输出

展示侧是系统的最终输出环节，负责把 PS 侧产出的采样快照与分析结果转化为两类可视化输出：（1）网页监视界面——运行在板载 HTTP 服务上，局域网

内任意设备通过浏览器即可访问，提供完整的心电监护交互界面；（2）HDMI 外接显示——经 PL 侧视频输出链把波形与心率推至外接显示器，实现大屏独立展示。两条支路相互独立，显示功能异常不影响采集主循环。本节按“功能定位与输入输出 → 总体架构与链路 → 网页监视模块 →HDMI 显示模块 →PL 侧输出链 → 关键指标与小结”的顺序展开。

展示侧的输入是 PS 侧每轮采集产出的统一快照，包括一维 uint16 波形数组（窗口约 8 s、约 250 点的 XADC 原始码值）、实测采样率 fs、当前心率 hr（整数或“未检出”），以及信号质量、报警、HRV、心律失常、心电间期等分析插件的最新结果。反向输入则是浏览器的控制命令（开始/停止记录、30 s 快速测量、波形源切换），经命令队列回送至 PS 侧执行。

展示侧的输出同样有两类：（1）网页监视界面，监听 TCP 8765 端口，数据经 HTTP/SSE（Server-Sent Events）推送；（2）HDMI 视频信号，直接驱动外接显示器，输出规格详见表 11。

2.4.2 总体架构与链路

展示侧由“一路快照分发、两条输出支路、一个反向命令通道”构成。PS 侧采集主循环每产出一帧快照，即按两种机制分发。其一，网页监视插件把快照与各分析插件的结果组装为 JSON 载荷，经消息枢纽（Hub）交由 HTTP 服务以 SSE 长连接推送至浏览器，浏览器前端再基于 Canvas 完成波形绘制、参数展示与人机交互。其二，显示对接层对快照按冻结契约校验后转交 HDMI 渲染器，渲染器以异步线程完成波形光栅化并写入 DDR 中的 VDMA 帧缓冲，再由 PL 侧视频输出链按时序读出、转换为 TMDS 信号送往 HDMI 接口。两条支路均以“最新快照”为渲染对象，采集侧与显示侧彻底解耦。

展示侧总体架构与数据链路如图 8 所示：PL 采样数据经 PS 侧汇聚为快照后分为两路，网页支路与 HDMI 支路各自独立渲染输出；浏览器的控制命令沿反向通道进入命令队列，由 PS 侧分发至对应插件执行。

2.4.3 网页监视模块设计

网页监视模块由服务端插件、消息枢纽、HTTP/SSE 服务与浏览器前端四部分组成，均以 Python 标准库与原生 HTML/JavaScript 实现，无第三方运行时依赖，板上离线可用。




图 8: 展示侧总体架构与数据链路

数据流方面，服务端插件以最低优先级挂在插件链末尾（优先级 98），在每帧快照上完成载荷组装——波形按最大 1500 点等间隔降采样，并附心率、节拍位置、信号质量、HRV、心电间期、事件与会话统计，统一投递至消息枢纽。HTTP 服务为每个浏览器连接维护独立线程，SSE 连接阻塞在枢纽的条件变量上等待新帧，并按 0.1 s 的最小间隔节流推送；报警事件不受节流，即时下发。浏览器前端经 EventSource 接收快照流，写入客户端样本环缓冲，再由 requestAnimationFrame 以 60 fps 独立渲染，与数据帧率解耦。

前端界面按“波形舞台 + 参数栏”布局（图 9）：波形舞台以标准心电纸网格（1 小格对应 0.04 s / 0.1 mV）绘制 II 导联等效波形，支持滚动与扫描两种显示模式、时间窗 3/6/12 s 切换、自动增益与手动增益、悬停读数与暂停；下方给出心率趋势曲线与最近 60 s 的节拍时间轴；参数栏依次排布心率大数字卡片、节律状态、HRV 指标（SDNN、RMSSD、pNN50、LF/HF 等）、PR/QRS/QT/QTc 间期、信号质量与事件日志。报警遵循 IEC 60601-1-8 语义分色（高风险红、中风险黄、低风险青），并以“颜色 + 图标 + 文案”三重编码保证可辨识性。

关键设计点有以下四项：（1）服务端按“无观众不组装”策略节省 CPU——当前无浏览器连接时跳过载荷组装，序列化在连接线程完成，采集线程仅承担 O(1) 的发布成本；（2）波形降采样与 SSE 节流把单客户端的带宽开销约束在每秒约 10 帧、每帧不大于 1500 点的水平；（3）服务内置路径穿越防护、可选 token 鉴权与请求体长度上限，静态资源与命令接口均校验后才响应；（4）命令通道统



图 9: 网页监护界面布局（含关键交互标注）：左侧自上而下依次为心电波形区、心率趋势与节拍时间轴，右侧为心率卡片与 HRV/心电间期参数栏

一为 POST /api/command 的 JSON 格式，经命令队列进入插件宿主，与数据推送互不阻塞。

2.4.4 HDMI 显示模块设计

HDMI 显示模块由显示对接层与 HDMI 渲染器两层构成，均运行于 PS 侧。设计目标是在大屏上独立呈现实时波形与心率，同时把对采集主循环的干扰压缩到最低。

显示对接层是采集主循环与渲染器之间唯一的接口，职责是按冻结契约校验入参（波形须为一维 uint16 数组且长度不小于 2，fs 须处于 1～1000 Hz 合法区间，心率须为整数或空）。校验不通过即丢帧记账，绝不把非法值传入渲染器；单帧异常一律就地吞掉并计数，保证“显示异常不拖垮采集”。

HDMI 渲染器经 PYNQ 视频栈驱动 PL 视频输出链：配置 HDMI 输出为 1280×720、24 bit、BGR 像素序后启动输出通路，随后进入“快照与渲染”双线程模型（图 10）。采集回调侧仅做快照拷贝与序号递增，微秒级返回；后台渲染线程以不超过 25 fps 的节流频率，只对“最新快照”整帧重绘——清屏、按码值映射波形行位（32768 为中线，越界钳位）、画基线与心率文字。全部绘制在离屏的 cached 内存缓冲中完成，最终以一次 memcpy 写入 VDMA 帧缓冲并整帧

推屏：帧撕裂窗口从整帧绘制时长（数百毫秒）压缩到单次拷贝（毫秒级）；离屏清屏较直接在帧缓冲上写常量提速约 49 倍。波形颜色常量按帧缓冲实际字节序（G,B,R）经三色标定后预定义，渲染管线内不再做通道交换。




图 10: HDMI 显示渲染管线与双缓冲时序

2.4.5 PL 侧 HDMI 输出链设计

PL 侧 HDMI 输出链集成于系统的 BD 设计中，与滤波通路共用一枚比特流，自 DDR 至 HDMI 接口的数据通路依次为：AXI VDMA 主通道按行从 DDR 读出帧缓冲，经协议转换接入视频流水线；HLS 生成的色彩空间转换与像素解包两级将像素流整理为标准视频格式；视频格式转换单元（AXI4-Stream to Video Out）在 v_tc 时序发生器的配合下将流数据装配为带行场同步的并行视频；Digilent rgb2dvi 内核再将其编码为 TMDS 差分信号送往 HDMI 输出接口。像素时钟由 axi_dynclk 动态产生，720p60 模式下为 74.25 MHz，该时钟域与 100 MHz 主时钟域各自独立复位。

中断方面，VDMA 的 MM2S 传输完成中断经 axi_intc 中断控制器汇接至 PS 的 IRQ_F2P，供 PYNQ 软件栈管理帧缓冲切换；软件侧按 configure、start、newframe/writeframe 的固定顺序驱动，帧缓冲由 PYNQ 在 DDR 中托管，渲染器仅持有一块复用帧并每帧整体重写。

2.4.6 关键实现指标与小结

展示侧的主要量化指标汇总如表 11 所示。两条输出支路均以“最新快照”为渲染对象并全程与采集解耦：采集回调侧的显示开销为微秒级，渲染与推送均

在独立线程完成；经采集/渲染解耦改造后，实测采样率由 5.5 S/s 恢复至标定值 31.25 S/s，每秒丢样约 27 点的老问题同步消除。

表 11: 展示侧主要量化指标

项目	指标 / 条件	说明
网页服务端口	TCP 8765	HTTP/SSE，标准库实现
SSE 快照推送	≤10 Hz	0.1 s 节流，帧合并
波形降采样	≤1500 点/帧	等间隔抽取
前端渲染帧率	60 fps	与数据帧率解耦，时间外推平滑
HDMI 输出格式	1280×720@60 Hz，24 bit	像素时钟 74.25 MHz
渲染线程上限	25 fps	只渲染最新快照，自动跳帧
快照入队开销	微秒级	采集回调零阻塞
帧撕裂窗口	毫秒级	离屏绘制 + 单次 memcpy
离屏清屏耗时	约 2.6 ms	直写帧缓冲约 127 ms（约 49 倍）

综上，展示侧以同一份快照为源，在网页与 HDMI 两个出口上分别实现了“交互式监护界面”与“大屏独立显示”：网页支路覆盖完整的人机交互与参数分析展示，HDMI 支路负责无终端条件下的独立演示；二者均遵循采集优先原则，任何显示侧的异常均不影响数据采集与处理的正确性与连续性。

第三部分　完成情况及性能参数

截至本报告撰写，作品“聆心”已完成全部规划设计的功能并上板运行：PL 滤波通路、PS 采集与心率主链、八关自检、双路显示与九个分析/会话插件均已在 PYNQ-Z2 上部署；其中采样率标定、滤波通路的上板工作状态（原始与滤波两路输出可区分）、心率输出、网页与 HDMI 显示等关键环节经真机实测确认；滤波器的频率响应未按要求指标做过频响实测，其与设计指标的偏差见本节末“已知局限”；分析插件链的耗时数据取自 PC 端（真机插件链验证见 2.3.4 节说明）。本部分按“整体 → 工程成果 → 优化过程”的顺序，以实物照片、交付物与优化前后对比逐项展示。

3.1 整体介绍

系统整体形态如图 11 所示：PYNQ-Z2 板卡经 USB–UART 供电与登录，AD8232 模拟前端通过杜邦线接入板卡 A0 通道。演示时显示器经 HDMI 独立显示波形与心率，局域网内的浏览器同步呈现完整的监护界面。




图 11: 系统实物正面照

3.2 工程成果

3.2.1 实物装配成果

作品为桌面原型形态，无专用机械结构：PYNQ-Z2 与 AD8232 模块固定于同一演示基座上，模拟前端经三根信号线（VCC、GND、OUT）接入板卡扩展口，电极导联线采用标准按扣式三电极（RA/LA/RL），装配关系见图 12。该形态便于教学演示与快速更换被测对象。

3.2.2 软件成果

软件成果包括三部分：（1）Vivado 工程——含自研 `afe_ctrl` AXI4-Lite IP（采样节拍、XADC 封装、三级滤波链）与 HDMI 输出链的完整 BD 设计，一枚比特流同时承载滤波通路与显示通路；（2）PS 侧 Python 软件包——采集主链、心率检测、九个插件与网页服务，源码按模块划分，离线回归脚本可复跑；（3）网页前端——原生 HTML/JavaScript 实现的监护界面，板上离线可用。界面与上屏效果见图 13 与图 14。




图 12: 电路装配实物（AD8232 经 3V3/GND/OUT 三线接入板卡，OUT 接 A0 扩展口）




图 13: 网页监护界面运行效果（浏览器经局域网接入板卡 8765 端口，实测 HR 73 bpm）




图 14: HDMI 大屏显示效果

3.3 优化过程

作品的开发遵循“实测优先”原则：每项优化均以真机实测、实现报告或理论计算为依据，按“问题 → 措施 → 前后对比”的顺序推进，共三条线索——PL 侧资源优化、采样链路优化与实时显示优化。各项汇总见表 12，数据按“真机实测、PC 端演示、实现报告与推算”三类标注，未经真机验证的均明确标出。

3.3.1 资源优化

（1）FIR 乘法器时分复用。63 阶直接型结构需要 63 个乘法器，与显示通路共用器件时将显著挤占布局空间。本设计改用串行 MAC 结构：只保留一个乘法器，以状态机在一个采样周期内分 63 拍完成全部乘累加——样本间隔 2 ms 约合 100000 个时钟拍，而算完一个样本仅需约 64 拍（占用率 0.064%），并行结构能压缩的拍数有限，代价却是数十个乘法器。优化后整条滤波链仅占 1 个 DSP48E1；63 个系数按 `rom_style="block"` 推断约占 1 个 18 Kb 块 RAM（详见 2.2.2 与 2.2.3 节）。

（2）系数烘焙进 RTL。Vivado 的 IP packager 打包时会丢弃 `.hex` 数据文件（日志提示 `[IP_Flow 19-5226]`），`$readmemh` 读不到系数，FIR 输出恒为 0，上板表现为“滤波后波形是一条直线”而原始通道正常，现象带有迷惑性。修复方式是把系数直接烘焙进 RTL，并以 `(* rom_style = "block" *)` 属性约束其推断为块 RAM，避免 63 个常量被展开成大量 LUT。修正后与 Python 金标准逐点回归比对，79 个采样点最大误差 0 LSB（详见 2.2.2 节）。

3.3.2 采样链路优化

（3）工频陷波修正。早期陷波器延迟量取 $D = 10$，零点落在 25、75、125 Hz，

恰好绕开 50 Hz；且 500 S/s 下 $x[n]$ 与 $x[n-10]$ 相隔一个完整工频周期、分量同相，相加后工频不降反升 6 dB——一个方向上的直觉错误把陷波器变成了工频增强器。修正为 $D=5$ 后，$x[n]$ 与 $x[n-5]$ 的工频分量恰好反相，零点对准 50 Hz，工频成为真零点。附带校核结论：在 500 S/s 设计域内，三级级联的通带约 0.5–25.5 Hz（−3 dB）而非设计值 0.5–40 Hz，40 Hz 处已衰减约 16 dB，属“半周期梳状”结构的固有权衡（详见 2.2.2 节）。该结论的自变量是 500 S/s；板上滤波链由 EOC 驱动、实际进样 31.25 S/s，故这一组频率数值不代表板上行为。

（4）采样时钟适配。tick_gen 的 `CLK_FREQ` 最初按 50 MHz 取值，但板上 `FCLK_CLK0` 实际为 31.25 MHz（PS 侧 SLCR 分频 div0=8、div1=4），分频常数 100000 使 `CONVST` 只有 312.5 Hz，经 16 倍通道平均后有效采样率落到 19.53 S/s，比预期低 37.5%（恰为 5/8）。改为按板上真实时钟取值（31250000、分频常数 62500）后，`CONVST` 回到 500 Hz，有效采样率恢复，`SAMPLE_CNT` 寄存器真机标定值 31.300 S/s 与理论 31.25 S/s 的相对误差在 0.2% 以内（详见 2.2.2 节）。

3.3.3 实时显示优化

（5）采集/渲染解耦。早期版本在采集回调内完成整帧渲染，采集速率被拖慢至 5.5 S/s、每秒丢样约 27 点。改造后回调侧仅做快照拷贝与序号递增、微秒级返回，后台渲染线程只对“最新快照”整帧重绘，实测采样率由 5.5 S/s 恢复至标定值 31.25 S/s、丢样归零（详见 2.4.6 节）。

（6）离屏缓冲与单次拷贝。全部绘制在离屏缓冲中完成后，以一次 memcpy 写入 VDMA 帧缓冲并整帧推屏：帧撕裂窗口从整帧绘制时长（数百毫秒）压缩到单次拷贝（毫秒级），离屏清屏较直接在帧缓冲上写常量提速约 49 倍（127 ms→2.6 ms）。离屏缓冲须显式申请可缓存内存，否则全帧操作将慢 10∼20 倍（详见 2.4.4 节与附录“技能包的提炼过程”第（二）条）。

3.3.4 优化前后对比

上述优化的前后对比汇总如表 12 所示。

表 12: 优化前后性能与资源对比

优化项	优化前	优化后	依据
FIR 乘法器	63 阶直接型需 63 个乘法器	1 个乘法器分 63 拍乘累加；整链占 1 个 DSP48E1、约 1 个 18 Kb BRAM	实现报告/设计推演
系数存储	IP 打包丢弃 `.hex`，FIR 输出恒 0	常量烘焙进 RTL + block ROM；79 点回归 0 LSB	上板现象/仿真回归
50 Hz 陷波	D=10：零点 25/75/125 Hz，工频放大 6 dB	D=5：50 Hz 真零点；通带 0.5–25.5 Hz	按 500 S/s 设计域推算
有效采样率	19.53 S/s（低 37.5%）	31.3 S/s（实测 31.300，误差 0.2%）	真机实测
回调期采样率	5.5 S/s	31.25 S/s	真机实测
丢样	约 27 点/s	0	真机实测
离屏清屏	约 127 ms	约 2.6 ms（约 49 倍）	真机实测
帧撕裂窗口	数百 ms	毫秒级	真机实测
插件耗时	—	19.53 S/s、90 s、九插件：quality 平均 0.070 ms、HRV 0.010 ms、intervals 0.008 ms	PC 端演示

3.4 已知局限

以下三点在本次交付时已确认存在，且未在硬件上闭环，如实列出。

（1）滤波系数的工作采样率与板上进样率不一致。高通、陷波、FIR 低通三级的系数全部按 fs = 500 S/s 计算（`gen_fir_coef.py` 中 `FS = 500.0`，α = 32564/32768，D = 5），而板上滤波链由 XADC 的 EOC 事件驱动、进样率为 31.25 S/s（`CONVST` 500 Hz 经 16 倍通道平均），全链没有重采样或抽取环节。按 31.25 S/s 折算：D=5 梳状陷波的零点落在约 3.125、9.375、15.625 Hz，位于心电有用频带之内而非 50 Hz；奈奎斯特频率为 15.625 Hz，故 50 Hz 陷波与 40 Hz 低通在该进样率下本身不可实现；0.5 Hz 高通的等效截止亦远低于 0.5 Hz。结论是：板上三级滤波在结构上确实工作（自检中原始与滤波两路输出可区分），但其频率响应不等于前文所列的 0.5–40 Hz 指标。

（2）工频在板上路径的行为未实测。50 Hz 干扰在 31.25 S/s 下会折叠到带内，XADC 内部 16 次平均对它的衰减量也有待测量。交付包内没有板级频响数据，本报告不对该折叠的落点与衰减幅度下结论，此项为需补做的实测。

（3）闭环路径与其代价。使系数与进样率自洽有两条路：一是把通道平均由 16 降到 1 或 4，让 EOC 回到 500 或 125 S/s，即 2.2 节“采样率标定与 5/8 缺

口”一条末尾给出的同一建议，代价是随机噪声略升、可由 FIR 的 63 点平滑部分补偿；二是按 31.25 S/s 重新烘焙三级系数并重出金标准激励，此时 50 Hz 陷波须改为带内混叠抑制方案。两条路都涉及重建位流或重跑仿真并全链上板复测，未纳入本次交付范围。

第四部分　总结

4.1 可扩展之处

本作品的软硬件接口均预留了扩展空间，最直接的扩展面来自软件架构自身：插件链按优先级编排，新的监测参数以插件形式即可平滑接入，无须改动采集核心；网页服务本就是浏览器/服务器架构且监听全部网卡，为板卡加装 WiFi 模块（USB 网卡或 SDIO 接口）后，网页监视界面即可被手机、平板直接访问，多端接入无须修改代码，观测者可在任意位置查看实时波形与报警。在此基础上还可外接蓝牙模块（BLE/SPP），将心率与简化波形推送至手机 App，实现低功耗随身监护；并可延伸：数据上云实现远程监护与历史回放，记录导出为标准心电文件格式供专业软件分析。

4.2 心得体会

（1）性能问题必须当场归因，不能靠“看起来变快了”。HDMI 调试早期，显示一旦开启，实测采样率即从 31.25 S/s 跌至 5.5 S/s、每秒丢样约 27 点。我们逐层计时后定位到根因：上百毫秒的整帧绘制阻塞了采集回调。解法不是把绘制代码写快，而是改架构——采集侧仅做快照拷贝（微秒级返回），渲染交给后台线程按上限帧率只画最新一帧。采样率随之恢复满值，丢样归零。这让我们意识到，多任务系统的性能故障，应先弄清谁阻塞了谁，再谈优化单个环节。

（2）关键结论必须实测，且实验必须可复现。HDMI 帧缓冲的颜色通道先后出现过两个相互矛盾的版本，根源是一次实验记录有误。最终我们以三色标定（红、绿、蓝各直写全屏 3 秒并逐一判读）坐实帧缓冲字节序为（G,B,R），按该字节序预定义颜色常量并废除一切运行时通道交换。由此我们确立了一条规矩：交付结论只认可重复的实测，单次记录存疑即重做标定。

（3）“慢”的背后常有意想不到的物理原因。离屏缓冲最初由帧缓冲派生申请，恰好落在 VDMA 帧缓冲同一段不可缓存内存上，全帧操作慢了 10~20 倍；改为显式申请可缓存内存后，仅清屏一项就从 127 ms 降至 2.6 ms。同一段代码，

换一块内存就慢一个数量级——嵌入式优化必须理解内存层级与缓存特性，而非停留在算法复杂度层面。

（4）报错的位置往往不是根因的位置。集成 HDMI 中断时，软件栈对 VDMA 中断报出属性不存在的异常，表面是软件问题；逐层排查后我们确认根因在硬件结构——中断直连 PS 的 IP 不会被软件元数据解析收录。我们选择在 BD 中加入中断控制器、对齐官方参考结构，而非在软件侧绕过；随后又接连澄清了互连端口容量、中断控制器引脚接法与工作模式默认值三个反直觉点。修在结构上，问题才不会换一件外衣再次出现。

（5）不可复现的测试不叫测试。心律失常检测涉及漏检、停搏等异常场景，真板上无法随时制造。我们构建了合成心电加异常注入的回归链：在 300 s 合成数据上按用例注入心动过缓、心搏暂停、设备漏检等异常，与期望的节律判定逐项比对，全部通过后才上真机。同时我们坚持一条红线——合成数据只做回归验证，上板结论必须来自真机实测。这套“仿真先绿、真机终验”的流程，把每次改动的验证成本从整晚联调降到一次脚本运行，也是本项目能持续迭代而不引入回退的关键保障。

（6）架构的价值在故障时才完全显现。九个插件挂上真板后，quality 插件的耗时超出了单帧预算，但采集主循环照常运行、错帧为零——插件宿主只把慢帧记入账目并按规则停用异常插件，因为所有插件都只读取同一份快照、结果经事件总线异步发布，与采集链路天然隔离；调试网页命令接口时，向命令队列投递一条停止记录的指令即完成遥控验证，同样无须触碰采集代码。把可选功能放进插件、把界面放进浏览器，采集核心因此始终保持最小。这让我们体会到：扩展性不在于预留接口的多少，而在于故障被隔离在多小的范围内。

参考文献

[1] STEINBERG J S, VARMA N, CYGANKIEWICZ I, et al. 2017 ISHNE-HRS expert consensus statement on ambulatory ECG and external cardiac monitoring/telemetry[J]. Annals of Noninvasive Electrocardiology, 2017, 22(3): e12447.

[2] KUSUMOTO F M, SCHOENFELD M H, BARRETT C, et al. 2018 ACC/AHA/HRS guideline on the evaluation and management of patients with

bradycardia and cardiac conduction delay[J]. Circulation, 2019, 140(8): e382-e482.

[3] ANALOG DEVICES INC. AD8232: single-lead, heart rate monitor front end data sheet[EB/OL]. Rev. A. (2013-02)[2026-10-30]. https://www.analog.com/media/en/ technical-documentation/data-sheets/ad8232.pdf.

[4] PAN J, TOMPKINS W J. A real-time QRS detection algorithm[J]. IEEE Transactions on Biomedical Engineering, 1985, BME-32(3): 230-236.

[5] Task Force of the European Society of Cardiology and the North American Society of Pacing and Electrophysiology. Heart rate variability: standards of measurement, physiological interpretation, and clinical use[J]. Circulation, 1996, 93(5): 1043-1065.

[6] TATENO K, GLASS L. Automatic detection of atrial fibrillation using the coefficient of variation and density histograms of RR and ΔRR intervals[J]. Medical & Biological Engineering & Computing, 2001, 39(6): 664-671.

[7] CLIFFORD G D, BEHAR J, LI Q, et al. Signal quality indices and data fusion for determining clinical acceptability of electrocardiograms[J]. Physiological Measurement, 2012, 33(9): 1419-1433.

[8] 韩闯, 范宝骐, 余梦瑶, 等. 心律失常和心肌梗死诊断中心电图智能分析方法研究综述 [J]. 计算机工程与应用, 2025, 61(23): 59-71.

[9] SPARKFUN ELECTRONICS. AD8232 heart rate monitor[EB/OL]. (2024-11)[2026-10-30]. https://github.com/sparkfun/AD8232_Heart_Rate_Monitor.

[10] WIESE M. pyEcg[EB/OL]. (2018)[2026-10-30]. https://github.com/ManuelWiese/pyEcg.

[11] KLIGFIELD P, GETTES L S, BAILEY J J, et al. Recommendations for the standardization and interpretation of the electrocardiogram: part I[J]. Circulation, 2007, 115(10): 1306-1324.

[12] AGARWAL S K, SIMPSON R J Jr, RAUTAHARJU P, et al. Relation of ventricular premature complexes to heart failure[J]. American Journal of Cardiology, 2012, 109(1): 105-109.

[13] CHENG S, KEYES M J, LARSON M G, et al. Long-term outcomes in individuals with prolonged PR interval or first-degree atrioventricular block[J]. JAMA, 2009, 301(24): 2571-2577.

[14] DESAI A D, YAW T S, YAMAZAKI T, et al. Prognostic significance of quantitative QRS duration[J]. American Journal of Medicine, 2006, 119(7): 600-606.

[15] RODEN D M. Drug-induced prolongation of the QT interval[J]. New England Journal of Medicine, 2004, 350(10): 1013-1022.

第五部分　附录

5.1 大模型协作记录

本作品的设计与实现在 AI 编程助手（CodeBuddy,DeepSeek Harness 等）辅助下推进：模型承担代码审阅、日志归因、脚本生成与文档排版，架构设计，主要代码编写，调整优化策略设计等均由我们完成。以下按“工作流设计 → 提示词策略 → 自我纠错轨迹”三方面记录。

（1）智能体工作流设计。项目根目录维护分层记忆：规则文件固定红线（改代码前先给方案、只做点名范围、不擅自迁移用户指定路径、不编造版本沿革），工作日志按日追加当日踩坑与结论，技术经验另立沉淀库按主题归档。每轮开工先读规则与最近日志，同一坑不重复踩。可独立执行的任务（编译验证、批量文本替换、独立目录的内容清点）派给子代理：任务书自包含、写明只读或只写边界，主对话只抽查结果，避免长任务污染主上下文；跨会话的长任务则把中间产物落盘（编译日志、替换脚本、渲染截图），以文件而非对话记忆作为交接凭据。

（2）提示词策略。指令一律写成“边界 + 判据”，而不是只给目标。例如“该目录只读阅读，列一个清单告诉我还差哪些图片”同时限定了访问方式与输出形态；“仿照文档中原有的画法，可以参考记忆库里的约定”把风格约束指向既有资产而非重新发明；“改代码前先给方案”把执行权留在人手上。对批量改写这类高风险操作，不让模型逐条改文件，而是生成替换脚本：每条替换先断言命中次数为 1，收尾回读断言目标串存在并打印 True/False，一次跑完留日志——把“改对了”变成可复核的操作记录，而不是“看起来改完了”。

（3）自我纠错轨迹。以下三例为在与 AI 协作过程中遇到的典型问题与解决过程，为日后人机协作开发积累了重要的经验。

案例一（心率偏快）。真机显示的心率比运动手环快 1.4~1.7 倍。模型先按检测算法参数排查，未见异常；转而逐段核对时间基准，定位为 **fs 时段错配**——板上固化标定值 31.35 S/s 而显示期实际采样率约 20~21 S/s，两者之比恰好覆盖 1.4~1.7 的偏差。改为以实测采样率为唯一时间基准后，心率与手环对齐。教训是：数值偏差先查量纲与基准，再查算法。

案例二（红绿互换）。HDMI 直写帧缓冲出图时颜色不对，红色显示成绿色。模型先按“调色代码取值算错”排查，逐项核对赋色表未见异常；改为每屏只刷

一种颜色、单色驻留 3 s 以上逐色确认，才发现问题不在数值而在顺序——该帧缓冲的通道排列与应用层不一致（实测位置 0 显示绿、位置 1 显示蓝、位置 2 显示红）。把通道映射改为 `[1,0,2]` 后颜色正确，离线断言通过。教训是：位级约定（字节序、通道排列、端序）不能凭“写什么就该显什么”的直觉，必须逐色实测标定后固化成常量。

案例三（冗余调用被删）。为精简 HDMI 出图脚本，模型判定官方示例中 `configure()` 之后那句 `start()` 属于可省的样板调用，删除后直接 `newframe()`，上板即抛 `AttributeError`（栈落在 pynq 的视频库内部）。人复核后逐行比对官方示例，定位帧缓存对象其实在 `start()` 内才建立、构造函数不建；补回该调用即恢复，探针 `hasattr(···,'_cache')` 转为 True。教训是：带副作用的调用不能凭“看着多余”删除，改写已跑通的代码要逐行对照原例，删一行也要先问它建立或清掉了什么。

5.2 技能包的提炼过程

我们把开发过程中反复踩到的坑蒸馏成一个可复用技能包（含 10 阶段主线、22 项子件、53 条踩坑清单与 4 个校验脚本），目标是使他人在自己的 PYNQ 上仍能复用。提炼遵循“失败 → 判别 → 规则”三步：先记录失败现象与判别实验，再抽出可检验的判据，最后写成带验收标准的规则条款；没有实测证据或官方规则支撑的内容不进包。

（1）从哪些失败中总结。典型条目及其来源：（一）“采集回调里不许做重活”——早期在回调内完成整帧渲染，实测采样率由 31.25 S/s 跌至 5.5 S/s、每秒丢样约 27 点；（二）“离屏绘制的缓冲必须显式申请可缓存内存”——缓冲由帧缓冲派生时会落到同一段不可缓存内存上，全帧操作慢 10~20 倍，仅修正清屏一项就把耗时从 127 ms 减少到 2.6 ms；（三）“时序必须 WNS 与 WHS 双判”——曾出现某版本 WNS +2.054 ns 全绿、WHS −1.862 ns 却已违例；（四）“bit 只按哈希定版”——相邻两次综合的比特流字节数可以完全相同，按文件大小判版本会错配；（五）“BD 参数不能只用属性回读判”——内存里的参数值会撒谎，必须保存后检索磁盘上的.bd 文件；（六）“合成源的停顿阈值要按最坏欠账自算”——照抄 0.5 s 阈值的工程漏掉了 0.384 s 的欠账事故。

（2）如何验证有效。每条规则都配一个判别实验与一个可执行判据：时序规

则由 check_timing.py 给出 WNS/WHS 结论句，产物规则由 check_bit_pair.py 校验 bit 与 hwh 同名同目录，版本规则由 version_audit.py 比对台账，记录规则由 replay_records.py 复算会话产物。脚本统一输出 [OK]/[WARN]/[FAIL] 与退出码，结论必须来自工具真实输出——“编译通过”“仿真正常退出”这类间接证据不算通过。规则还要在我们自己的后续任务里复用并通过，才算生效。

（3）边界如何确定。技能包显式写明不覆盖范围：Versal 与 AI Engine 流程、纯 HLS 工具链的按钮级操作、非 Zynq 板卡（无 PS）的部署环节、功耗与热及 EMC 等物理签核。划界只有一条标准——没有本队实测证据或官方规则支撑的内容不写进包；与 AMD 官方技能的分工也写清楚：官方技能是完整流程执行器，本包只给规则精要、闭环纪律与板上独有环节，两者不重复。

5.3 复现说明

以下为他人从零复现本作品的最小步骤。路径均相对交付仓库顶层目录，与仓库根部的 README.md 一致；开发期的目录名与本包目录的对应关系见本节末“目录索引”。

（1）材料与工具。PYNQ-Z2 板卡（器件 xc7z020clg400-1）；AD8232 心电前端模块；三导联按扣电极线；HDMI 显示器；网线与 Micro-USB 线各一；预装 PYNQ 镜像的 TF 卡。工具链为 Vivado/Vitis 2025.2（或 2026.1），板上 Python 3.10 无 scipy/matplotlib，采集与心率主链仅需 numpy；HDMI 推屏另需 PIL 与 dejavu 字体，缺 PIL 时程序打印本次不推屏并退化为不推屏模式，不影响采集与网页。

（2）硬件连接。AD8232 的 VCC 接板卡 3.3 V、GND 接 GND、OUT 接 A0 通道（对应 XADC 的 vauxp1/vauxn1 差分对）；电极按 RA/LA/RL 三导联接入；HDMI 接显示器；网线接入与 PC 同一网段；USB 接 PC 用于串口登录。本系统输出的心电节律分类、间期参数仅作参考，不能用于临床诊断。

（3）重建位流（可选）。进入 build/，执行 vivado -mode batch -source build.tcl -tclargs work：脚本自建工程、导入 build/bd/design_1.bd，挂上 build/constraints/ 的两份 XDC 与 build/ip_repo/ 的自建 IP，综合实现后把 .bit 与 .hwh 同名导出到输出目录并生成实现报告。仓库里 board/ 下的 bit/hwh 与 build/reports/ 已是时序全通过的 v6 版本，只为上板复现可直接跳到第（4）步。

（4）软件部署。把 board/ 下的.bit 与.hwh 上传到板卡同一目录（如 /home/xilinx/jupyter_notebooks/），两者**必须同名同目录**；再把 board/board_pkg/ 整包上传到 /home/xilinx/jupyter_notebooks/ecgb_pkg/。board_pkg 是部署镜像：ecgb/ 各模块与 board_demo.py 逐文件对应 src/core 下的源码（由 src/core/tools/sync_board_pkg.py 同步并出哈希台账），ecg_display.py 对应 src/hdmi/ ——该文件不在 sync_board_pkg.py 的白名单内，需随包一并上传，HDMI 推屏依赖它。

（5）上电自检。在 Jupyter 中把 ecgb_pkg 加入 sys.path，调用 run_checkup(bit, out_dir, seconds=10) 并读 rep.ok；或直接执行 python3 board_demo.py /home/xilinx/jupyter_notebooks/design_1_wrapper.bit . 120（第 1 参写绝对路径；bit 不在该路径时 ps_afe.py 会静默降级到仿真后端，自检第 1 关回读 0x0，易误判为位流或硬件故障）。八关为写读、采样率标定、冻结、样本在动、输出量程、旁路对照、波形存盘与心率，rep.ok 为 True 即八关全通过。

（6）双路显示。浏览器访问板卡 8765 端口（http://<IP>:8765，IP 换为板卡实际地址）打开监护界面；HDMI 由 PYNQ 视频栈自动配置为 1280×720@60 Hz，ecg_display.py 随包上传后即可推屏；缺 PIL 或字体时本次不推屏并打印提示。

（7）验收判据。自检八关全 PASS；SAMPLE_CNT 标定值约 31.3 S/s（即 CONVST 500 Hz 经 16 倍通道平均后的 EOC 事件率；与理论 31.25 S/s 误差 0.2% 以内）；心率与间期按上述采样条件输出；网页 60 fps 刷新、SSE 推送 ≤10 Hz；HDMI 独立显示波形与心率；记录插件按 600 s 分段落盘且样本号连续无重复写。board/records/ 留有 6 组板上记录：fs 字段记的是 PL 产样率（EOC 事件率），30.9~31.2 S/s；frames_dropped 全为 0，但它只覆盖写盘队列满，不含样本寄存器 0x0C 单样本读清造成的漏收。60 s 以上长会话的实际投递率为 24.2~24.8 S/s，t_s 为合成时基、其跨度短于 duration_s；这三项计数与时间的区别和根因见 board/README.md 的实测表说明。

（8）无硬件复现。离线回归：进入 src/core，执行 python tests/test_plugins_offline.py，跑完合成心电与异常注入的 18 组用例，逐项打印 ok、末行“全部通过”即通过。RTL 仿真：进入 sim/，在 Vivado 命令行环境

下执行 run_sim.bat，testbench 以 SIM_XADC_BEHAVIORAL 启用 XADC 行为模型、读 data/stimulus.hex，输出写入 sim/results/output.hex；再执行 python gen_stimulus.py cmp 与 data/golden.hex 逐行比对，实测 2047 点最大误差 0 LSB。合成数据与仿真只做回归验证，上板结论必须来自真机实测。

（9）目录索引。src/rtl（RTL 与三级滤波链）、src/core（PS 侧 Python 包、插件链与网页服务）、src/hdmi（HDMI 渲染器）、sim（testbench 与离线回归）、build（构建脚本、BD、约束、自建 IP 与实现报告）、board（上板包、bit/hwh 与实测记录）、data（激励、系数与金标准）、skill（技能包）、report（设计报告与协作记录）。开发期的 de_rtl、de_core、de_hdmi、de_skill、vivado_rtl_prj 依次对应 src/rtl、src/core、src/hdmi、skill、build。