洲江水学

本科实验报告

课程名称:		计算机逻辑设计基础
姓	名:	刘晨
学	院:	计算机科学与技术学院
专	<u>ال</u> ا:	图灵班
学	号:	3190104666
指导	教师:	董亚波

2020年12月3日

浙江大学实验报告

课程名称: 计算机逻辑设计基础 实验类型: 综合

实验项目名称: 同步时序电路设计

学生姓名: 刘晨 专业: 图灵 1901 学号: 3190104666

同组学生姓名:林初涵 指导老师: 董亚波

实验地点: 东 4-509 实验日期: 2020 年 12 月 3 日

一、实验目的和要求

掌握典型同步时序电路的工作原理和设计方法

掌握时序电路的激励函数、状态图、状态方程的运用

掌握用 Verilog 进行有限状态机的设计、调试、仿真

掌握用 FPGA 实现时序电路功能

二、实验内容和原理

内容:

任务1:原理图方式设计4位同步二进制计数器

任务 2: 以 Verilog 行为描述方式设计 16 位可逆二进制同步计数器

原理:

1.4 位二进制同步计数器

根据 D 触发器原理, 在 clk 作用下 Q = D, 4 位计数器的 Q 和 D 关系如右图

激励函数如下表:

$$\begin{split} D_{A} &= \overline{Q_{A}} \\ D_{B} &= \overline{Q_{A}} Q_{B} + Q_{A} \overline{Q_{B}} = \overline{\overline{Q_{A}}} \oplus \overline{Q_{B}} \\ D_{C} &= \overline{Q_{A}} Q_{C} + \overline{Q_{B}} Q_{C} + Q_{A} Q_{B} \overline{Q_{C}} \\ &= \overline{(\overline{Q_{A}} + \overline{Q_{B}})} \oplus \overline{Q_{C}} \\ D_{D} &= \overline{Q_{A}} Q_{D} + \overline{Q_{B}} Q_{D} + \overline{Q_{C}} Q_{D} + Q_{A} Q_{B} Q_{C} \overline{Q_{D}} \\ &= \overline{(\overline{Q_{A}} + \overline{Q_{B}} + \overline{Q_{C}})} \oplus \overline{Q_{D}} \end{split}$$

大水 外 石 图										
	Q_A	Q_B	Q_c	Q_D	D_{A}	D_B	D_c	D_D		
0	0	0	0	0	1	0	0	0		
1	1	0	0	0	0	1	0	0		
2	0	1	0	0	1	1	0	0		
3	1	1	0	0	0	0	1	0		
4	0	0	1	0	1	0	1	0		
5	1	0	1	0	0	1	1	0		
6	0	1	1	0	1	1	1	0		
7	1	1	1	0	0	0	0	1		
8	0	0	0	1	1	0	0	1		
9	1	0	0	1	0	1	0	1		
10	0	1	0	1	1	1	0	1		
11	1	1	0	1	0	0	1	1		
12	0	0	1	1	1	0	1	1		
13	1	0	1	1	0	1	1	1		
14	0	1	1	1	1	1	1	1		
15	1	1	1	1	0	0	0	0		

进位RC的输出函数如下:

$$R_C = \overline{\overline{Q_A} + \overline{Q_B} + \overline{Q_C} + \overline{Q_D}}$$

2.4 位可逆二进制同步计数器

可逆二进制同步计数器通过控制端S选择正向或者反向计数

S = 1 时, 正向计数

S = 0 时, 反向计数。各触发器逻辑表达式如下式

$$D_A = \overline{Q_A}$$

$$D_{\mathcal{B}} = \overline{S}(\overline{\overline{Q_{\mathcal{A}}} \oplus \overline{Q_{\mathcal{B}}}}) + S(\overline{\overline{\overline{Q_{\mathcal{A}}}} \oplus \overline{Q_{\mathcal{B}}}}) = \overline{S \oplus \overline{Q_{\mathcal{A}}} \oplus \overline{Q_{\mathcal{B}}}}$$

$$D_{C} = \overline{S}[\overline{(\overline{Q_{A}}\overline{Q_{B}})} \oplus \overline{Q_{C}}] + S[\overline{(\overline{Q_{A}} + \overline{Q_{B}})} \oplus \overline{Q_{C}}] = [\overline{S}\overline{\overline{Q_{A}}\overline{Q_{B}}} + S(\overline{Q_{A}} + \overline{Q_{B}})] \oplus \overline{Q_{C}}$$

$$= [\overline{S}(\overline{Q_{A} + Q_{B}}) + S(\overline{Q_{A}} + \overline{Q_{B}})] \oplus \overline{Q_{C}}$$

$$\begin{split} D_D &= \overline{S}[\overline{(\overline{Q_A}\overline{Q_B}\overline{Q_C})} \oplus \overline{Q_D}] + S[\overline{(\overline{Q_A} + \overline{Q_B} + \overline{Q_C})} \oplus \overline{Q_D}] = [\overline{S}\overline{\overline{Q_A}\overline{Q_B}\overline{Q_C}} + S(\overline{Q_A} + \overline{Q_B} + \overline{Q_C})] \oplus \overline{Q_D} \\ &= [\overline{\overline{S}(Q_A + Q_B + Q_C)} + S(\overline{\overline{Q_A}} + \overline{Q_B} + \overline{Q_C})] \oplus \overline{Q_D} \\ R &= \overline{S}\overline{Q_A}\overline{Q_B}\overline{Q_C}\overline{Q_D} + SQ_AQ_BQ_CQ_D \qquad (进位、借位输出) \end{split}$$

3.分频器

100MHz 信号通过 50,000,000 次分频后,得到 1Hz 的秒脉冲方波,作为计数器的脉冲输入

三、实验过程和数据记录

任务 1: 原理图方式设计 4 位同步二进制计数器

4位同步二进制计数器原理图如下:




图 1 4位同步二进制计数器原理图

硬件描述代码如下:

```
`timescale 1ns / 1ps
2.
   module Counter4b(ck,
3.
4.
5.
                      Qb,
6.
                      Qc,
7.
                      Qd,
                      Rc);
9.
10.
        input ck;
11.
       output Qa;
12.
       output Qb;
13.
       output Qc;
14.
       output Qd;
       output Rc;
15.
16.
17.
       wire XLXN_2;
18.
       wire XLXN_3;
19.
       wire XLXN_4;
20.
      wire XLXN_23;
       wire XLXN_24;
21.
22.
       wire XLXN_25;
```

```
23.
      wire XLXN_38;
24.
      wire XLXN 39;
25.
      wire XLXN_40;
      wire Qa_DUMMY;
26.
27.
      wire Qb_DUMMY;
28.
      wire Qc_DUMMY;
29.
      wire Qd DUMMY;
30.
31.
      assign Qa = Qa_DUMMY;
32.
      assign Qb = Qb_DUMMY;
33.
      assign Qc = Qc_DUMMY;
34.
      assign Qd = Qd_DUMMY;
35.
      FD #( .INIT(1'b0) ) XLXI_1 (.C(ck),
36.
                  .D(XLXN_25),
37.
                  .Q(Qa_DUMMY));
       FD #( .INIT(1'b0) ) XLXI_2 (.C(ck),
38.
39.
                  .D(XLXN_4),
40.
                  .Q(Qb_DUMMY));
       FD #( .INIT(1'b0) ) XLXI_3 (.C(ck),
41.
42.
                  .D(XLXN_3),
43.
                  .Q(Qc_DUMMY));
44.
       FD #( .INIT(1'b0) ) XLXI_4 (.C(ck),
45.
                  .D(XLXN 2),
46.
                  .Q(Qd_DUMMY));
47.
      INV XLXI_13 (.I(Qa_DUMMY),
48.
                    .0(XLXN_25));
49.
      INV XLXI_14 (.I(Qb_DUMMY),
50.
                    .0(XLXN_38));
      INV XLXI_15 (.I(Qc_DUMMY),
51.
52.
                    .0(XLXN_39));
53.
      INV XLXI_16 (.I(Qd_DUMMY),
54.
                    .0(XLXN_40));
55.
      XNOR2 XLXI_49 (.I0(XLXN_38),
56.
                      .I1(Qa_DUMMY),
57.
                      .0(XLXN_4));
58.
      XNOR2 XLXI_50 (.I0(XLXN_39),
59.
                      .I1(XLXN_23),
                       .0(XLXN_3));
60.
      XNOR2 XLXI_51 (.I0(XLXN_40),
61.
62.
                      .I1(XLXN_24),
63.
                      .0(XLXN_2));
64.
      NOR2 XLXI_52 (.I0(XLXN_38),
65.
                     .I1(XLXN_25),
                     .0(XLXN_23));
66.
```

```
67.
       NOR3 XLXI_53 (.I0(XLXN_39),
68.
                      .I1(XLXN 38),
69.
                      .I2(XLXN_25),
70.
                      .0(XLXN_24));
71.
       NOR4 XLXI_54 (.I0(XLXN_40),
72.
                      .I1(XLXN_39),
73.
                      .I2(XLXN_38),
                      .I3(XLXN_25),
74.
75.
                      .O(Rc));
76. endmodule
```

对其进行仿真, 仿真代码如下:

```
    initial forever begin
    ck = 1'b0; #20;
    ck = 1'b1; #20;
```

4. end

得到的仿真结果如下:




图 2 仿真结果

对于 top 模块, top 模块包含以下几部分:




图 3 top 模块内容

Counter_1s: 1s 的时钟

Counter4b: 4 位二进制同步计数器 MvMC14495: 把二进制转化为信号

Top. v 的具体 verliog 代码如下:

- module Top(
- input wire clk,

```
3.
        output wire [7:0] SEGMENT,
        output wire rc
5.
        );
6.
        wire clk1;
7.
        wire k0,k1,k2,k3;
         counter_1s counter1(.clk(clk),.clk_1s(clk1));
8.
        Counter4b c(.ck(clk1),.Qa(k0),.Qb(k1),.Qc(k2),.Qd(k3),.Rc(rc));
9.
        MyMC14495 m(.D0(k0),.D1(k1),.D2
10.
11.
         (k2),.D3(k3),.LE(1'b0),.point(1'b0),
12.
         .a(SEGMENT[0]),.b(SEGMENT[1]),.c(SEGMENT[2]),
13.
         .d(SEGMENT[3]),.e(SEGMENT[4]),.f(SEGMENT[5]),
14.
         .g(SEGMENT[6]),.p(SEGMENT[7]));
15.
16. endmodule
```

counter 1s 的具体 Verilog 代码如下:

```
module counter_ls(clk, clk_ls);
input wire clk;
output reg clk_ls;
reg [31:0] cnt;
always @ (posedge clk) begin
   if (cnt < 50_000_000) begin
      cnt <= cnt + 1;
   end else begin
      cnt <= 0;
      clk_ls <= ~clk_ls;
   end
end
end
endmodule</pre>
```

MvMC14495 原理图在前期实验当中有展示。

UCF 文件如下:

```
1
    NET "clk" LOC = AC18 | IOSTANDARD = LVCMOS18;
 2
   NET "SEGMENT[0]"LOC = AB22 | IOSTANDARD = LVCMOS33;
 3
   NET "SEGMENT[1]" LOC = AD24 | IOSTANDARD = LVCMOS33;
   NET "SEGMENT[2]" LOC = AD23 | IOSTANDARD = LVCMOS33;
 5
 6 NET "SEGMENT[3]" LOC = Y21 | IOSTANDARD = LVCMOS33;
 7 NET "SEGMENT[4]" LOC = W20 | IOSTANDARD = LVCMOS33;
 8 NET "SEGMENT[5]" LOC = AC24 | IOSTANDARD = LVCMOS33;
 9 NET "SEGMENT[6]" LOC = AC23 | IOSTANDARD = LVCMOS33;
   NET "SEGMENT[7]" LOC = AA22 | IOSTANDARD = LVCMOS33;
10
11
12 NET "Rc" LOC = AF24 | IOSTANDARD = LVCMOS33;
```

在开发板上面的显示结果如下:

在七段数码管上面显示的数字随着时间变换,每秒四位同时增大1,从0000,1111 到 ffff 进行循环。当从 ffff 跳到 0000 的时候,指示灯会闪亮一下,不断循环直 至关闭程序。

时间/s	0	1	2	3	4	5	6	•••••	15	16
显示	0000	1111	2222	3333	4444	5555	6666	••••	FFFF	0000

任务 2: 以 Verilog 行为描述方式设计 16 位可逆二进制同步计数器

16 位可逆二进制同步计数器的 Verilog 代码如下:

```
module RevCounter(clk,s,cnt,Rc
21
22
        );
   input wire clk,s;
23
   output reg[15:0] cnt;
24
   output wire Rc;
25
   initial cnt = 0;
26
   assign Rc = (~s & (~|cnt))|(s & (&cnt) );
27
   always @ (posedge clk) begin
28
29
       if(s)
          cnt<=cnt+1;
30
31
       else
          cnt<=cnt-1;
32
33
   end
34 endmodule
```

对其进行仿真, 仿真代码如下:

```
44 initial forever begin

45 s=0;

46 clk = 1'b0; #100;

47 clk = 1'b1; #100;

48 end

49

50 endmodule
```

得到的仿真结果如下:




图 4 仿真结果

对于 top 模块, top 模块包含以下几部分:



```
Clk 100ms: 100ms 的时钟
RevCounter: 16 位可逆二进制同步计数器
dispnum: 把二进制转化为信号
K7. ucf: 把数据映射到实验板上
Top. v 的具体 verling 代码如下:
21 module TOP(
      input wire sw,
22
23
      input wire clk,
24
      output wire [3:0]AN,
25
      output wire [7:0] SEGMENT,
      output wire Rc
26
27
      );
28
          wire clk1;
29
       wire [15:0]cnt;
30
       //counter_ls counterl(.clk(clk),.clk_ls(clkl));
31
       clk_100ms counter(.clk(clk),.clk_1(clk1));
32
       //Counter4b c(.ck(clk1),.Qa(k0),.Qb(k1),.Qc(k2),.Qd(k3),.Rc(rc));
33
       RevCounter r0(.clk(clkl),.s(s),.cnt(cnt[15:0]),.Rc(Rc));
34
       dispnum
       m0(.clk(clk1),
35
       .Hexs(cnt[15:0]),
36
       .Les(4'b0)
37
       ,.points(4'b0),.
38
       rst(1'b0),.AN(AN),.Segment(SEGMENT));
39
Clk 100ms 的具体实现如下:
21 module clk 100ms(clk,clk 1);
22 input wire clk;
23 output reg clk_1;
24 reg[31:0] cnt;
    initial clk 1 =0;
26 always @ (posedge clk)begin
       if (cnt<5 000 000)begin
27
28
          cnt<=cnt+1;
       end else begin
29
          cnt<=0;
30
          clk_1<= ~clk_1;
31
32
       end
```

Dispnum 原理图如下:

33

end 34 endmodule




图 6 dispnum 原理图

其中 MyMC14495 原理图在前期实验当中有展示。

UCF 文件如下;

```
NET "clk" LOC = AC18 | IOSTANDARD = LVCMOS18;

NET "SEGMENT[0]"LOC = AB22 | IOSTANDARD = LVCMOS33;
NET "SEGMENT[1]" LOC = AD24 | IOSTANDARD = LVCMOS33;
NET "SEGMENT[2]" LOC = AD23 | IOSTANDARD = LVCMOS33;
NET "SEGMENT[3]" LOC = Y21 | IOSTANDARD = LVCMOS33;
NET "SEGMENT[4]" LOC = W20 | IOSTANDARD = LVCMOS33;
NET "SEGMENT[5]" LOC = AC24 | IOSTANDARD = LVCMOS33;
NET "SEGMENT[6]" LOC = AC23 | IOSTANDARD = LVCMOS33;
NET "SEGMENT[7]" LOC = AA22 | IOSTANDARD = LVCMOS33;
NET "Rc" LOC = AF24 | IOSTANDARD = LVCMOS33;
NET "AN[0]" LOC = AD21 | IOSTANDARD = LVCMOS33;
NET "AN[1]" LOC = AC21 | IOSTANDARD = LVCMOS33;
NET "AN[1]" LOC = AC21 | IOSTANDARD = LVCMOS33;
NET "AN[2]" LOC = AB21 | IOSTANDARD = LVCMOS33;
NET "AN[3]" LOC = AC22 | IOSTANDARD = LVCMOS33;
```

在开发板上面的显示结果如下:

如果 SO 保持关闭状态:

在七段数码管上面显示的数字随着时间变换,每0.1秒数字增大1,从0000,0001 到 ffff 进行循环。当从 ffff 跳到 0000 的时候,指示灯会闪亮一下,不断循环直至关闭程序。

时间/s	0	0. 1	0.2	0.3	•••••	•••••	6553. 4	6553. 5	6553. 6
显示	0000	0001	0002	0003	•••••	•••••	FFFE	FFFF	0000

如果 S0 保持打开状态, 那么数字将会随着时间变换减小, 同样是每 0.1s 数字减小 1.输出如下图:

时间/s	0	0. 1	0. 2	0.3	•••••	•••••	6553. 4	6553. 5	6553. 6
显示	0000	FFFF	FFFE	FFFD	•••••	•••••	0002	0001	0000

四、实验结果分析

总体和预期实验结果内容一致。

硬件描述代码和原理图所要实现的功能一致。

仿真结果符合预期。

Verliog 代码内容实现了预期功能。

在开发板上的实验结果验证了应有的功能。

五、讨论与心得

在这次实验中,我们学会了同步时序电路设计,了解了同步时序电路设计的方法。我在实验中深刻体会到了实验当中出现的问题和解决的办法,以及协作的重要性。在这次实验当中,我在实验当中遇到了难以调出仿真波形,仿真代码的写作上面出现问题这几个问题,所幸通过老师和同学的帮助,这些问题顺利解决了,在开发板上面的实验结果也验证了这个结果。