浙江水学

本科实验报告

课程名称:		计算机逻辑设计基础
姓	名:	刘晨
学	院:	计算机科学与技术学院
专	业:	图灵班
学	号:	3190104666
指导教师:		董亚波

2020年11月9日

浙江大学实验报告

课程名称: 计算机逻辑设计基础 实验类型: 综合

实验项目名称: 加法器、加减法器和 ALU 基本原理与设计

学生姓名: 刘晨 专业: 图灵 1901 学号: 3190104666

同组学生姓名: 指导老师: 董亚波

实验地点: 东 4-509 实验日期: 2020 年 11 月 9 日

一、实验目的和要求

掌握一位全加器的工作原理和逻辑功能

掌握串行进位加法器的工作原理和进位延迟

掌握减法器的实现原理

掌握加减法器的设计方法

掌握 ALU 基本原理及在 CPU 中的作用

掌握 ALU 的设计方法

二、实验内容和原理

内容:

任务1:原理图方式设计4位加减法器

任务 2: 实现 4 位 ALU 及应用设计

原理:

任务1:

1位全加器原理:

三个输入位:数据位 Ai 和 Bi,低位进位输入 Ci

二个输出位: 全加和 Si, 进位输出 Ci+1

多位串行进位加法器原理:

由一位全加器将进位串接构成 低位进位 CO 为 O, Ci 为高位进位输出

1位加减法器原理:

用负数补码加法实现,减数当作负数求补码 共用加法器

用"异或"门控制求反,低位进位CO为1

多位串行进位全减器原理:

用负数补码加法实现,减数当作负数求补码 共用加法器

用"异或"门控制求反,低位进位CO为1

任务 2:

4位 ALU 功能定义:

两个 4 位操作数 A(3:0), B(3:0)

S(1:0) 是 ALU 的功能选择引脚,分别选择选择加、减、与、或操作

S(1:0) = 00: C = A + B

S(1:0) = 01: C = A - B

S(1:0) = 10: C = A & B

 $S(1:0) = 11: C = A \mid B$

ALU 计算得到进位 Co 和结果 C(3:0)

myAnd2b4、myOr2b4分别是4位2输入与门和4位2输入或门

按键去抖动原理:

抖动原因:按键按下或放开时,存在机械震动

抖动时间一般在 10~20ms

按键去抖动方法: 延时一段时间后再监测一次, 以避开机械抖动

三、实验过程和数据记录

任务1: 原理图方式设计4位加减法器

1. 一位全加器的设计

```
21
    module adder_lbit(
22
        input wire a, b, ci,
        output wire s, co);
23
        and m0(c1,a,b);
24
        and ml(c2,b,ci);
25
26
        and m2(c3,a,ci);
        xor m3(s1,a,b);
27
28
        xor m4(s,sl,ci);
        or m5(co,cl,c2,c3);
29
    endmodule
```

图 1 一位全加器的设计代码

2. 一位加减法器的设计




图 2 一位加减法器的设计原理图

3. 四位加法器的设计




图 3 四位加法器的设计原理图

4. 四位加减法器的设计




图 4 四位加减法器的设计原理图

任务 2: 实现 4位 ALU 及应用设计

1. 4位2输入与门的设计

```
`timescale lns / lps
22
    module myAnd2b4(A,
23
24
                     C);
25
26
27
         input [3:0] A;
        input [3:0] B;
28
       output [3:0] C;
29
30
31
32
       AND2
              XLXI_1 (.IO(B[0]),
                     .I1(A[0]),
33
                     .O(C[0]));
34
       AND2
              XLXI 2 (.IO(B[1]),
35
                     .I1(A[1]),
36
                     .O(C[1]));
37
              XLXI 3 (.IO(B[2]),
38
        AND2
                     .I1(A[2]),
39
                     .O(C[2]));
40
41
        AND2
              XLXI 4 (.IO(B[3]),
42
                     .I1(A[3]),
43
                     .O(C[3]));
    endmodule
```

图 5 4位 2 输入与门的设计的 verliog 代码

2.4位2输入或门的设计




图 6 4位 2 输入或门的逻辑原理图

3. MyALU 设计及仿真

设计:




图 7 myALU 设计原理图




图 8 myALU 仿真结果

4. 设计按键数据输入模块

```
module CreateNumber(
        input wire [3:0] btn,
22
        input wire [3:0] sw,
23
        output reg [15:0] num
24
25
        );
        wire [3:0] A,B,C,D;
26
27
28
        initial num <= 16'b1010 1011 1100 1101;
29
        Addsub4b al(.A(num[3:0]),.B(4'b0001),.Ctrl(sw[0]),.S(A));
30
        Addsub4b a2(.A(num[3:0]),.B(4'b0001),.Ctrl(sw[0]),.S(B));
31
32
        //assign C = num[11:8] + 4'd1;
33
        //assign D = num[15:12] + 4'd1;
34
35
        always@(posedge btn[0]) num[3:0] <= A;
36
37
        always@(posedge btn[1]) num[7:4] <= B;
        //always@(posedge btn[2]) num[11:8] <= C;
38
        //always@(posedge btn[3]) num[15:12] <= D;
39
40
    endmodule
41
```

图 9 CreateNumber 模块

5. 设置按键去抖动

```
17 module pbdebounce(
18
       input wire clk lms,
       input wire button,
19
       output reg pbreg
20
21
       );
22
23
       reg [7:0] pbshift;
24
       always@(posedge clk lms) begin
25
          pbshift=pbshift<<1;
26
27
          pbshift[0]=button;
28
          if (pbshift==8'b0)
             pbreg=0;
29
           if (pbshift==8'hFF)
30
31
             pbreg=1;
32
       end
33 endmodule
```

图 10 pbdebounce 模块设计代码

6. 设置时钟模块

```
21 module clkdiv(
22    input clk,
23    input rst,
24    output reg[31:0]clkdiv
25    );
26    always @ (posedge clk or posedge rst) begin
27        if (rst) clkdiv <= 0;
28        else clkdiv <= clkdiv + 1'bl;
29    end
30    endmodule</pre>
```

图 11 时钟模块设计代码

7. DispNum 模块的设计




图 13 DispNum 设计原理图

8. Top 顶层模块的设计

```
module top(
21
               input wire clk,
23
               input wire [1:0]BTN,
              input wire [1:0]SW1.
24
               input wire [1:0]SW2,
25
              output wire [3:0]AN,
output wire [7:0]SEGMENT,
26
27
              output wire BTNX4
28
              wire [15:0] num;
wire [1:0] btn_out;
wire [3:0] C;
30
31
33
              wire Co;
              wire [31:0] clk div;
34
               wire [15:0] disp_hexs;
              assign disp_hexs[15:12] = num[3:0]; //A
assign disp_hexs[11:8] = num[7:4]; //B
assign disp_hexs[7:4] = {3'b000, Co};
assign disp_hexs[3:0] = C[3:0];
36
37
38
39
40
              pbdebounce m0(clk_div[17], BTN [0], btn_out[0]);
pbdebounce m1(clk_div[17], BTN[1], btn_out[1]);
clkdiv m2(.clk(clk),.rst(1'b0),.clkdiv(clk_div));
CreateNumber m3(.btn({1'b0,1'b0,btn_out[0],btn_out[1]}),.sw({1'b0,1'b0,SW1[0],SW1[1]}),.num(num));
41
43
44
               \label{eq:myALU m5}  \begin{tabular}{ll} myALU m5 (.A (num[3:0]), B (num[7:4]), .S (SW2), .C (C), .Co (Co)); \\ dispnum m6 (.clk(clk), .Hexs(disp_hexs), .Les(4'b0), .points(4'b0), .rst(1'b0), .AN (AN), .Segment(SEGMENT)); \\ assign BTNX4 = 1'b0; //Enable button inputs \\ \end{tabular} 
46
47
```

图 14 Top 顶层模块的设计代码

9. 引入 ucf 文件, 在实验板上面模拟

```
1 NET "btn[0]" LOC = W14 | IOSTANDARD = LVCMOS18;
 2 NET "btn[0]" CLOCK DEDICATED ROUTE = FALSE;
 3 NET "btn[1]" LOC = V14 | IOSTANDARD = LVCMOS18;
 4 NET "btn[1]" CLOCK DEDICATED ROUTE = FALSE;
   NET "BTNX4" LOC = W16 | IOSTANDARD = LVCMOS18;
 6
    NET "clk" LOC = AC18 | IOSTANDARD = LVCMOS18;
 8
9
10 NET "SW1[1]"LOC = AA10 | IOSTANDARD = LVCMOS15;
11 NET "SW1[0]"LOC = AB10 | IOSTANDARD = LVCMOS15;
12 NET "SW2[1]"LOC = AA13 | IOSTANDARD = LVCMOS15;
13 NET "SW2[0]"LOC = AA12 | IOSTANDARD = LVCMOS15;
14
15 NET "SEGMENT[0]"LOC = AB22 | IOSTANDARD = LVCMOS33;
16 NET "SEGMENT[1]" LOC = AD24 | IOSTANDARD = LVCMOS33;
17 NET "SEGMENT[2]" LOC = AD23 | IOSTANDARD = LVCMOS33;
18 NET "SEGMENT[3]" LOC = Y21 | IOSTANDARD = LVCMOS33;
19 NET "SEGMENT[4]" LOC = W20 | IOSTANDARD = LVCMOS33;
20 NET "SEGMENT[5]" LOC = AC24 | IOSTANDARD = LVCMOS33;
21 NET "SEGMENT[6]" LOC = AC23 | IOSTANDARD = LVCMOS33;
    NET "SEGMENT[7]" LOC = AA22 | IOSTANDARD = LVCMOS33;
23
24 NET "AN[0]" LOC = AD21 | IOSTANDARD =LVCMOS33;
25 NET "AN[1]" LOC = AC21 | IOSTANDARD =LVCMOS33;
26 NET "AN[2]" LOC = AB21 | IOSTANDARD =LVCMOS33;
27 NET "AN[3]" LOC = AC22 | IOSTANDARD =LVCMOS33;
```

图 15 ucf 文件代码

实验结果如下:

如果 S0=0, 那么按按钮 1, 数字板上的第一个数字增大 1; 如果 S0=1, 那么按按钮 1, 数字板上的第一个数字减小 1; 如果 S1=0, 那么按按钮 2, 数字板上的第二个数字增大 1; 如果 S1=1, 那么按按钮 2, 数字板上的第二个数字减小 1; S2, S3 负责控制进行的运算。

S2	S3	进行运算
0	0	+
0	1	-
1	0	&
1	1	

调节前两个数字分别为 A, B, 拨动开关 S2, S3, 结果如下:

S2	S3	结果	原因
0	0	AB15	A+B=1010+1011=10101 (15)
0	1	AB0F	1A-B=11010-1011=1111 (F)
1	0	AB0A	A&B=1010&1011=1010 (A)
1	1	AB0B	A B=1010 1011=1011 (B)



图 16 结果图 (AB)

注:结果图从左到右,从上到下分别是开关位于00,01,10,11的结果,以下同。调节前两个数字分别为7,8,拨动开关S2,S3,结果如下:

S2	S3	结果	原因
0	0	780F	7+8=0111+1000=1111 (F)
0	1	780F	17-8=10111-1000=1111 (F)
1	0	7800	7&8=0111&1000=0000(0)

1 | 1 | 780F | 7 | 8=0111 | 1000=1111 (F)




图 17 结果图 (78)

调节前两个数字分别为7, F, 拨动开关S2, S3, 结果如下:

S2	S3	结果	原因
0	0	7F16	7+F=0111+1111=10110 (16)
0	1	7F08	17-F=10111-1111=1000(8)
1	0	7F07	7&F=0111&1111=0111(7)
1	1	7F0F	7 F=0111 1111=1111 (F)




图 18 结果图 (7F)

四、实验结果分析

总体和预期实验结果内容一致。

硬件描述代码和原理图所要实现的功能一致。

仿真结果符合预期。

Verliog 代码内容实现了预期功能。

实验板上面的结果实现了预期的运算功能。

五、讨论与心得

在画结构图的时候,出现了奇特的情况,之后原先应该是输出端的变成了输入端,并且查看硬件描述代码,出现了一个 S=dummy (3:0)。于是进行了思考,发现输出端和输入端在画线的时候并不确定,并不是原理图里面应该是输出的地方就会自动变成输出,如果发现出现了不正常的地方,应该点击来转换为输出。