

HV28 SRAM Analysis

WAT V_t / I_{dsat} 轉換、Read SNM 與 Write Margin Test

文件目的與適用範圍

本文件以繁體中文整理目前分析工具實際使用的計算流程。輸入資料以 WAT 量測之 PU、PG、PD 閾值電壓 V_t 與飽和電流 I_{dsat} 為主，轉換為簡化驅動係數後建立 Read SNM 與 Write Margin 趨勢。此模型適合比較 Lot/Wafer、VDD 與 WAT Target，不等同 foundry PDK、BSIM model card、實測 WT V_{min} 或量產 sign-off。

輸出項目	本工具採用的定義
幾何 Read SNM	Read butterfly 左右兩個眼區各自可容納的最大正方形，取較小正方形的邊長作為主要 Read SNM。
解析式 RSNM	依長通道平方律假設計算的獨立參考值，對應目前程式實作的式 (15)。
Write Margin Test	在 PG 仍可克服 PU 的條件下，寫入低位元線可容許上升的最大電壓裕量；VDD sweep 再估計 margin 消失的邊界。

符號與單位

電壓單位為 V， I_{dsat} 單位為 μA ， β 單位為 $\mu A/V^2$ 。報告中的 V_{in} 與 V_{out} 均為實際電壓座標，而非 0 至 1 的正規化比例。

式 (0) 常用 WAT 單位轉換

$$V_T[V] = 10^{-3} V_T[mV], \quad I_{DSAT}[\mu A] = 10^3 I[mA] = 10^6 I[A] = 10^{-3} I[nA]$$

Excel loader 亦支援 V / mV / μV / nV 與 A / mA / μA / nA / pA；所有資料先統一成 V 與 μA ，再進入下列模型。

1. WAT 校正與驅動能力比例

PU、PG、PD 分別由其 WAT V_t 與 I_{dsat} 校正。為避免工作電壓接近 V_t 時分母趨近零，程式將有效 overdrive 的下限設為 0.05 V。

式 (1) WAT 校正後的驅動係數

$$\beta = \frac{2I_{DSAT}}{[\max(V_{WAT} - |V_T|, 0.05)]^2}$$

由 β 得到含 V_t 影響的驅動能力比；同時保留直接以 I_{dsat} 計算的簡化比值，方便對照原始 WAT。PU、PG、PD 必須各自使用同一量測電壓與一致電流單位，PMOS V_t 在程式中取絕對值。

式 (2) β 驅動能力比例

$$CR_\beta = \frac{\beta_{PD}}{\beta_{PG}}, \quad PUR_\beta = \frac{\beta_{PG}}{\beta_{PU}}$$

式 (3) I_{dsat} 直接比例

$$CR_I = \frac{I_{DSAT, PD}}{I_{DSAT, PG}}, \quad PUR_I = \frac{I_{DSAT, PG}}{I_{DSAT, PU}}$$

目前介面中的 Channel Length 與 PU / PG / PD Width 用來建立幾何比例參考：

式 (4) 6T 幾何 Cell Ratio 與 Pull-up Ratio

$$CR_W = \frac{W_{PD}}{W_{PG}}, \quad PUR_W = \frac{W_{PG}}{W_{PU}}$$

重要：因輸入的 I_{dsat} 是總電流 μA ，已含量測元件的尺寸效應，所以目前不再將 W/L 乘入 β 。只有取得 WAT test-key 的 W/L 或單位寬度電流 $\mu A/\mu m$ 時，才適合進一步縮放至 SRAM cell 尺寸。

2. 簡化平方律 MOS 電流模型

下列分段電流式分別套用於 PU、PG 與 PD。它保留 cutoff、linear 與 saturation 三種區域，但不包含短通道效應、DIBL、速度飽和、通道長度調變及溫度相關的完整 PDK 參數。

式 (5) 有效 overdrive

$$V_{OV} = V_{GS} - V_T$$

式 (6a) 截止區

$$I_D = 0, \quad (V_{OV} \leq 0 \text{ or } V_{DS} \leq 0)$$

式 (6b) 線性區

$$I_D = \beta \left(V_{OV} V_{DS} - \frac{V_{DS}^2}{2} \right), \quad 0 < V_{DS} < V_{OV}$$

式 (6c) 飽和區

$$I_D = \frac{1}{2} \beta V_{OV}^2, \quad V_{DS} \geq V_{OV}$$

3. Read VTC 與幾何 Read SNM

對每一個 V_{in} ，程式在 V_{out} 位於 0 到 VDD 的範圍內，以二分法求解儲存節點的電流平衡。Read 狀態下，PG 經由已預充電的 bitline 接至儲存節點，WL 與 BL 電壓由 Model Settings 的比例設定。

式 (7) 反相器節點電流平衡

$$I_{PU}(V_{DD} - V_{in}, V_{DD} - V_{out}) + I_{ACC} - I_{PD}(V_{in}, V_{out}) = 0$$

I_{ACC} 定義為流入儲存節點 Q 的有號電流，因此 bitline 高於或低於 Q 時使用不同方向。

式 (8a) BL 高於或等於 Q 時的 access 電流

$$I_{ACC} = I_{PG}(V_{WL} - Q, V_{BL} - Q), \quad V_{BL} \geq Q$$

式 (8b) BL < Q 時的 access 電流

$$I_{ACC} = -I_{PG}(V_{WL} - V_{BL}, Q - V_{BL}), \quad V_{BL} < Q$$

3.1 Butterfly 曲線與最大內接正方形

六顆 MOS 獨立輸入時，直接曲線由右側反相器建立，第二條曲線使用左側反相器 VTC 的數值反函數，因此 PUL / PGL / PDL 與 PUR / PGR / PDR mismatch 可形成不同大小的兩個眼區。程式以數值 trip point 分區，分別搜尋最大軸向正方形；最終 Read SNM 取兩個正方形邊長中的較小值。

式 (9) 幾何 Read SNM

$$s_i = \max \{s : [x, x + s] \times [y, y + s] \subseteq \mathcal{L}_i\}, \quad \text{RSNM}_{\text{geom}} = \min(s_1, s_2)$$

式 (10) 伏特轉毫伏

$$\text{RSNM}_{\text{geom}}(\text{mV}) = 1000 \text{RSNM}_{\text{geom}}(\text{V})$$

判讀重點：SNM 的工程數值是正方形邊長，不是正方形面積；邊長越大代表靜態抗雜訊能力越高，但不應直接解讀為 SRAM 的 $V_{\min}$ 。

4. 解析式 Read SNM 參考

工具另提供長通道解析式作為獨立參考，基礎為使用者提供教材 High-Speed CMOS Circuit Technology 第 3.4.2 節之 Eq. 3.36。原式假設 PU、PG、PD 共用一個 threshold voltage；本工具將三組 WAT V_t 映射為算術平均的有效閾值。

式 (11) 解析式參數定義

$$q = \frac{\beta_{\text{PU}}}{\beta_{\text{PG}}}, \quad r = \frac{\beta_{\text{PD}}}{\beta_{\text{PG}}}, \quad V_{\text{TH, eff}} = \frac{|V_{T, \text{PU}}| + V_{T, \text{PG}} + V_{T, \text{PD}}}{3}$$

式 (12) 中間電壓

$$V_S = V_{\text{DD}} - V_{\text{TH, eff}}, \quad V_R = V_S - \frac{r}{r+1} V_{\text{TH, eff}}$$

式 (13) 解析係數 k

$$k = \frac{r}{r+1} \left[\sqrt{\frac{r+1}{(r+1) - V_S^2/V_R^2}} - 1 \right]$$

只有在所有分母非零、根號內為非負值，且結果位於 0 至 V_{DD} 的物理範圍內時，程式才輸出解析式 RSNM。

式 (14a) 解析項 A

$$A = \frac{V_{\text{DD}} - \frac{2r+1}{r+1} V_{\text{TH, eff}}}{1 + \frac{r}{k(r+1)}}$$

式 (14b) 解析項 B

$$B = \frac{V_{\text{DD}} - 2V_{\text{TH, eff}}}{1 + \frac{k}{q} + \sqrt{\frac{r}{q}(1 + 2k + \frac{r}{q}k^2)}}$$

式 (15) 解析式 Read SNM

$$\text{RSNM}_{\text{analytical}} = V_{\text{TH, eff}} - \frac{A-B}{k+1}$$

5. Write Margin Test

預設寫入條件為 $WL = VDD$ 、低位元線 $BL = 0V$ 、高位元線 $BLB = VDD$ ，用於寫入 $Q = 0$ 。Write VTC 本來就不對稱，因此本工具不以 butterfly 內接正方形定義寫入能力，而是計算低位元線方向的 Write Trip Margin。

式 (16) Hold 狀態的 trip point

$$V_{out, hold}(V_{TRIP}) = V_{TRIP}$$

式 (17) 寫入時 PU 與 PG 電流比較

$$I_{PU, trip} = I_{PU}(V_{DD}, V_{DD} - V_{TRIP}), \quad I_{ACC, write} = I_{PG}(V_{WL} - V_{BL}, V_{TRIP} - V_{BL})$$

式 (18) Write Trip Margin

$$WTM = \max \{ V_{BL} - V_{BL, nom} : V_{BL} < V_{TRIP}, I_{ACC, write} \geq I_{PU, trip} \}$$

程式在 nominal low BL 與 V_{TRIP} 之間用二分法尋找極限。數值越大，表示低位元線即使因雜訊而上升，PG 仍有較大的餘裕克服 PU；Margin 為 0 則代表這組簡化條件下 PG 無法建立正的寫入裕量。

5.1 VDD Sweep 與寫入邊界

Write Margin 分頁對每一列 VDD，使用該列 PU / PG / PD 的 V_t 與 I_{dsat} 重新校正 β 。當相鄰兩列分別為 NO WRITE MARGIN 與 WRITABLE 時，程式先對 V_t 、 I_{dsat} 做線性插值，再以二分法尋找邊界。

式 (19) 相鄰 VDD 點的 WAT 參數插值

$$X(V) = X_1 + \frac{V - V_1}{V_2 - V_1}(X_2 - X_1), \quad X \in \{V_t, I_{DSAT}\}$$

式 (20) 預估 Write Margin 邊界

$$V_{DD, boundary} : WTM(V_{DD, boundary}) \rightarrow 0^+$$

此邊界是 cell-level compact-model 參考，不是 Select_Write V_{min} 。實際 WT 結果還包含 array、decoder、wordline / bitline RC、sense / write driver、測試條件與 weakest-bit 統計。

6. 使用與判讀限制

可用於	不應單獨用於
同一組假設下比較 Lot/Wafer WAT 與 WAT Target	晶圓廠 sign-off 或取代 PDK / BSIM
觀察 PU / PG / PD V_t 、 I_{dsat} 與 Read / Write margin 的相對趨勢	把 RSNM 或 Write Margin 邊界直接視為 Read / Write V_{min}
建立合理的 28 nm 工程數據樣本與討論基準	推論完整 24 Mb array 的 fail probability 或 yield

建議以完整 WT 的 Scan4N、Select_Write、Select_Read V_{min} 建立統計相關性，再判斷 datasheet WAT Target 是否落在合理製程視窗內。

公式來源：解析式 Read SNM 參考 High-Speed CMOS Circuit Technology，第 3.4.2 節 Eq. 3.36。版本：2026-08-03。