

半導體元件教學教材

MOS 能帶、費米能階與載子流動

從 Gate–Oxide–Silicon 到 MOSFET Cutoff / Linear / Saturation

理想長通道 · Normalized 教學模型 · $V_s = V_b = 0$

配合 *Junction & Interface Carrier Visualizer*

繁體中文版 | 2026 年 8 月

使用說明

教材定位 本教材以能帶圖與介面載子為核心，建立 MOS capacitor 與長通道 MOSFET 的連續學習路徑。讀者應具備基本電荷、電位與指數函數概念。

每一章依序回答三個問題：外加電壓改變了哪一個能階？介面載子為何增加或減少？如何用完整不等式判斷操作區？

物理基本式：可用於一般 MOS 元件的符號推導。

Normalized 教學式：採 $|\phi_F^*| = 0.30 \text{ V}$ 、 $V_T = 0.80 \text{ V}$ 、 $k = 1$ ，對應模擬器的定性圖。

模型邊界：不輸入 C_{ox} 、 t_{ox} 、 N_A/N_D 、 μ 、 W/L ，因此不宣稱絕對電流、電容或臨界電壓。

學習成果

能從 E_{vac} 、 E_c 、 E_i 、 E_F 、 E_v 判斷能帶彎曲與多數 / 少數載子。

能推導 $\psi_s = \pm 2|\phi_F|$ 為強反轉條件。

能判定 P-type 與 N-type MOS capacitor 的 accumulation、flat-band、depletion、inversion。

能正確使用 $V_{GD} \leq V_T$ 判斷 nMOS 飽和，而不把 $V_{GD} \geq V_T$ 誤認為飽和。

能從通道電荷積分得到線性區與飽和區平方律。

能解讀 normalized I-V、C-V、3D 能帶與介面載子流向。

教材導覽

1. 第 1–3 章：能量、費米能階、載子統計與 MOS 疊層。
2. 第 4–6 章：MOS capacitor 四種狀態、P/N 對稱與 C-V。
3. 第 7–10 章：MOSFET 通道、操作區、電流推導與 pMOS。
4. 第 11–12 章：例題、模擬實驗、自我測驗與解答。

第 1 章 能帶圖的語言

把電位、電子能量與能階位置連在一起

1.1 五條常用能階

符號	名稱與判讀
E_{vac}	真空能階；電子剛好脫離材料所需的參考能量。
E_c	導帶底；接近 E_c 的電子可參與導電。
E_i	本徵能階；用來判讀 E_F 相對於本徵狀態的位置。
E_F	費米能階；熱平衡時整個連通系統具有共同 E_F 。
E_v	價帶頂；價帶缺電子形成電洞。

矽的 E_c 、 E_i 、 E_v 在純靜電位下會近似平行移動；能隙 $E_g = E_c - E_v$ 保持不變。 E_{vac} 也隨局部電位平移，但不同材料間的電子親和力與能帶偏移可造成額外落差。

1.2 電位與電子能量的負號

$$E_{electron}(x) = E_{reference} - q\psi(x)$$

$$\Delta E_c = \Delta E_i = \Delta E_v = -q\Delta\psi$$

關鍵負號 $q > 0$ ，但電子帶負電。局部電位 ψ 上升時，電子位能下降，所以 E_c 、 E_i 、 E_v 向下彎； ψ 下降時則向上彎。

1.3 平衡與非平衡費米能階

熱平衡且沒有外加偏壓時，連通結構的 E_F 必須對齊。施加偏壓後，不同端點的電化學勢分離；MOSFET 通道可用電子準費米能階 E_{Fn} 與電洞準費米能階 E_{Fp} 描述。

$$E_F(\text{terminal 2}) - E_F(\text{terminal 1}) = -q[V_2 - V_1]$$

第 2 章 費米能階與載子濃度

先掌握 *bulk*，再討論 *interface*

2.1 非簡併近似

$$\begin{aligned}n &= n_i \exp[(E_F - E_i)/(kBT)] \\p &= n_i \exp[(E_i - E_F)/(kBT)] \\np &= n_i^2\end{aligned}$$

載子統計式中的 E_F 、 E_i 與 kBT 都是能量。若改以電位表示， $V_{th} = kBT/q$ 是熱電壓；後文 MOSFET 的 V_T 是臨界電壓。兩者不可混用。在室溫附近 V_{th} 約為 25.9 mV。

2.2 Fermi potential 的符號慣例

$$\begin{aligned}\text{P-type: } \phi_F &= V_{th} \ln(N_A/n_i) > 0 \\ \text{N-type: } \phi_F &= -V_{th} \ln(N_D/n_i) < 0\end{aligned}$$

本教材以 $\text{body } E_F = 0$ 作為能量基準。P-type bulk 的 E_i 位於 E_F 上方；N-type bulk 的 E_i 位於 E_F 下方。摻雜型別改變時，圖形與操作電壓呈鏡像。

2.3 表面載子濃度

$$\begin{aligned}n_s/n_0 &= \exp(\psi_s/V_{th}) \\p_s/p_0 &= \exp(-\psi_s/V_{th}) \\(n_s/n_0)(p_s/p_0) &= 1\end{aligned}$$

讀圖方法 $\psi_s > 0$ 使電子濃度指數增加、電洞濃度指數減少； $\psi_s < 0$ 則相反。這個規則與 P/N bulk 無關，bulk 型別只決定哪一種是多數載子。

第 3 章 Gate–Oxide–Silicon 疊層

外加 V_g 如何迫使能階重新排列

3.1 三個區域的角色

Metal gate：大量自由載子重新分布，在 oxide 一側形成面電荷。

Oxide：理想情況不提供 DC 導電載子；主要承受電場與電位降。

Silicon：能帶彎曲改變表面載子濃度，形成 accumulation、depletion 或 inversion。

3.2 Gate 與 body 的 EF 分離

$$E_{FG} - E_{FB} = -qV_G \quad (\text{body} = 0 \text{ V})$$

正 V_g 會使 gate 的電子費米能階相對 body 向下移；負 V_g 則向上移。圖中的 oxide 能帶斜率代表電場與電位降，不代表 oxide 內有可自由流動的通道載子。

3.3 本模擬器的 surface-potential mapping

$$\psi_s^* = 0.95 \tanh[V_g / (1.25 \text{ V})]$$

星號表示 normalized 教學量。此平滑函數只是把手動 V_g 映射到有限範圍的 ψ_s^* ，讓四種狀態連續顯示；它不是由 Poisson 方程與 Cox 自洽求得的製程模型。

第 4 章 P-type MOS Capacitor 四種狀態

電洞累積 → 耗盡 → 電子反轉

4.1 操作區完整條件

$$\begin{aligned}\psi_s < 0 &\rightarrow \text{Accumulation} \\ \psi_s = 0 &\rightarrow \text{Flat-band} \\ 0 < \psi_s < 2\phi_F &\rightarrow \text{Depletion} \\ \psi_s \geq 2\phi_F &\rightarrow \text{Strong inversion}\end{aligned}$$

4.2 Accumulation

負 V_g 在 gate 端形成負電荷，吸引 P-type bulk 的多數載子電洞靠近 Si/oxide 介面。 $\psi_s < 0$ ，矽能帶向上彎， ψ_s 增加、 n_s 減少。電洞只在矽側重分布，不穿越理想 oxide。




圖 4-1 P-type MOS capacitor 累積：電洞朝介面增加，gate / oxide / silicon 能帶同步顯示。

4.3 Flat-band 與 Depletion

在本 normalized 模型中 $V_g \approx 0$ 對應 $\psi_s \approx 0$ ，因此矽內 E_c 、 E_i 、 E_v 近似水平。 V_g 轉正後，電洞被介面排斥，留下不可移動的受體離子，形成耗盡區；此時尚未建立足量電子反轉層。




圖 4-2 P-type MOS capacitor 耗盡：介面電洞下降，耗盡區展開。

4.4 Strong inversion 與 $2\phi_F$ 推導

$$n_0 = n_i^2 / N_A$$

$$n_s = n_0 \exp(\psi_s / V_{th})$$

強反轉起點常定義為表面少數載子電子濃度 n_s 等於 bulk 多數載子濃度 $p_0 \approx N_A$ 。令 $n_s = N_A$ ：

$$N_A = (n_i^2 / N_A) \exp(\psi_s / V_{th})$$

$$\exp(\psi_s / V_{th}) = (N_A / n_i)^2$$

$$\psi_s = 2V_{th} \ln(N_A / n_i) = 2\phi_F$$

結論 P-type bulk 的強反轉條件是 $\psi_s = +2\phi_F$ 。常見教材寫成 $2\phi_B$ ；只要符號定義一致， $|\phi_B| = |\phi_F|$ 。




圖 4-3 P-type MOS capacitor 反轉：電子形成介面層，矽能帶向下彎。

4.5 本章讀圖重點

V_g 由負轉正時，P-type 表面依序由電洞累積、耗盡，最後形成電子反轉層。

$\psi_s > 0$ 時 E_c 、 E_i 、 E_v 向下彎；表面電子濃度依 $\exp(\psi_s/V_{th})$ 增加。

$\psi_s = 2\phi_F$ 是 strong-inversion 起點，不等同於精確的 gate threshold voltage。

第 5 章 N-type MOS Capacitor 與鏡像規則

把所有電壓與載子角色同時反轉

$$\begin{aligned}\psi_s > 0 &\rightarrow \text{Accumulation} \\ \psi_s = 0 &\rightarrow \text{Flat-band} \\ -2|\phi_F| < \psi_s < 0 &\rightarrow \text{Depletion} \\ \psi_s \leq -2|\phi_F| &\rightarrow \text{Strong inversion}\end{aligned}$$

N-type bulk 的多數載子是電子。正 V_g 使電子累積；負 V_g 排斥電子並先形成耗盡，之後由電洞形成反轉層。強反轉推導與 P-type 完全對稱，只是 ψ_s 與 ϕ_F 皆為負。

N-type strong inversion: $\psi_s = -2|\phi_F|$




圖 5-1 N-type MOS capacitor 反轉：負 V_g 使電洞在介面增加。

5.1 P/N 狀態對照

Bulk	V _g 方向	狀態	介面主要變化
P-type	負	Accumulation	電洞增加
P-type	正且較小	Depletion	電洞減少、受體離子顯露
P-type	正且較大	Inversion	電子形成反轉層
N-type	正	Accumulation	電子增加
N-type	負且較小	Depletion	電子減少、施體離子顯露
N-type	負且較大	Inversion	電洞形成反轉層

第 6 章 Interface carrier、I-V 與 C-V

載子可在矽內重分布，但理想 oxide 阻擋 DC gate current

6.1 載子流向與數量

MOS capacitor 改變 V_g 時，gate 面電荷與矽表面電荷以相反符號建立。箭頭表示載子在矽內朝介面或離開介面的淨重分布；點的疏密表示相對數量，不代表絕對 cm^{-3} 。

Ideal oxide: $I_g \approx 0$

6.2 MOS capacitance

$$C_{\text{MOS}} = (C_{\text{ox}}^{-1} + C_s^{-1})^{-1}$$

在 accumulation，介面可快速提供多數載子，C 接近 C_{ox} 。進入 depletion 後耗盡層增厚、 C_s 下降，因此總電容下降。強反轉時的結果取決於少數載子能否跟上 AC 訊號。

Low-frequency：少數載子可生成 / 復合，反轉端電容回升並接近 C_{ox} 。

High-frequency：少數載子來不及響應，理想反轉端維持接近 C_{min} 。




圖 6-1 Normalized MOS capacitor I-V / C-V： I_g 約為零，低頻與高頻反轉端不同。

模型提醒 介面曲線只顯示 normalized $C/C_{\max}$ 。沒有 C_{ox} 、 t_{ox} 與摻雜濃度時，不可把縱軸當作法拉或擷取真實 oxide thickness。

第 7 章 MOSFET：由反轉層變成通道

Source 與 body 同電位，drain 建立橫向電場

7.1 nMOS 結構

P-type body 內放入 n+ source 與 n+ drain。當 V_{GS} 足夠正，gate 下方形成電子反轉層，連接 source 與 drain； V_{DS} 再建立沿通道的電位梯度。

$$\begin{aligned} V_{\text{S}} &= V_{\text{B}} = 0 \\ E_{\text{F}}(\text{source}) &= E_{\text{F}}(\text{body}) = 0 \\ E_{\text{F}}(\text{drain}) &= -qV_{\text{DS}} \\ E_{\text{F}}(\text{gate}) &= -qV_{\text{GS}} \end{aligned}$$

7.2 局部通道餘裕

$$\text{Local inversion drive} = V_{\text{GS}} - V_{\text{T}} - V(x)$$

靠近 source 時 $V(x) \approx 0$ ，反轉電荷最大；往 drain 方向 $V(x)$ 增加，局部反轉電荷減少。當 drain 端的局部餘裕降到零，產生 pinch-off。

3D 能帶 三維圖的 x 軸沿 source→drain，y 軸沿介面寬度，z 軸為 normalized energy。它用來
看空間趨勢，不是自洽 TCAD 解。

第 8 章 nMOS 操作區與 VGD 判斷

Cutoff、*Linear*、*Saturation* 的完整不等式

8.1 定義 overdrive

$$VOV = VGS - VT$$

操作區	條件	通道圖像
Cutoff	$VGS \leq VT$	無強反轉通道；理想平方律令 $ID = 0$
Linear	$VGS > VT$ 且 $0 \leq VDS < VOV$	source 到 drain 均有反轉層
Saturation	$VGS > VT$ 且 $VDS \geq VOV$	drain 端 pinch-off

8.2 VGD 等價推導

$$VGD = VGS - VDS$$


$$VDS \geq VGS - VT$$

$$\Leftrightarrow VGS - VDS \leq VT$$

$$\Leftrightarrow VGD \leq VT$$

常見錯誤 對 nMOS 而言， $VGD \geq VT$ 不是飽和條件。 $VGD > VT$ 代表 drain 端仍有反轉通道，屬於 linear； $VGD = VT$ 是 pinch-off 起點； $VGD < VT$ 才在 saturation。

8.3 三張圖快速比較






圖 8-3 Saturation : drain 端 pinch-off · 通道電荷在末端趨近零。

8.4 三區比較重點

Cutoff 看 V_{GS} 是否超過 V_T ；尚未形成強反轉通道。

Linear 看 drain 端是否仍滿足 $V_{GD} > V_T$ ；通道從 source 連續到 drain。

Saturation 看 $V_{GD} \leq V_T$ ；pinch-off 是 drain 端局部反轉電荷趨近零，不代表載子停止流動。

第 9 章 長通道 Drain Current 推導

從局部反轉電荷積分到平方律

9.1 漸變通道近似

先保留 C_{ox} 、 μ 、 W 、 L 作為符號，建立一般推導；模擬器最後把它們合併成 $normalized\ k = 1$ ，不要求使用者輸入製程參數。

$$|Q_{inv}(x)| = C_{ox}[V_{GS} - V_T - V(x)]$$

$$I_D = \mu W |Q_{inv}(x)| dV/dx$$

從 source 的 $V = 0$ 積分到 drain 的 $V = V_{DS}$ ，並令 $k = \mu C_{ox}(W/L)$ ：

$$I_D L = \mu W C_{ox} \int_0^{V_{DS}} [V_{GS} - V_T - V] dV$$

$$I_D = k[(V_{GS} - V_T)V_{DS} - V_{DS}^2/2], 0 \leq V_{DS} < V_{OV}$$

9.2 飽和電流

飽和起點 $V_{DS} = V_{OV}$ 。把 V_{OV} 代入線性式：

$$I_{D,sat} = k[V_{OV}^2 - V_{OV}^2/2] = (k/2)V_{OV}^2$$

$$I_{D,sat} = (k/2)(V_{GS} - V_T)^2$$

理想長通道模型忽略 channel-length modulation，因此進入飽和後 I_D 對 V_{DS} 保持常數。真實元件通常仍有有限斜率。

9.3 邊界連續性

$$I_{D,linear}(V_{DS} = V_{OV}) = I_{D,saturation} = (k/2)V_{OV}^2$$

數值實作 程式在 $V_{DS} = V_{OV}$ 使用 10^{-12} V 容差，避免二進位浮點誤差把理論邊界錯判成 linear。




圖 9-1 nMOS normalized output I-V 與 gate capacitance partition。

9.4 從曲線辨識操作區

固定 V_{GS} 時， I_D 在小 V_{DS} 近似線性增加。

V_{DS} 接近 V_{OV} 時曲線轉折，對應 drain 端 pinch-off。

理想模型的飽和段水平；真實元件因 channel-length modulation 會略為上升。

第 10 章 pMOS 與電容分配

使用 *magnitude form* 避免負號混亂

10.1 pMOS 操作區

N-type body 對應 pMOS。令 $V_{SG} = V_S - V_G$ 、 $V_{SD} = V_S - V_D$ ，並以 $|V_{TP}|$ 表示臨界電壓大小：

$$\begin{aligned} \text{On:} \quad & V_{SG} > |V_{TP}| \\ \text{Linear:} \quad & 0 \leq V_{SD} < V_{SG} - |V_{TP}| \\ \text{Saturation:} \quad & V_{SD} \geq V_{SG} - |V_{TP}| \end{aligned}$$


若採傳統 drain-current 正方向，pMOS 的 signed ID 為負；教材常以 $|ID|$ 顯示大小。P/N 鏡像偏壓會得到相同電流大小與相反符號。

$$\begin{aligned} |ID|_{\text{linear}} &= k[(V_{SG} - |V_{TP}|)V_{SD} - V_{SD}^2/2] \\ |ID|_{\text{sat}} &= (k/2)(V_{SG} - |V_{TP}|)^2 \end{aligned}$$


pMOS · N-type bulk · $V_{GS} = -1.80 \text{ V}$ · $V_{DS} = -1.30 \text{ V}$ · $V_S = V_B = 0$

pMOS cross-section — Saturation

$V_{GS} = -1.80 \text{ V}$ · $V_{DS} = -1.30 \text{ V}$ · $V_S = V_B = 0$



3D gate-controlled bands — Saturation



Live mathematical derivation (normalized long-channel model, $k=1$)

$$V_S = V_B = 0, \quad |V_{TP}| = 0.800 \text{ V}, \quad V_{OV} = V_{SG} - |V_{TP}| = 1.800 - 0.800 = +1.000 \text{ V}$$

$$V_{SG} = -V_{GS} = 1.800 \text{ V}, \quad V_{SD} = -V_{DS} = 1.300 \text{ V}, \quad V_{GD} = -0.500 \text{ V}$$

$$|I_D| = \frac{1}{2}(1.000)^2 = 0.5000 \Rightarrow \text{Saturation}$$

$$|I_D| = 0, \quad V_{SG} \leq |V_{TP}|$$

$$|I_D| = k[(V_{SG} - |V_{TP}|)V_{SD} - \frac{V_{SD}^2}{2}], \quad 0 \leq V_{SD} < V_{OV}$$

$$|I_D| = \frac{k}{2}(V_{SG} - |V_{TP}|)^2, \quad V_{SD} \geq V_{OV}$$

圖 10-1 pMOS saturation：電洞通道與 nMOS 呈鏡像。

10.2 MOSFET intrinsic capacitance

$$C_0 = C_{ox}WL$$

$$\text{Linear: } C_{gs} \approx C_{gd} \approx C_0/2$$

$$\text{Saturation: } C_{gs} \approx 2C_0/3, \quad C_{gd} \approx 0$$

上述是忽略 overlap 的長通道極限。模擬器以平滑函數在區域間過渡，只顯示 normalized capacitance。




圖 10-2 pMOS normalized I-V 與 C-V；橫軸電壓方向與 nMOS 鏡像。

10.3 pMOS 鏡像檢查

把 nMOS 的 P-type body、電子與正偏壓，分別換成 N-type body、電洞與負偏壓。

區域判定使用 V_{SG} 、 V_{SD} 與 $|V_{TP}|$ 的正值大小，避免 signed inequality 混亂。

若採傳統 I_D 正方向，pMOS 電流為負；若比較導通能力，通常看 $|I_D|$ 。

第 11 章 完整例題與推導

每題都先判區，再代公式

例題 1 | P-type MOS capacitor

已知 normalized $V_g = +1.60 \text{ V}$ 、 $|\phi_F^*| = 0.30 \text{ V}$ 。判斷操作區與能帶方向。

$$\begin{aligned}\psi_s^* &= 0.95 \tanh(1.60/1.25) = +0.814 \text{ V} \\ 2|\phi_F^*| &= 0.600 \text{ V}\end{aligned}$$

因 $\psi_s^* > +0.600 \text{ V}$ ，為 strong inversion。 $\Delta E_{c,i,v} = -q\psi_s^*$ ，所以矽表面能帶向下移；電子增加並形成反轉介面層。

例題 2 | nMOS linear

令 $V_T = 0.80 \text{ V}$ 、 $k = 1$ 、 $V_{GS} = 1.80 \text{ V}$ 、 $V_{DS} = 0.50 \text{ V}$ 。

$$\begin{aligned}V_{OV} &= 1.80 - 0.80 = 1.00 \text{ V} \\ 0 &\leq 0.50 < 1.00 \rightarrow \text{Linear} \\ I_D &= (1.00)(0.50) - (0.50)^2/2 = 0.375\end{aligned}$$

亦可用 $V_{GD} = 1.80 - 0.50 = 1.30 \text{ V} > V_T$ 驗證 drain 端仍有反轉層。

例題 3 | nMOS saturation

保持 $V_{GS} = 1.80 \text{ V}$ ，改令 $V_{DS} = 1.30 \text{ V}$ 。

$$\begin{aligned}V_{OV} &= 1.00 \text{ V} \\ V_{DS} = 1.30 \text{ V} &\geq V_{OV} \rightarrow \text{Saturation} \\ V_{GD} = 0.50 \text{ V} &\leq V_T \\ I_D &= (1/2)(1.00)^2 = 0.500\end{aligned}$$

例題 4 | pMOS saturation

令 $V_S = 0$ 、 $V_G = -1.80 \text{ V}$ 、 $V_D = -1.30 \text{ V}$ 、 $|V_{TP}| = 0.80 \text{ V}$ 、 $k = 1$ 。

$$\begin{aligned}V_{SG} &= 1.80 \text{ V}, \quad V_{SD} = 1.30 \text{ V} \\ V_{OV,p} &= 1.80 - 0.80 = 1.00 \text{ V} \\ V_{SD} &\geq V_{OV,p} \rightarrow \text{Saturation}\end{aligned}$$

$$|ID| = (1/2)(1.00)^2 = 0.500$$

第 12 章 模擬實驗與自我測驗

把公式、能帶與載子圖同步驗證

12.1 建議實驗

1. 選 MOS Capacitor、P-type bulk；從負 V_g 緩慢掃到正 V_g ，記錄四個操作區的 ψ_s 、能帶方向與介面載子。
2. 切換 N-type bulk，使用相反 V_g 重複實驗，驗證鏡像關係。
3. 選 MOSFET、P-type bulk；固定 $V_{GS} = 1.80\text{ V}$ ，掃描 V_{DS} 並在 $V_{DS} = 1.00\text{ V}$ 附近使用 1 mV 微調觀察 pinch-off。
4. 比較 V_{GD} 與 V_T ：確認 $V_{GD} > V_T$ 為 linear、 $V_{GD} = V_T$ 為 onset、 $V_{GD} < V_T$ 為 saturation。
5. 在 I-V/C-V 分頁比較 linear 與 saturation 的 C_{gs}/C_{gd} 分配。

12.2 自我測驗

1. 為什麼正 ψ_s 會使電子濃度增加，但能帶 E_c 卻向下移？
2. P-type MOS capacitor 在 $\psi_s = \phi_F$ 時是否已達 strong inversion？
3. nMOS 若 $V_{GS} = 1.5\text{ V}$ 、 $V_T = 0.8\text{ V}$ 、 $V_{DS} = 0.4\text{ V}$ ，屬於哪一區？
4. 對 nMOS， $V_{GD} = V_T$ 代表什麼物理狀態？
5. 為何 high-frequency MOS C-V 在反轉端不回到 C_{ox} ？
6. pMOS 為何建議使用 VSG、VSD 與 $|V_{TP}|$ ？

12.3 解答

1. 電子位能為 $-q\psi$ ； ψ 上升時電子位能與 E_c 下降，同時 $E_F - E_i$ 增大，所以 n 指數增加。
2. 尚未。P-type 強反轉判準為 $\psi_s = 2\phi_F$ ； $\psi_s = \phi_F$ 位於耗盡到弱反轉的過程。
3. $V_{OV} = 0.7\text{ V}$ ，而 $0.4\text{ V} < 0.7\text{ V}$ ，所以是 linear。

4. drain 端局部反轉電荷剛好趨近零，是 pinch-off / saturation onset。
5. 少數載子無法跟上高頻小訊號，耗盡層不因 AC 反轉電荷而消失，因此維持 C_{min} 。
6. 可把所有判斷改為正的電壓大小，避免 VTP 與端點電壓為負造成不等號誤判。

12.4 章末學習檢核

檢核主題	必須能說出的結論
能帶符號	ψ 上升時 E_c 、 E_i 、 E_v 皆依 $-q\psi$ 向下移動。
載子濃度	$n_s/n_0 = \exp(\psi_s/V_{th})$ ， $p_s/p_0 = \exp(-\psi_s/V_{th})$ 。
強反轉	P-type： $\psi_s = +2\phi_F$ ；N-type： $\psi_s = -2 \phi_F $ 。
nMOS 線性區	$V_{GS} > V_T$ 且 $V_{GD} > V_T$ 。
nMOS 飽和區	$V_{GS} > V_T$ 且 $V_{GD} \leq V_T$ ； $V_{GD} = V_T$ 為 onset。
模型邊界	normalized 圖適合學習趨勢，不用來反推 C_{ox} 、 t_{ox} 或絕對電流。

附錄 A 公式速查表

先看符號定義，再使用不等式

主題	公式
能帶位移	$E_{c,i,v}(x) = E_{c,i,v}(\text{bulk}) - q\psi(x)$
載子	$n = n_i \exp[(E_F - E_i)/(kBT)], p = n_i \exp[(E_i - E_F)/(kBT)]$
表面比值	$n_s/n_0 = \exp(\psi_s/V_{th}), p_s/p_0 = \exp(-\psi_s/V_{th})$
P-type 強反轉	$\psi_s = +2\phi_F$
N-type 強反轉	$\psi_s = -2 \phi_F $
nMOS overdrive	$VOV = V_{GS} - V_T$
nMOS linear	$V_{GS} > V_T, 0 \leq V_{DS} < VOV$
nMOS saturation	$V_{GS} > V_T, V_{DS} \geq VOV \Leftrightarrow V_{GD} \leq V_T$
Linear current	$I_D = k[(V_{GS} - V_T)V_{DS} - V_{DS}^2/2]$
Saturation current	$I_D = (k/2)(V_{GS} - V_T)^2$
pMOS on	$V_{SG} > V_{TP} $
MOS capacitance	$C_{MOS} = (C_{ox}^{-1} + C_s^{-1})^{-1}$

符號辨識

符號	意義 / 單位
q	基本電荷大小， $q > 0$ ，單位 C

符號	意義 / 單位
V_{th}	熱電壓 kBT/q · 單位 V
V_T	MOSFET threshold voltage · 單位 V
ϕ_F	Fermi potential · 單位 V
ψ_s	silicon surface potential · 單位 V
C_{ox}	單位面積 oxide capacitance · 單位 F/m^2
k	$\mu C_{ox}(W/L)$ · 本 normalized 模型取 1
E_{Fn} / E_{Fp}	電子 / 電洞準費米能階

附錄 B 模型限制與驗證紀錄

知道模型沒有計算什麼，與知道公式一樣重要

B.1 明確忽略項目

body effect、channel-length modulation、subthreshold current、DIBL。
velocity saturation、mobility degradation、overlap/fringing capacitance。
oxide leakage、gate tunneling、quantum confinement 與界面態。
材料電子親和力與真實 oxide/silicon band offset 的定量校準。

B.2 已完成的自動驗證

12 項單元 / 公式測試全部通過。
MOS capacitor P/N symmetry 與 mass-action：1,201 個 V_g 點通過。
MOSFET region、current 與 nMOS/pMOS symmetry：14,641 組偏壓通過。
Pinch-off current continuity：500 個 overdrive boundary 通過。

教材使用原則 本教材適合概念教學、操作區判定與公式推導。若要擷取真實製程參數或預測元件數值，應改用包含 Poisson / continuity equation、自洽材料參數與邊界條件的 TCAD 或 compact model。