



THIẾT KẾ VÀ ĐÁNH GIÁ PHẦN CỨNG TĂNG TỐC THUẬT TOÁN MẬT MÃ HẠ LƯỢNG TỬ CRYSTALS-KYBER TÍCH HỢP TRÊN VI ĐIỀU KHIỂN LỖI RISC-V




1. TÓM TẮT / ĐẶT VẤN ĐỀ




- Sự phát triển của máy tính lượng tử đang đe dọa các hệ mật mã công khai truyền thống như RSA hay ECC.
- CRYSTALS-Kyber là thuật toán cho trao đổi khoá bí mật đã được NIST chuẩn hoá và đang được cộng đồng học thuật liên tục tối ưu và hiện thực phần cứng
- Cần một kiến trúc phần cứng có hiệu năng cao, nhưng tiêu thụ tài nguyên hợp lý và phù hợp cho hệ thống nhúng.

3. KIẾN TRÚC VI ĐIỀU KHIỂN



5. KIỂM CHỨNG & KẾT QUẢ THỰC NGHIỆM



2. MỤC TIÊU & CƠ SỞ


CƠ SỞ LÝ THUYẾT

- Dựa trên thuật toán CRYSTALS-Kyber (ML-KEM).
- Dựa trên toán học Mạng lưới (Lattice-based) và bài toán MLWE trên vành đa thức đồng dư.
- Kiến thức về vi điều khiển và hệ nhúng.

MỤC TIÊU

- Thiết kế bộ tăng tốc có khả năng chia sẻ module và thực hiện các chế độ trên 1 phần cứng duy nhất.
- Tích hợp bộ tăng tốc vào hệ thống vi điều khiển dùng CPU RISC-V RV32I.
- Kiểm chứng bằng mô hình tham chiếu C, mô phỏng và thực nghiệm FPGA.


4. KIẾN TRÚC BỘ TĂNG TỐC CRYSTALS-KYBER



Chú thích tên các khối

- Hash Unit:** băm dữ liệu.
- Sampling Unit:** sinh ma trận và vector (CBD).
- NTT/INTT:** biến đổi số học.
- PWMA:** nhân-tích điểm.
- Unified Add/Sub:** cộng/trừ modulo q.
- Compress/Decompress/Encode/Decode:** nén, giải nén, mã hoá, giải mã.
- Comparator:** so sánh kết quả mã hoá lại ở Decaps.

6. KẾT LUẬN & HƯỚNG PHÁT TRIỂN



Đã thiết kế và tích hợp được bộ tăng tốc CRYSTALS-Kyber vào hệ thống vi điều khiển và demo thành công trên FPGA.



Kết quả kiểm chứng cho thấy đầu ra khớp với kết quả từ phần mềm tham chiếu qua Known-Answer-Test (KAT).



Cơ bản, bộ tăng tốc đạt được sự cân bằng giữa hiệu năng và tài nguyên, vượt qua một số đề tài cùng cách tiếp cận khác.

Bảng so sánh kết quả đề tài với các nghiên cứu khác

Work	Mode	Area					Freq. [MHz]	Key/Enc/Dec Time [us]	ADP [x10 ⁶]
		LUT	FF	BRAM	DSP	ENS			
[1]	Enc.	80K	-	200.5	54	158K	155	- / 316 / 444	- /21/43.3
	Dec.	202k	-	202	354	217K			
[2]	Enc.	4.8K	3K	2.5	0	1885	244	278/ 416/ 552	0.54/ 0.78 /1.07
	Key.& Dec.	4.9K	3K	2.5	0	1942			
[3]	Key.&	5K	2K	6.5	2	2791	258	4593/ 4944/ 4691	12.8/ 13.8 /13.1
[4]	Enc.&	18K	5K	15	6	8540	115	34.8/ 60.9/ 86.9	0.30/ 0.52 /0.74
	Dec.	19K	8K	5	0	7321			
This Work		19K	8K	5	0	7321	167	46.7 / 60.1 / 82.4	0.34/ 0.44 /0.60

Hướng phát triển

- Tiếp tục tối ưu các khối lớn Hash Core, NTT giảm LUT/FF và tăng tần số hoạt động. Tích hợp khối TRNG để hoàn chỉnh bộ tăng tốc.
- Mở rộng môi trường kiểm thử với UVM, assertion để tự động bắt lỗi, và kiểm soát độ bao phủ code và chức năng phần cứng.
- Chuẩn hoá hệ thống theo FIPS-203, và mở rộng hỗ trợ hai mức bảo mật cao hơn ML-KEM-768 và 1024. Từ đó, tiến tới triển khai ASIC.

7. THÔNG SỐ HIỆN THỰC TRÊN FPGA



Fmax Implement

190 MHz




Tần số vận hành chọn tại

167 MHz



Công suất toàn hệ thống

1.326 W



WNS: 0.192 ns

WHS: 0.014 ns

9. TÀI LIỆU THAM KHẢO

- [1] Wu-Yiming-Huang, Miaoqing-Huang, Zhongkui-Lei and Jiaxuan, "A Pure Hardware Implementation of CRYSTALS-KYBER PQC Algorithm through Resource Reuse," IEICE Electronics Express, vol. advpub, p. 17.2020023, 2020.
- [2] He-Ma-Shiyang, Hui-Li, Fenghua-Li and Ruhui, "A lightweight hardware implementation of CRYSTALS-Kyber," Journal of Information and Intelligence, vol. 2, no. 2, 949-7159, p. 2, 2024.
- [3] Arpan-Jati, Naina-Gupta, Anupam-Chattopadhyay and Kumar-Sanadhya-Somitra, "A Configurable CRYSTALS-Kyber Hardware Implementation with Side-Channel Protection," ACM Trans. Embed. Comput. Syst., vol. 23, no. 1539-9087.
- [4] Bisheh-Niasar-Mojtaba, Azarderakhsh-Reza and Mozaffari-Kermani-Mehran, "Instruction-Set Accelerated Implementation of CRYSTALS-Kyber," IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 68, no. 11, pp. 4648-4659, 2021.