

ZLC FPGA Pulse Streamer 测试报告

40-channel entryptpoint / GUI subset compile / server contract

Vivado 2019.x、runtime edge table、Pulse GUI 与 sequencer server 的
当前验证摘要

2026-06-03


Contents

1	结论先行	1
2	入口和目录	3
3	40-channel 编译契约	4
4	Camera Imaging Preset	5
5	验证命令	6
5.1	Vivado 40ch 路径和 build 结果	6
5.2	硬件 target 诊断状态	7

1

结论先行

本报告记录当前仓库中 FPGA pulse-streamer 的 40-channel 入口、Pulse GUI/API 编译边界、server 启动边界和文档同步状态。当前硬件路线是固定的 40 路 runtime pulse-streamer: GUI 可以只显示或配置少数 channel, 但 server 上传给 FPGA 的 program 始终按 `ch00 ... ch39` 补齐, 未使用 channel 的 mask bit 为 0。



Only upload/start timing is host dependent. Pulse edges after start are executed by the FPGA clock.

Figure 1.1: 控制电脑、FPGA server、Vivado/VIO、FPGA bitstream 和 qCMOS trigger 的边界。GUI 在前端; 40 路补齐发生在 sequencer compile/upload 边界。

本轮重点检查:

- `fpga\build _and_program.bat` 是 40 路 build/program/check/diagnose 的统一入口。
- `fpga\run _server.bat` 永远启动 `ch00 ... ch39` 的 40 路 server, trigger 为 `ch03`。
- `fpga\pulse _streamer` 下旧的分散 Windows bat 已删除, Vivado build 产物目录已从源码树清理。
- `pulses\camera _imaging_40ch.json` 默认只显示前四路, 但保存和编译仍保留完整 40 路硬件顺序。

-
- 只包含 `ch00/ch03` 的 GUI/API state 编译到 40 路硬件时, `program.channels` 是完整 40 路, 所有高于 `ch03` 的 mask bit 都为 0。

2

入口和目录

从 repo 根目录运行:

Command line

```
.\fpga\build_and_program.bat --help
.\fpga\build_and_program.bat --check
.\fpga\build_and_program.bat
.\fpga\run_server.bat
```

`-check` 做无物理 pin XDC 的 40 路 synth 自查; 真实 build/program 默认使用已经从旧 `address_switch` pin map 生成的 `fpga\pulse_streamer\zlc_pulse_streamer_40ch.xdc`。如果板卡或转接线不同, 设置 `ZLC_PS_40CH_XDC` 指向新的板级 XDC。脚本会拒绝仍包含 `<PIN_CHxx>` placeholder 的 XDC。

`pulse_gui.bat` 仍在 repo 根目录, 因为它是前端入口, 不是 FPGA build/server 脚本:

Command line

```
.\pulse_gui.bat --remote-host 127.0.0.1 --remote-port 18861 --state
↪ .\pulses\camera_imaging_40ch.json
```

3

40-channel 编译契约

`PulseTableState` 可以包含完整 40 路，也可以只包含当前使用的硬件 channel 子集。真正上传前，`compile_pulse_table_runtime_program(state, channels=hardware_channels)` 使用 server 的完整硬件 channel list 作为 bit order:

Python

```
hardware_channels = [f"ch{i:02d}" for i in range(40)]
state = na.PulseTableState(
    channels=["ch00", "ch03"],
    periods=[
        na.PulsePeriod(10, (1, 0), unit="ns"),
        na.PulsePeriod(10, (0, 1), unit="ns"),
        na.PulsePeriod(10, (0, 0), unit="ns"),
    ],
    visible_channels=["ch00", "ch03"],
)
program = na.compile_pulse_table_runtime_program(
    state,
    channels=hardware_channels,
    clock_hz=100_000_000,
    trigger_channels=["ch03"],
)
```

预期结果:

Expected

```
program.channels = ["ch00", ..., "ch39"]
program.masks = [1 << 0, 1 << 3, 0, 0]
all(mask >> 4 == 0 for mask in program.masks)
program.repeat_forever is True
```

这就是“GUI 只显示少数 channel，FPGA 仍然正常跑 40 路”的边界。Verilog 不需要知道 GUI 隐藏了哪些行；它只接收已经补齐的 40-bit mask。

4

Camera Imaging Preset

`pulses\camera_imaging_40ch.json` 是当前相机成像 preset。它的硬件 channel 是 `ch00...ch39`，默认 visible channel 是 `ch00/ch01/ch02/ch03`，display label 分别是 `trap/cooling/probe/qcm_trigger`。camera_exposure period 使用 `duration="x"` 和默认 `x_ns=19980000`，所以控制电脑 notebook 中的 `pulse.x = ...` 会直接改变 probe/readout exposure；默认 `x_ns` 下的 edge table 仍是：




Figure 4.1: 40-channel camera imaging preset 的 edge table。图中只使用前四路，上传 program 仍然带完整 40 路 channel list。

100 MHz 下这个 preset 编译为：

camera imaging 40ch

```
ticks: 0, 200000, 210000, 212000, 2210000, 2212000
masks: 3, 1, 13, 5, 1, 0
trigger_count: 1
repeat_forever: true
```

5

验证命令

本轮相关验证命令：

Command line

```
cmd /c fpga\build_and_program.bat --help
cmd /c fpga\run_server.bat --help
cmd /c fpga\build_and_program.bat --check
cmd /c "set ZLC_NO_PAUSE=1&&fpga\build_and_program.bat --help"
cmd /c fpga\run_server.bat --check-config
cmd /c fpga\build_and_program.bat --diagnose
python -m json.tool tutorials\netral_atom_fpga_server.ipynb
python -m json.tool tutorials\netral_atom_hardware_quickstart.ipynb
pytest -q tests\test_netral_atom_lightweight.py -k
→ "repo_vivado_entrypoint_contract or checked_in_camera_imaging_pulse or
→ differential_edge_upload"
pytest -q tests\test_frontend_smoke.py -k "render_tex_pdf or pulse_gui"
```

5.1 Vivado 40ch 路径和 build 结果

当前脚本的 Vivado 工程 source of truth 是 `fpga\build_and_program.bat` 打印的短路径。修正 Windows batch 目录判断后，默认短根是 `C:\ZLCPS`；只有该目录无法创建时才 fallback 到 `\%LOCALAPPDATA%\ZLCPS` 或 `\%TEMP%\ZLCPS`。不要再把 repo 内的 `fpga\pulse_streamer\build` 或旧 temp build 当作当前工程源。

当前无耗时重跑 build 的脚本级验证结果如下：

Vivado build-only summary

```
Vivado: C:\Xilinx\Vivado\2019.1\bin\vivado.bat
ZLC short root: C:\ZLCPS
Project dir: C:\ZLCPS\p40
Top: zlc_pulse_streamer_top_40ch
CHANNEL_COUNT: 40
EDGE_ADDR_WIDTH: 10
```



```
MAX_EDGES: 1024
Expected bitstream: zlc_pulse_streamer_top_40ch.bit
Expected probes: zlc_pulse_streamer_top_40ch.ltx
```

build 完成后产物应在脚本打印的短路径工程目录中：

Command line

```
C:\ZLCPS\p40\zlc_pulse_streamer_40ch.runs\impl_1\zlc_pulse_streamer_top_40ch.bit
C:\ZLCPS\p40\zlc_pulse_streamer_40ch.runs\impl_1\zlc_pulse_streamer_top_40ch.ltx
```

`fpga\run_server.bat -check-config` 会先检查上述 `.ltx`。如果 `C:\ZLCPS \p 40` 还没有 build 产物，它会明确报错并要求先运行 `fpga\build_and_program.bat` 或手动设置 `ZLC_PS_VIVADO_LTX`；这比误用旧 temp 目录里的 `.ltx` 更安全。build 成功后，server channel list 应为完整 `ch00...ch39`，trigger 为 `ch03`。

5.2 硬件 target 诊断状态

`fpga\build_and_program.bat -diagnose` 是非破坏性硬件枚举，不会 program FPGA。当前机器上该诊断返回：

diagnose result

```
No hardware targets found.
Check USB/JTAG cable, board power, cable drivers, and hw_server.
```

因此本报告证明到“40ch bitstream 可以完整生成，server 会指向正确 bit/LTX”的层级；真正 program FPGA、启动 server、从 GUI/API 发 `On Pulse` 并在示波器上看输出，仍需要在能枚举到 JTAG target 的 Verilog/FPGA 电脑上执行。

如果在真实 FPGA 电脑上继续验证，推荐顺序是：

1. 把 repo 放到短路径，例如 `D:\ZLC`。
2. 设置 `ZLC_PS_VIVADO_BIN`，如果 Vivado 不在默认搜索路径。
3. 核对 `zlc_pulse_streamer_40ch.xdc` 的 40 路 pin map；换板子时设置 `ZLC_PS_40CH_XDC`。
4. 运行 `fpga\build_and_program.bat -check`。
5. 运行 `fpga\build_and_program.bat` 生成并 program 40 路 bitstream。
6. 运行 `fpga\run_server.bat`。
7. 从 FPGA 电脑或控制电脑运行 `pulse_gui.bat -remote-host ... -state .\pulses\camera_imaging_40ch.json`。