

Zou_lab_control.neutral_atom 硬件接入教程

qCMOS / FPGA sequencer / frontend live plotting quickstart

从 virtual 离线闭环到真实双 PC 触发架构的第一版实验线路

2026-06-01

Contents

1	目标和边界	1
1.1	这版先跑通什么	1
1.2	当前承诺和暂时不承诺的部分	1
1.3	不要让 notebook 变成命令行	2
2	对象模型	3
2.1	三层边界	3
2.2	为什么 capture 属于 camera	3
2.3	为什么 readout 是 subsystem	4
2.4	standalone operations 的位置	4
2.5	result object 和 summary	5
3	时序和触发	6
3.1	PulseSequence 是唯一时序源	6
3.2	多帧 acquisition 的触发规则	6
3.3	preflight 的意义	7
3.4	Verilog 和 runtime edge table	7
4	真实硬件双 PC 架构	8
4.1	两台机器的职责	8
4.2	ManualSequencer 的用途	8
4.3	RemoteSequencer 的用途	9
4.4	Verilog/FPGA 电脑上跑什么	9
4.5	硬件配置模板	10
5	配置文件逐项解释	12
5.1	device graph 的解析方式	12
5.2	QCMOSCamera 配置	13
5.3	ManualSequencer 配置	13
5.4	RemoteSequencer 配置	14
6	Acquisition 生命周期	15
6.1	完整顺序	15

6.2	为什么 prepare 在 camera arm 前	15
6.3	为什么 wait done 在读完 frame 后	16
6.4	异常路径.	16
6.5	每一层该记录什么.	16
7	Readout 算法细节	17
7.1	site finding	17
7.2	ROI counts	17
7.3	threshold 和 fidelity	17
7.4	detection-time scan 的参考图像	18
8	真实机器迁移清单	19
8.1	阶段 0: 离线 smoke test 只跑 virtual tutorial	19
8.2	阶段 1: Verilog/FPGA 电脑启动 server	19
8.3	阶段 2: control 电脑 real config dry-run	19
8.4	阶段 3: manual first-light.	20
8.5	阶段 4: remote service first-light	20
8.6	阶段 5: readout calibration	20
9	控制电脑 Jupyter 操作流程	21
9.1	检查配置和 API	21
9.2	连接真实 hardware session	21
9.3	拍 raw image	22
9.4	校准 sitemap	22
9.5	校准 thresholds	22
9.6	单次 detect	24
9.7	scan detection time	24
10	真实机器上的执行顺序.	26
10.1	first-light 手动触发	26
10.2	remote 自动触发	26
10.3	不要把数据采集写成用户线程	27
11	常见问题和排查	28
11.1	ModuleNotFoundError	28
11.2	capture 图上出现 site 圈	28
11.3	多帧真实采集少帧或 timeout	28
11.4	detection-time fidelity 随时间变长反而下降	29
11.5	PyQt 主线程和后台采集	29
12	下一步扩展计划	30
12.1	device 层	30
12.2	timing 层	30
12.3	readout 层	30
12.4	frontend 和 GUI 层	31

1

目标和边界

1.1 这版先跑通什么

这一版 `Zou_lab_control.neutral_atom` 的目标不是一次性写完完整控制系统，而是先把真实实验最早会用到的一条线跑通：

Experiment path

```
connect devices
-> configure imaging pulse sequence
-> capture raw camera image
-> calibrate sitemap
-> calibrate thresholds
-> detect occupancy
-> scan detection time and readout fidelity
```

这条线看起来短，但它决定了以后控制框架的关键边界：camera 是 device, sequencer 是 device, readout 是一个有机 subsystem, frontend 只负责画图和 live refresh, analysis 函数可以 standalone 处理已经保存的 array。这样做的原因很实际：以后换真实 qCMOS、FPGA、AOD rearrangement、GUI 面板或 database logging 时，实验逻辑不应该重新变成一个互相耦合的 notebook 巨块。

1.2 当前承诺和暂时不承诺的部分

当前版本承诺以下事情：

- `tutorials/neutral_atom_hardware_quickstart.ipynb` 是真实硬件 notebook：会连接 qCMOS 和 Verilog/FPGA 电脑，不再用 virtual device 冒充硬件。
- 同一个调用形状可以切到 `QCMOSCamera`、`ManualSequencer` 或 `RemoteSequencer`。
- `frames=N` 的 camera acquisition 会在 camera 边界统一检查 trigger 数量；单 shot imaging sequence 会自动 repeat 成 N 个 camera trigger。
- 所有画图使用 `Zou_lab_control.frontend`，包括 pulse sequence、raw image、sitemap、threshold histogram、detect image 和 detection-time scan。

- device 必须继承 `CameraDevice`、`SequencerDevice` 或 `TrapArrayDevice`，不靠 duck typing 混过去。

当前版本暂时不承诺以下事情：

- 不把 address rearrangement、AOD waveform、full scheduler 一次性写完。
- 不把旧 `PythonCamDemo` 或旧 address-switch Python 接口作为 notebook 调用路径；真实硬件通过新的 `QCMOSCamera`、`RemoteSequencer` 和 `sequencer_server` 边界进入。
- 不承诺已经替你完成最终 FPGA runtime bitstream；Verilog/FPGA 电脑先通过新 server 的 command backend 调 Vivado Tcl 或你自己的 FPGA backend。

核心取舍

这版把架构骨架放对，但实现只覆盖第一条真实实验闭环。这样你可以尽快拿真实 camera 和 trigger 反馈，同时后面加 device 和实验任务时不用推翻接口。

1.3 不要让 notebook 变成命令行

notebook 里每个 cell 应该是实验动作，而不是命令行脚本的平铺。推荐的交互形状是：

Notebook shape

```
exp = na.connect(
    "remote_template",
    sequencer={"host": "192.168.0.20", "port": 18861},
    open_devices=True,
)

exp.timing.configure_imaging(exposure=2e-3, load=True)
capture = exp.camera.capture()
sitmap = exp.readout.sitmap(frames=20, grid_shape=(5, 7))
threshold = exp.readout.thresholds(frames=80, site=0)
shot = exp.readout.detect()
scan = exp.readout.detection_time(times, shots=20)
```

这里 `exp` 是实验 session，`exp.camera` 是 device 本体，`exp.readout` 是 camera-readout subsystem，`exp.timing` 是 timing/preflight subsystem。用户层调用短，但语义没有混在一起。

2

对象模型

2.1 三层边界

最重要的结构是三层：

Boundary

```
frontend
  plot arrays / pulse sequence / images
  no hardware knowledge

neutral_atom session and subsystems
  connect device graph
  own current calibration and result history
  schedule experiment-level readout actions

devices and operations
  CameraDevice / SequencerDevice / TrapArrayDevice
  standalone array algorithms
  timing and Verilog helpers
```

`frontend` 不知道 camera，也不知道 atom。它只知道 array、histogram、pulse rows、live session 和 selector。反过来，`QCMOSCamera.acquire()` 不知道 threshold、site circles 或 fitting。readout subsystem 站在中间，把 camera image、pulse sequence、calibration 和 frontend plot 串成实验动作。

2.2 为什么 capture 属于 camera

`capture` 的物理语义是 camera 采图，所以它是 `CameraDevice` 的方法：

Camera contract

```
class CameraDevice(BaseDevice):
    @property
    def exposure(self) -> float: ...
```

```
def configure(self, *, exposure=None, **kwargs) -> None: ...

def acquire(self, frames=1, *, sequence=None, sequencer=None,
    ↪ **kwargs) -> list[np.ndarray]: ...

def capture(self, *, frames=1, exposure=None, sequence=None,
    ↪ display=True, **kwargs) -> CaptureResult:
    ...
```

`acquire` 是底层动作: arm buffer、准备 sequencer、启动采集、读 frame、返回 image list。`capture` 是 notebook convenience: 调用 `acquire`, 把最后一帧画出来, 并返回 `CaptureResult`。它永远只画 raw data; 如果 capture 图上自动出现 sitemap 圈, 那就是严重架构错误, 因为这表示 camera 层知道了 readout calibration 或 simulator truth。

2.3 为什么 readout 是 subsystem

`sitemap`、`thresholds`、`detect` 和 `detection_time` 是一组有机动作。它们共享同一份 `TrapCalibration`:

- `sitemap` 给出 camera-space site centers、grid shape、ROI radius 和 ordering。
- `thresholds` 在这些 centers 上建立 per-site cut。
- `detect` 消费 centers 和 thresholds, 输出 occupancy。
- `detection-time scan` 在同一套 ROI/count model 上估计 readout fidelity。

因此它们放在 `ReadoutSubsystem`, 而不是散落成多个彼此看似独立的对象, 例如:

Anti-pattern

```
exp.sites.calibrate()
exp.threshold.calibrate()
exp.detector.detect()
```

拆得太碎会让依赖关系藏起来: `detect` 依赖 `sitemap` 和 `threshold`, `detection-time calibration` 依赖同一套 ROI 定义, 这些不是孤立工具函数。

2.4 standalone operations 的位置

虽然 readout 是一个 subsystem, 但核心算法仍然是 standalone:

Standalone analysis

```
sitemap = na.calibrate_sitemap_from_images(images, grid_shape=(5, 7))
threshold = na.calibrate_threshold_from_images(images,
    ↪ sitemap.calibration)
shot = na.detect_image(image, threshold.calibration)
```

这让离线重分析、batch processing 和未来 GUI 都能复用同一套 array algorithm。subsystem 只负责把当前 session 的 device/defaults/calibration/history 串起来, 不把算法写死在 session 里面。

2.5 result object 和 summary

每个实验动作返回 result object, 而不是只返回裸 array:

- `CaptureResult`: `images`、`image`、`sequence`、`plot`。
- `SitemapResult`: `calibration`、`centers`、`average_image`、`images`、`plot`。
- `ThresholdResult`: `counts`、`thresholds`、`selected_site`、`plot`。
- `DetectionResult`: `image`、`counts`、`occupied`、`occupied_indices`、`plot`。
- `DetectionTimeScanResult`: `times`、`fidelities`、`measurement` 和 `plot/data-fit handles`。

`summary()` 是轻量摘要, 面向 notebook 快速查看、GUI 状态栏和测试断言。它不是数据接口的替代品。真实分析时应该读 result object 上的 raw array 和 calibration。

3

时序和触发

3.1 PulseSequence 是唯一时序源

`PulseSequence` 用物理时间描述 channel、start、duration 和 value。它不直接等价于 Verilog，也不直接等价于 camera exposure；它是上层实验时序的 source of truth。当前 imaging sequence 大致包含：

- `trap`: 维持 trap/channel hold。
- `cooling`: 如果 `load=True`，在成像前给 load/cooling window。
- `probe`: camera integration 期间打开 probe。
- `qcm_trigger`: 在 probe 开始处给 qCMOS external trigger。

3.2 多帧 acquisition 的触发规则

真实 qCMOS external trigger 模式下，请求 N 帧意味着必须给 N 个 trigger。以前最容易出问题的地方是：notebook 里写 `frames=80`，但 sequence 只有一个 `qcm_trigger`。virtual camera 可能仍然能返回 80 张图，真实 camera 却会等不到后续 frame，最后 timeout 或得到不完整数据。

现在规则放在 camera acquisition 边界：

Trigger normalization

```
runtime_sequence = sequence_for_frame_count(sequence, frames)

if trigger_count(sequence) == frames:
    use sequence directly
elif trigger_count(sequence) == 1 and frames > 1:
    use sequence.repeated(frames)
else:
    raise before camera arm
```

这个位置很关键。它不属于 readout，不属于 notebook，也不属于 frontend。因为任何 camera acquisition 都必须满足这个规则，不管它来自 `capture`、`sitemap`、`thresholds` 还是 `detection_time`。




Figure 3.1: 同一个单 shot imaging template 被 repeat 成五个 qCMOS trigger。baseline 和 pulse block 使用同一颜色，便于检查 channel 对应关系。

3.3 preflight 的意义

`exp.timing.preflight()` 在真实 shot 前检查：

- sequence 中的 channel 是否在 sequencer channel list 里。
- pulse 是否重叠，duration 是否能落到 clock tick。
- Verilog/edge table 是否能生成。
- 当前 device snapshot 是否符合预期。

preflight 不是安全联锁，但它能提前抓住 “channel 名写错” “trigger 少了” “clock tick 太短” “配置文件不是当前硬件” 等低级错误。

3.4 Verilog 和 runtime edge table

当前代码里有两条 sequencer 路径：

- **VerilogSequencer**: 用 `PulseSequence` 生成 Verilog bundle，适合离线 Vivado 检查或静态 first-light。
- **RuntimeSequencer/RemoteSequencer**: 把 `PulseSequence` 编译成 ticks/masks edge table，适合最终 control PC 到 FPGA PC 的 runtime 协议。

两者的源头都是同一个 `PulseSequence`。这点很重要：不要让 notebook 维护一套 Python timing，又让 Verilog 另有一套手写 timing。否则 calibration 和真实 hardware shot 很快会分叉。

4

真实硬件双 PC 架构

4.1 两台机器的职责

推荐的长期结构是：

Two-PC architecture

Control PC

```
Jupyter / future GUI  
NeutralAtomSession  
QCMOSCamera DCAM handle  
RemoteSequencer client
```

FPGA/Vivado PC

```
SequencerService  
Vivado/FPGA runtime backend  
prepare(edge table)  
fire()  
wait_done()
```

网络/RPyC 只负责上传 sequence 和发 start 命令，不负责每个 pulse 的微秒级 timing。真正的 timing 必须由 FPGA clock 保证。这样网络 jitter 不会变成实验 jitter。

4.2 ManualSequencer 的用途

ManualSequencer 是 first-light 工具。它做的事情很少：

- 在 prepare 阶段验证 sequence 和 trigger 数量。
- 在 fire 阶段打印提示：camera 已经 arm，请你启动 FPGA/manual trigger。
- 不假装自己知道硬件已经真的完成，只返回一个保守的 snapshot state。

它适合第一次确认 qCMOS external trigger、电缆、TTL polarity、ROI 和 exposure。它不适合自动 scan，因为自动 scan 需要可编程、可等待、可 abort 的 sequencer。

4.3 RemoteSequencer 的用途

`RemoteSequencer` 是最终控制 PC 上的 device adapter。它通过 RPyC 连接 FPGA PC 上的 `SequencerService`，公开同一个 `SequencerDevice` contract:

Remote sequencer contract

```
sequencer.prepare(sequence)
camera arm
sequencer.fire(sequence)
camera wait/read frames
sequencer.wait_done(timeout)
```

`connect_on_init=False` 让 device graph 可以先构造和校验而不连接网络。需要在连接阶段直接打开硬件时，用 `na.connect(..., open_devices=True)` 或 `na.load_devices(..., open_devices=True)`，由 device loader 统一处理 open 顺序和失败回滚。

4.4 Verilog/FPGA 电脑上跑什么

Verilog/FPGA 电脑负责启动 sequencer server。推荐先打开 FPGA server notebook:

Notebook

```
tutorials/neutral_atom_fpga_server.ipynb
```

修改 Vivado project、bit、ltx 和 legacy VIO probe 名，然后运行最后一个 cell；这个 cell 会阻塞并等待控制电脑连接。

不使用 Jupyter 时，在 Verilog/FPGA 电脑的 PowerShell 运行：

Command line

```
cd C:\path\to\Zou_lab_control_v1
python -m pip install -e .

$env:ZLC_VIVADO_PROJECT =
↪ "D:\zlc_fpga\neutral_atom_sequence\neutral_atom_sequence.xpr"
$env:ZLC_VIVADO_BIT = "D:\zlc_fpga\neutral_atom_sequence\neutral_atom_seq_
↪ uence.runs\impl_1\main.bit"
$env:ZLC_VIVADO_LTX = "D:\zlc_fpga\neutral_atom_sequence\neutral_atom_seq_
↪ uence.runs\impl_1\main.ltx"
$env:ZLC_VIVADO_PROGRAM_ON_RUN = "0"
$env:ZLC_LEGACY_START_PARAM = "config_ready"
$env:ZLC_LEGACY_DEBUG_PARAM = "debug"
$env:ZLC_LEGACY_PULSE_PARAM = "pulse_lasting"
$env:ZLC_LEGACY_CYCLE_PARAM = "cycle_counts"
$env:ZLC_LEGACY_PROBE_CHANNEL = "probe"
$env:ZLC_LEGACY_WAIT_FOR_DURATION = "1"
$env:ZLC_LEGACY_SINGLE_CAMERA_TRIGGER_CONFIRMED = "0"
$env:ZLC_LEGACY_VIO_DEFAULTS = "{}"

python -m Zou_lab_control.neutral_atom.devices.sequencer_server `
  --host 0.0.0.0 `
  --port 18861 `
  --channels trap cooling probe qcm_trigger `
```

```

--trigger-channels qcm_trigger `
--clock-hz 100000000 `
--state-dir D:\zlc_sequencer_state `
--prepare-command "python -m
↳ Zou_lab_control.neutral_atom.devices.legacy_address_switch prepare"
↳ `
--fire-command "python -m
↳ Zou_lab_control.neutral_atom.devices.legacy_address_switch fire" `
--wait-done-command "python -m
↳ Zou_lab_control.neutral_atom.devices.legacy_address_switch
↳ wait_done" `
--safe-state-command "python -m
↳ Zou_lab_control.neutral_atom.devices.legacy_address_switch
↳ safe_state"

```

`legacy_address_switch` 是新架构里的 device-layer backend, 不调用旧 Python 控制接口。它读取 server 写下的 `RuntimeSequenceProgram`, 在 `prepare` 时从 sequence 里提取 probe pulse duration, 写入 legacy VIO 的 `pulse_lasting`, 同时把 trigger 数写入 `cycle_counts`; `fire` 时再把 `config_ready` 拉高; `wait_done` 会在有限 sequence 结束后把 `config_ready` 拉回 0。这样 `exp.readout.detection_time(...)` 扫 readout time 时, 每个点都会通过 server 改 FPGA 里的 probe lasting, 并且每次 acquisition 结束后旧状态机会被干净复位。这里的 `100000000` 必须改成你的 address-switch 状态机实际 clock。

`ZLC_LEGACY_SINGLE_CAMERA_TRIGGER_CONFIRMED` 默认是 0, 这是故意的。原始 `address_switch` 的 run 分支里 `trig` 没有明确驱动, 而 `emCCD` 每个 cycle 可能有 before/after 两个 pulse。上机前必须用示波器确认 qCMOS trigger 输入在 run 模式下每个 cycle 只看到一个正沿; 确认后再设成 1。如果看到两个正沿, 不能直接跑 readout fidelity scan, 应该先改 Verilog 或切到真正的 pulse-table backend。

如果你之后有真正的 FPGA runtime uploader, 不需要改控制电脑 notebook; 只要把 server 的 `-prepare-command`、`-fire-command`、`-wait-done-command` 接到新的硬件 backend:

Backend hooks

```

prepare_callback(program)
fire_callback(program)
wait_done_callback(program, timeout)
safe_state_callback()

```

control PC 的 notebook 仍然只调用 `RemoteSequencer.prepare/fire/wait_done`。

4.5 硬件配置模板

现在有两个 hardware config template:

- `manual_template.json`: QCMOSCamera + ManualSequencer。
- `remote_template.json`: QCMOSCamera + RemoteSequencer。

真实使用前至少要检查:

- `roi`: qCMOS subarray 的 x、width、y、height 是否对准 trap region。
- `timeout_ms`: 多帧拍摄和 long exposure 是否会超过 timeout。

-
- `readout_speed`: 与相机模式和 ROI 是否匹配。
 - `host/port`: FPGA PC service 地址是否正确。
 - `channels/trigger_channels`: Python sequence 里的 channel 名是否和 FPGA output map 对应。

5

配置文件逐项解释

5.1 device graph 的解析方式

`na.load_devices(config)` 接受三种输入: "virtual"、JSON 文件路径、或者 Python dict。JSON/dict 顶层每个 key 是一个 device 名, 例如 `camera`、`sequencer`、`trap_array`。每个 device entry 有两个字段:

Device entry

```
{
  "camera": {
    "type": "QCMOSCamera",
    "params": {
      "config": {
        "exposure": 0.02,
        "roi": [1648, 64, 1144, 64]
      }
    }
  }
}
```

`type` 可以是 registry 里的短名,也可以是完整 Python import path。加载时会实例化 class,然后立刻用 `validate_device_contract` 检查角色。顶层 key 为 `camera` 的对象必须继承 `CameraDevice`; 顶层 key 为 `sequencer` 的对象必须继承 `SequencerDevice`。这比 duck typing 更严格,也更适合实验控制: 错误应该在连接阶段暴露,而不是等到相机已经 arm 以后才发现某个 method 不存在。

本次运行要覆盖某个 device 参数时,使用 `overrides` 或 `na.connect(..., sequencer={...})`,不要在 notebook 里手动读写 JSON:

Python

```
devices = na.load_devices(
    "remote_template",
    overrides={"sequencer": {"host": "192.168.0.20", "port": 18861}},
)
```

5.2 QCMOSCamera 配置

真实 qCMOS template 里的 camera 部分是：

```
real qCMOS camera

"camera": {
  "type": "QCMOSCamera",
  "params": {
    "config": {
      "exposure": 0.02,
      "readout_speed": 1,
      "roi": [1648, 64, 1144, 64],
      "device_index": 0,
      "timeout_ms": 10000
    }
  }
}
```

字段含义：

exposure 默认 exposure，单位秒。真实 acquisition 时 `configure(exposure=...)` 可以改它。

readout_speed DCAM readout speed 参数。不同 qCMOS 模式支持的值可能不同，真实运行前应对照相机 SDK。

roi 当前约定是 `[x, width, y, height]`。ROI 太小会切掉 site；太大则读出慢、timeout 余量小。

device_index DCAM device index。多相机机器上需要确认。

timeout_ms 每次等待 frame ready 的 timeout。多帧 acquisition 中每一帧都会调用 wait；不要把它理解成整个 scan 的总 timeout。

`QCMOSCamera.open()` 只在第一次 acquisition 或显式 `open_devices=True` 时 import dcam 并打开设备。

5.3 ManualSequencer 配置

manual_template 的 sequencer 是：

```
Manual sequencer

"sequencer": {
  "type": "ManualSequencer",
  "params": {
    "channels": ["trap", "probe", "qcm_trigger"],
    "clock_hz": 100000000.0,
    "trigger_channels": ["qcm_trigger"],
    "message": "qCMOS is armed. Start the FPGA trigger sequence now."
  }
}
```

channels 是 sequence validation 和 edge table compilation 的 channel universe。**trigger_channels** 告诉 acquisition 哪些 channel 算 camera trigger。这个名字必须和 `PulseSequence` 里的 channel 一致。如果你的 FPGA 代码里叫 `camera_trigger`，要么把 imaging sequence 改成这个 channel，要么把 **trigger_channels** 包含它。

5.4 RemoteSequencer 配置

`remote_template` 的 sequencer 是:

Remote sequencer

```
"sequencer": {
  "type": "RemoteSequencer",
  "params": {
    "host": "192.168.0.20",
    "port": 18861,
    "channels": ["trap", "probe", "qcm_trigger"],
    "clock_hz": 100000000.0,
    "trigger_channels": ["qcm_trigger"],
    "connect_on_init": false
  }
}
```

`connect_on_init=false` 让 session creation 不连接网络。第一次 `prepare`、`fire` 或 `wait_done` 才会 open RPyC connection。调试时可以先:

Python

```
devices = na.load_devices(
    "remote_template",
    overrides={"sequencer": {"host": "192.168.0.20", "port": 18861}},
)
devices.snapshot()
devices.close()
```

这一步不应该要求 FPGA PC 在线。只有真正 `capture` 时才需要 remote service。

6

Acquisition 生命周期

6.1 完整顺序

真实 qCMOS acquisition 的顺序在 `QCMOSCamera.acquire` 里固定：

Acquire lifecycle

```
frames = positive_int(frames)
open camera if needed

if sequence and sequencer:
    runtime_sequence = sequence_for_frame_count(sequence, frames)
    sequencer.prepare(runtime_sequence)

dcam.buf_alloc(frames)
dcam.cap_start(bSequence=True)

if sequence and sequencer:
    sequencer.fire(runtime_sequence)

while next_frame < frames:
    dcam.wait_capevent_frameready(timeout_ms)
    copy available frames from DCAM buffer

sequencer.wait_done(timeout)
dcam.cap_stop()
dcam.buf_release()
```

这个顺序里最关键的是 camera arm 和 sequencer fire 的相对位置。必须先 `cap_start`，再 `fire`；否则第一个 trigger 可能在 qCMOS ready 前到达，结果就是丢第一帧或者整次 acquisition timeout。

6.2 为什么 prepare 在 camera arm 前

`prepare` 做的是 validation、compile、upload 或生成 Verilog。它可以慢，也可以失败。它必须发生在 camera arm 前，因为 camera arm 之后你希望尽快 fire，而不是再做可能耗时的编译或网络传输。对

于 remote sequencer, `prepare` 可以把 edge table 送到 FPGA PC; `fire` 只发一个 start 命令。

6.3 为什么 wait done 在读完 frame 后

camera frame ready 和 sequencer done 是两个不同概念。camera 可能先读到所有 frame, 但 FPGA service 还没确认 finite sequence 结束; 也可能 sequencer 已经结束, 但 camera readout 还在传输。当前顺序是在 frame 全部读出后调用 `wait_done`, 用它确认 timing backend 没有卡死。未来如果某些 backend 能提供 done interrupt, 也可以更早并行等待, 但用户接口不应该变。

6.4 异常路径

如果 `wait_capevent_frameready` timeout, 或者 `wait_done` 返回 false, acquisition 会尝试 `sequencer.abort()`, 然后停止 camera capture 和 release buffer。正常结束不自动 `set_safe_state`, 因为安全态依赖实验: 有的实验希望每 shot 后所有 TTL low, 有的实验希望 trap/hold channel 保持。这个决策应该属于 sequence 或更高层 safety manager, 不应该隐藏在 camera driver 里。

6.5 每一层该记录什么

建议真实实验 logging 分层记录:

- camera: exposure、ROI、readout speed、frame count、timeout、DCAM error。
- sequencer: sequence id、clock、channels、tick/mask hash、trigger count、state。
- timing: human-readable pulse table 和 generated Verilog/manifest path。
- readout result: raw images path、calibration hash、thresholds、occupancy。

当前 result object 和 `exp.save_status()` 已经能保存一部分; 真实硬件接入后应把 raw image stack 和 manifest 一起存档。

7

Readout 算法细节

7.1 site finding

sitemap calibration 的输入是 image stack。当前实现先对 stack 做 reducer, 例如 mean image, 然后找 bright peaks, 再按 grid ordering 排序。这里有两个风险:

- 如果 long exposure 太短, site peak 不稳定, 排序会错。
- 如果 ROI 或 imaging magnification 改了, 旧 sitemap 不能继续用。

因此真实实验上建议每次大幅改 alignment/ROI 后重新跑 sitemap, 并保存 `average_image` 和 `centers`。不要从 trap array simulator 或 AOD geometry 直接推 camera centers; 那些最多是初值, 不是 calibration。

7.2 ROI counts

threshold 和 detect 都从同一个 ROI 定义取 counts:

ROI counts

```
counts = roi_counts(  
    image,  
    calibration.centers,  
    radius=calibration.roi_radius,  
    reducer=calibration.reducer,  
)
```

`radius` 太小会损失 atom signal; 太大则引入 background 和邻近 site cross-talk。当前 tutorial 用小 ROI 只是为了快速跑通。真实实验上应 sweep ROI radius 或用 PSF model 做更稳的积分。

7.3 threshold 和 fidelity

threshold calibration 的核心是从 count distribution 里找 cut。当前 histogram 图做两件事:

- 给出可拖动 threshold line, 让人能快速调整判断边界。

- 尝试用双峰 Gaussian 拟合估计 bright/dark overlap fidelity。

这个 fidelity 是模型估计, 不是 ground truth。真实实验中你通常不知道每次 shot 是否真的有 atom, 所以不能用 simulator occupancy 直接算 accuracy。更可靠的做法是保存 raw counts、reference images 和 fit parameters, 再结合物理实验设计, 例如 pushout/recapture 或重复探测, 交叉验证 readout error。

7.4 detection-time scan 的参考图像

`detection_time` 会先拍 reference exposure images, 然后再扫描短 exposure。reference 的作用是用真实可见的 count distribution 给 readout model 一个锚点, 而不是偷看 simulator。短 exposure 下的 fidelity 可能出现爬升、平台和下降:

- 爬升来自 signal-to-noise 增强。
- 平台来自 bright/dark peak 可分辨。
- 下降可能来自 atom loss、heating、background 或 state pumping。

如果曲线异常, 先看每个 time 的 raw count histogram, 而不是只看 fit 后的 fidelity 曲线。

8

真实机器迁移清单

8.1 阶段 0: 离线 smoke test 只跑 virtual tutorial

如果只是想确认 Python package、frontend 和 result object 正常，跑 virtual tutorial：

Notebook

```
tutorials/neutral_atom_tutorial.ipynb
```

不要用 hardware quickstart 做 offline test，因为 hardware quickstart 会真的连接 qCMOS 和 Verilog/FPGA 电脑。

离线 smoke test 只检查：

- 跑完 `tutorials/neutral_atom_tutorial.ipynb`。
- 确认 capture 图没有 sitemap 圈。
- 确认 sitemap、threshold、detect 和 scan 都能返回 result object。
- 确认 `scan.data_figure.decay()` 能直接在 scan 上调用。

8.2 阶段 1: Verilog/FPGA 电脑启动 server

在 Verilog/FPGA 电脑上打开 `tutorials/neutral_atom_fpga_server.ipynb`，或者运行上一章的 PowerShell 命令。看到 server 打印 `Listening on 0.0.0.0:18861` 后，不要关闭这个 terminal/Jupyter kernel。

8.3 阶段 2: control 电脑 real config dry-run

在控制电脑上先只读配置，不打开相机：

Python

```
devices = na.load_devices(  
    "remote_template",  
    overrides={"sequencer": {"host": "192.168.0.20", "port": 18861}},
```

```
)  
devices.snapshot()  
devices.close()
```

这一步应该不需要 qCMOS driver 和 FPGA PC 在线。如果失败, 说明配置文件或 class registry 有问题。然后打开 [tutorials/neutral_atom_hardware_quickstart.ipynb](#) 继续真实连接。

8.4 阶段 3: manual first-light

用 `manual_template` 拍一张图。检查:

- camera 能 open。
- external trigger 后能得到 frame。
- ROI 中能看到光斑或背景。
- timeout 不会过早发生。

这一步不追求自动 scan, 只追求硬件链路通。

8.5 阶段 4: remote service first-light

在 FPGA PC 开 service, 在 control PC 用 `remote_template`。先跑一张 capture, 再跑小 frames 的 sitemap。这里最容易暴露的是 trigger count、network address、service callback 和 FPGA done signal。

8.6 阶段 5: readout calibration

真实 hardware 能拍图之后, 才跑:

```
Python  
  
sitemap = exp.readout.sitemap(frames=20)  
threshold = exp.readout.thresholds(frames=100)  
shot = exp.readout.detect()
```

这一步的输出 calibration 应保存, 并和当天的 timing manifest、camera ROI 一起记录。

9

控制电脑 Jupyter 操作流程

9.1 检查配置和 API

第一格只做 import 和 API 检查。不要在每个 notebook 里写长路径搜索函数。正确做法是在项目根目录安装一次 editable package:

Command line

```
python -m pip install -e .
```

之后 notebook 使用:

Python

```
import Zou_lab_control.frontend as zf
import Zou_lab_control.neutral_atom as na

zf.notebook_setup()
```

9.2 连接真实 hardware session

控制电脑打开 `tutorials/neutral_atom_hardware_quickstart.ipynb`。确认 Verilog/FPGA 电脑 server 已经启动后, 使用:

Python

```
exp = na.connect(
    "remote_template",
    sequencer={"host": "192.168.0.20", "port": 18861},
    open_devices=True,
)
GRID_SHAPE = (5, 7)
```

这里由 `connect(..., open_devices=True)` 统一打开 device graph。失败时不要继续跑后面的 calibration cell。

9.3 拍 raw image

capture 图只显示 raw camera frame:




Figure 9.1: capture 只显示 raw frame。没有 sitemap calibration 前，图上不应该出现 site 圈。

对应调用:

Python

```
capture = exp.camera.capture(frames=1, display=True)
capture.images
capture.image
capture.summary()
```

9.4 校准 sitemap

sitemap 使用多张 long exposure/all-sites 图像，输出 camera-space centers:

Python

```
sitemap = exp.readout.sitemap(frames=20, grid_shape=GRID_SHAPE,
    ↪ display=True)
sitemap.centers
sitemap.calibration
exp.readout.current
```

9.5 校准 thresholds

threshold calibration 在 sitemap centers 上取 ROI counts，并为每个 site 建 threshold:

Python

```
threshold = exp.readout.thresholds(frames=80, site=0, display=True)
threshold.counts
threshold.thresholds
```




Figure 9.2: sitemap calibration 得到 site centers。圆圈大小由 calibration 的 ROI 半径控制，后续 detect 应使用同一尺度。




Figure 9.3: threshold histogram。橙色 cut 可拖动；文本显示 cut、左右比例、Gaussian split fidelity 和 fit cut。

```
threshold.plot_site(site=10)
```

9.6 单次 detect

detect 输出 raw image 和 occupancy array:




Figure 9.4: detect 图使用浅色背景圈显示 sitemap sites, 只给判定 occupied 的 site 画细橙色圈。

Python

```
shot = exp.readout.detect(display=True)
occupied = shot.occupied
occupied_grid = occupied.reshape(exp.devices.trap_array.grid_shape)
```

注意 `shot.occupied` 是实验后续逻辑需要的 boolean array。图只是 human-facing view。

9.7 scan detection time

detection-time scan 不使用 ground truth。它先拍 reference images, 再对每个 time 拍若干 shots, 从 ROI distribution 估计 threshold 和 Gaussian split fidelity:

Python

```
times = np.linspace(0.2e-3, 8e-3, 60)
scan = exp.readout.detection_time(times, shots=20, live=False)
fit_result, popt = scan.data_figure.decay()
```

如果使用默认 `live=True`, cell 会快速返回, 采集在 `frontend.RunSession` owned worker 中继续进行, plot 由 frontend timer 刷新。停止时调用:

Python

```
scan.stop()
```




Figure 9.5: detection time vs fidelity scan. 结果对象直接带 `data_figure`, 可以在 scan 上做 decay fit.

这不是给用户增加一个额外 controller, 而是让 result object 统一持有 stop 入口。内部的 `measurement`、`plot` 和 `data_figure` 仍然保留, 方便 debug 和 GUI 接管。

10

真实机器上的执行顺序

10.1 first-light 手动触发

第一次连真实 qCMOS 和 FPGA 时, 建议先用 `manual_template`:

Python

```
exp = na.connect("manual_template", open_devices=True)
exp.timing.configure_imaging(exposure=2e-3, load=True)
preflight = exp.timing.preflight()
preflight.raise_if_failed()
capture = exp.camera.capture(display=True)
```

执行到 `capture` 时, qCMOS 会 open、配置 external trigger、alloc buffer、start capture, 然后 `ManualSequencer.fire()` 打印提示。此时你手动启动 FPGA trigger。这个模式能检查:

- DCAM driver 是否能打开相机。
- qCMOS external trigger polarity 是否正确。
- ROI/subarray 是否对准 trap image。
- FPGA 输出线和 qCMOS trigger 输入是否接对。

10.2 remote 自动触发

当 FPGA PC 上的 service 准备好后, 用:

Python

```
exp = na.connect(
    "remote_template",
    sequencer={"host": "192.168.0.20", "port": 18861},
    open_devices=True,
)
exp.timing.configure_imaging(exposure=2e-3, load=True)
```

```
capture = exp.camera.capture(display=True)
```

`QCMOSCamera.acquire()` 的顺序是：

1. 根据 `frames` 把 `sequence` 规范成正确 `trigger` 数。
2. `sequencer.prepare(runtime_sequence)`。
3. `dcam.buf_alloc(frames)`。
4. `dcam.cap_start(bSequence=True)`。
5. `sequencer.fire(runtime_sequence)`。
6. 循环等待 `frame ready` 并复制 `image`。
7. `sequencer.wait_done(timeout)`。
8. 停止 `camera capture` 并 `release buffer`。

如果 `camera timeout` 或 `sequencer` 不返回 `done`, `camera acquisition` 会 `abort sequencer`。正常结束时不强制 `set_safe_state()`, 因为未来有些实验可能希望 `trap/holding channel` 在 `shot` 之间保持特定状态; 是否拉低所有输出应该由具体 `sequence` 或安全联锁决定。

10.3 不要把数据采集写成用户线程

长期架构里, 调用者不应该自己起采集线程填 `array`, 也不应该自己管理 `Matplotlib timer`。当前设计是:

- 用户给 `frontend.run(data_x, source)` 一个 `source handle` 或 `callable`。
- `RunSession` 拥有 `acquisition worker`, 按 `data points` 调用 `source`。
- `plot` 用 `frontend timer watch shared array`。
- `result object` 提供 `stop()`, 把采集和 `plot 刷新` 一起停掉。

这样 `Jupyter` 和未来 `PyQt` 都有清晰边界: 硬件采集不阻塞 `UI`, `UI 绘图` 仍留在前端/主线程侧, 实验任务只暴露简单 `result object`。

11

常见问题和排查

11.1 ModuleNotFoundError

如果 notebook 报：

Python

```
ModuleNotFoundError: No module named 'Zou_lab_control'
```

不要在 notebook 顶部写一大段 `sys.path` 搜索。项目根目录执行一次：

Command line

```
python -m pip install -e .
```

然后重启 kernel。教程里的 bootstrap cell 只做简单 import 检查，并在失败时给出这条安装指令。

11.2 capture 图上出现 site 圈

这是必须修的错误。capture 属于 camera，不能知道 sitemap。正确行为：

- `exp.camera.capture()` 只显示 raw frame。
- `exp.readout.sitemap()` 显示所有 found sites。
- `exp.readout.detect()` 显示浅色 sitemap background circles 和 occupied circles。

如果 capture 有圈，优先检查 `CameraDevice.capture` 和 `views.plot_image` 是否错误读取了 session calibration 或 virtual trap internals。

11.3 多帧真实采集少帧或 timeout

优先检查：

- `sequence_for_frame_count(sequence, frames)` 是否得到正确 trigger 数。
- `trigger_channels` 是否包含实际 trigger channel 名。

- qCMOS `timeout_ms` 是否足够覆盖 exposure、readout 和 FPGA latency。
- FPGA service 是否真的执行了所有 ticks，而不是只启动一次 single-shot module。

当前代码在 camera arm 前会检查 trigger count；如果 trigger 数明显不匹配，会提前报错而不是让 qCMOS 空等。

11.4 detection-time fidelity 随时间变长反而下降

这不一定是 bug，但要警惕两类原因：

- 真实物理上，exposure 太长会有 atom loss、heating、background 增加或 state pumping，fidelity 确实可能下降。
- 分析上，如果用 simulator ground truth 或 wrong reference，会得到虚假的 fidelity 曲线。

当前实现不使用 simulator truth。它用 long-exposure reference images 和每个 time 的 count distribution 做 threshold/fidelity estimate。真实实验上还应保存 raw counts，检查 bright/dark peaks 是否随 exposure 发生重叠或漂移。

11.5 PyQt 主线程和后台采集

PyQt 绘图必须在主线程是合理约束。当前架构为将来 GUI 留出的边界是：

- device acquisition 可以在 task worker 中运行。
- frontend plot/watch/timer 属于 frontend 层。
- result object 和 shared data array 是 task 与 frontend 的交换边界。
- 不要求用户自己起线程填 array。

将来写 GUI 时，可以把 `RunSession` 的 worker 换成 Qt worker 或实验 scheduler task，把 `ArrayWatcher` 换成 Qt timer，但 `exp.readout.detection_time(...)` 返回 result object 的形状不需要变。

12

下一步扩展计划

12.1 device 层

下一阶段可以逐步补：

- `QCMOSCamera` 的更多 DCAM 参数, 例如 binning、trigger delay、readout mode、metadata。
- 真实 FPGA backend callback, 把 `RuntimeSequenceProgram` 写入 register/FIFO 或 DMA。
- AOD/trap array device, 暴露 waveform upload、site addressing 和 rearrangement command。

12.2 timing 层

timing 层可以继续做：

- 多段 sequence composition, 例如 load、image、pushout、recapture。
- channel delay calibration 和 per-channel polarity。
- Verilog/address-switch 自动生成和 preflight report 对比。
- sequence manifest 保存, 确保每张 camera image 能追溯到当时的 timing。

12.3 readout 层

readout 层可以继续做：

- per-site threshold quality report。
- drift tracking 和 sitemap recenter。
- state-selective detection 和 pushout/dual-image readout。
- fidelity calibration 保存 raw counts、fit parameters 和 reference images。

12.4 frontend 和 GUI 层

frontend 已经提供 array contract、live session、pulse plot、hist threshold、2D map 和 [DataFigure](#) fit。GUI 层应该复用这些对象背后的数据契约，而不是重新发明另一套 plotting state。理想情况下，Jupyter notebook、PyQt panel 和自动实验 scheduler 都能共享：

Shared shape

```
result = exp.readout.some_action(...)
result.plot
result.data_figure
result.summary()
result.stop()
```

这样用户交互保持简单，内部复杂性也有位置可放。