Université de Cergy-Pontoise

RAPPORT

pour le projet d'architecture des ordinateurs Licence d'Informatique deuxième année

sur le sujet

Conception d'un processeur 4 bits

rédigé par

GERARD Quentin et PETITEVILLE Valentin




Table des matières

| 1 | Intr | roduction 2 | 2 |
|--------------|-------------------|----------------------------|----------|
| 2 | Spé 2.1 | 1 | 2 |
| | 2.2 | Le banc de registre | 2 |
| | 2.3 | L'unité d'adressage | 2 |
| | 2.4 | L'unité de contrôle | 2 |
| 3 | Réa | disation | 3 |
| | 3.1 | L'ALU | 3 |
| | 3.2 | Le banc de registre | 4 |
| | 3.3 | L'Unité d'adressage | 6 |
| | 3.4 | L'unité de contrôle | 7 |
| | 3.5 | Le CPU | 8 |
| 4 | Ext | ension 9 | 9 |
| _ | | | 9 |
| | | | 9 |
| | | | |
| 5 | | oulement du projet | |
| | 5.1 | Synchronisation du travail | |
| | 5.2 | Répartition du travail | |
| | 5.3 | Problèmes rencontrés | U |
| \mathbf{T} | able | e des figures | |
| | 1 | Schéma complet de l'ALU | 3 |
| | 2 | • | 3 |
| | 3 | | 4 |
| | 4 | | 4 |
| | 5 | 1 | 5 |
| | 6 | | 5 |
| | 7 | 0 | 6 |
| | 8 | 9 | 6 |
| | 9 | | 7 |
| | 10 | | 7 |
| | 11 | | 8 |
| | 12 | ± | 9 |
| | 13 | 1 1 | 9 |
| | | | |
| \mathbf{L} | iste | des tableaux | |
| | 1 | Code opération du CPU | 8 |
| | 2 | Répartition des tâches | 0 |
| | | | |

Remerciements

Les auteurs du projet voudraient remercier E.Ansermin, M.Belkaid et J.Lorandel.

1 Introduction

Dans le cadre du module de d'architecture des ordinateurs du second Semestre de L2, les étudiants doivent réaliser en binôme un projet avec le logiciel Logisim en réutilisant les éléments appris en cours. Le projet consiste en la réalisation d'un processeur 4 bits. Notre binôme est composé de Valentin PETITEVILLE, étudiant en L2-I dans le groupe A, et de Quentin GERARD étudiant en L2 CMI SIC.

2 Spécification du processeur

Dans cette section, nous présentons la spécification du processeur réalisé. Pour cela, nous allons décrire chaque élément qui le compose.

2.1 L'ALU

Une ALU est une Unité Arithmétique et Logique. Elle permet de réaliser des opérations sur des opérandes présentes à ses entrés. Pour ce projet, le but est de réaliser une ALU capable d'effectuer 8 opéarations différentes.

2.2 Le banc de registre

Un banc de registres est une mémoire interne au processeur, dans laquelle sont stockées des valeurs envoyées ou sortant de l'ALU. Ce banc de registre contient :

- 1 entrée sur 4 bits
- 2 sorties sur 4 bits
- 3 signaux de controle (lecture sur X, lecture sur Y et écriture sur un registre)
- une horloge

2.3 L'unité d'adressage

L'unité d'adressage est en charge de communiquer avec les mémoires externes au processeur, elle a un rôle d'interface entre l'Unité de Contrôle et les mémoire externes. Ainsi c'est elle qui va s'occuper des données d'instruction envoyées à l'UC, mais aussi des données à envoyer aux registres ou à enregistrer dans la mémoire RAM.

2.4 L'unité de contrôle

L'UC (pour Unité de Contrôle) a pour but de décoder l'instruction contenu dans le registre d'instruction propre à elle même, et d'en déduire le positionnement des différents signaux de l'architecture (ALU, sources, destinations, accès mémoire).

3 Réalisation

3.1 L'ALU

Composition Notre ALU est donc composé de :

- 2 Entrées sur 4 Bits
- 1 Sortie sur 4 Bits
- 8 Opérations (Dont un Full Adder)
- 1 Multiplexeur 4Bits, 8 vers 1




Figure 1 – Schéma complet de l'ALU




FIGURE 2 – Schéma d'un ALU 1bit




FIGURE 3 – Schéma du FullAdder




FIGURE 4 – Schéma du Multiplexeur


3.2 Le banc de registre

Notre banc de registre est composé de :

- Une entrée 4 bits
- 2 sorties 4 bits
- Un decodeur sur 2 bits en entrée
- Un bit de validation pour l'écriture
- 4 registres 4 bits
- 2 sélecteurs de registre (un pour le BUS X et l'autre pour le BUS Y)

Problème rencontré La bascule D que nous avons concu (grace aux schéma du cours), créait des problème d'oscillation lors du fonctionnement du registre, nous avons donc utilisé les registres implementé dans Logisim pour notre registre 4 bit. Nous avons préferé utilisé les registres de Logisim plutot que de remplacé les Bascule D par des D Latch, malgré que ces derniers fonctionnait très bien,

car nous voulions profiter des avantages que nous offrait l'utilisation de l'horloge native à Logisim, notamment l'insensibilité au changement du signal entre deux front d'horloge, et ainsi anticiper un eventuel futur disfonctionnement du banc de registre.



 ${\tt Figure 5-Sch\'ema\ du\ banc\ de\ registres}$




Figure 6 – Schéma d'un registre 4bits




FIGURE 7 – Schéma du sélecteur de registre

3.3 L'Unité d'adressage

Notre Unité d'adressage est composé de 2 parties :

- Partie Instructions:
 - 1 entrée 4bits (Adresse de la prochaine instructions)
 - 2 sorties 4bits (Adresse de l'instruction en cours; Une sortie pour la mémoire d'instruction; Une sortie pour l'Unité de controle destiné au calcul de l'adresse de la prochaine instruction)
 - Un registre d'adresse 4bits
 - Un bit de validation d'écriture
- Partie Données
 - 1 entrée 4bits
 - 1 sortie 4bits
 - 1 bit de validation d'écriture dans la mémoire de données

Problème rencontré Nous pouvons remarquer que la partie gérant la mémoire de données ne contient pas de registre d'adresse, en effet nous n'avons pas compris le rôle de ce registre, et son implementation provoque un disfonctionnement dans notre processeur du au retard provoqué sur l'arrivé de l'information à la mémoire RAM.




Figure 8 – Schéma complet de l'Unité d'adressage




Figure 9 – Schéma du registre d'adresse d'instruction (PC)

3.4 L'unité de contrôle

Notre unité de contrôle est composée d'un registre d'instruction ainsi que de multiple décodeur d'instruction, s'occupant chacun d'une partie de l'instruction, et de plusieurs selecteurs de sorties.

Problème rencontré Bien que nous l'ayons implémenté, la sortie Fetch nous à posé problème, en effet nous ne comprenons son rôle dans le processeur, c'est pourquoi la sortie est tout de même branché à une constante (elle doit visiblement être constament à 1) mais pas utilisé.




Figure 10 – Schéma complet de l'Unité de contrôle




Figure 11 – Schéma complet du sélecteur de lecture

3.5 Le CPU

Enfin notre CPU relie tous les composants vu ci dessus, ainsi que la mémoire RAM servant de mémoire de données ainsi qu'une mémoire ROM contenant le programme du processeur (la mémoire d'instruction).

Voici le tableau des instructions du processeur :

| Opération | Code d'Opération |
|-----------|------------------|
| ADD | 0000 |
| OR | 0001 |
| AND | 0010 |
| NOT | 0011 |
| SUBSTRACT | 0101 |
| LOAD | 0100 |
| STORE | 1000 |

Table 1 – Code opération du CPU




FIGURE 12 – Schéma complet du processeur

4 Extension

4.0.1 Schéma de la soustraction




FIGURE 13 – Schéma de la soustraction

4.0.2 La soustraction

La soustraction à été implémenté à l'ALU, et possède sont propre code d'instruction pour l'unité de contrôle. L'Opération est complétement opérationnel. Cependant par manque de temps et par soucis de conception, nous n'avons pu ajouter le signal sortant de l'ALU indiquant si la sortie était négative.

5 Déroulement du projet

Dans cette section, nous décrivons comment la réalisation du projet s'est déroulée au sein de l'équipe de projet.

5.1 Synchronisation du travail

Afin de pouvoir travailler sur ce projet nous avons utilisé la plateforme Github.

5.2 Répartition du travail

| Valentin | Quentin |
|--------------|-------------------|
| ALU | Banc de Registre |
| Extension | Unité de Controle |
| Compte rendu | Unité d'Adressage |

Table 2 – Répartition des tâches

5.3 Problèmes rencontrés

- L'implémentation de l'opération soustraction
- Réalisation de l'unité d'adressage
- La compréhension de l'utilité d'un registre d'adresse de données
- La compréhension de certains signaux de sorties de l'UC (Fetch)
- La bascule D qui créait un problème d'oscillation (Nous avons donc utilisé les registres fourni par Logisim)