


# Architecture des ordinateurs - TD 1

On désire implanter et tester un multiplexeur 2 bits vers 1 en VHDL et ceci en utilisant les différentes vues abordées en cours (vue structurelle, vue flot de données, vue comportementale).

L'interface du multiplexeur est la suivante



s vaut e1 si selection = '0'  
s vaut e2 si selection = '1'

Nous disposons de 3 composants porte et, porte ou et inverseur dont voici les interfaces :

```

--- temps de traversée : 2 ns
entity porte_et is
  port ( i1, i2 : in std_logic;
         s : out std_logic );
end porte_et;

--- temps de traversée : 2 ns
entity porte_ou is
  port ( i1, i2 : in std_logic;
         s : out std_logic );
end porte_ou;

--- temps de traversée : 1 ns
entity inverseur is
  port ( i : in std_logic;
         s : out std_logic );
end inv;
```

1. donner l'interface vhdl du multiplexeur

```

1 entity multiplexeur is
2   port ( e1, e2, selection : in std_logic;
3         s : out std_logic;
4         );
5 end multiplexeur
```

2. décrire les architectures de ce composant selon les trois vues

```

1 architecture dataflow1 of multiplexeur is
2   begin
3     s <= e1 after 5 ns when ( selection = '0') else
4       e2 after 5 ns when ( selection = '1' ) else
5       'X' after 5 ns;
6   end dataflow1
```

Ce qui est factorisable avec un switch case vhdl

```

1 architecture dataflow1 of multiplexeur is
2   begin
3     with selection select
4       s <= e1 after 5 ns when '0',
5       e2 after 5 ns when '1',
6       'X' after 5 ns when others;
7   end dataflow1
8
```

Le fait d'avoir défini la structure architectural de notre composant permet de factoriser du code, dans les faits si on voulait on aurait pu écrire tout le comportement du composant avec ces signaux interne (faut être un enculé pour)


```

1 architecture dataflow1 of multiplexeur is
2   signal a, b, c : std_logic
3   begin
4     with selection select
5       s <= b or c after 2 ns
6       a <= not e1 after 1 ns
7       ...
8
9   end dataflow1
10
```

On a comme description comportemental du composant :

```

1 architecture behavioural of mymultiplexeur is
2   begin
3     process(e1, e2, selection)
4       begin
5         s <= (e1 and not selection) or (e2 and selection) after 5ns;
6       end process;
7   end;
8
9
```



```

1 architecture structural of multiplexeur is
2
3   -- Définition des composants
4   component porte_et
5     port(i1, i2 : in std_logic;
6         s : out std_logic);
7   end component;
8   component inverseur
9     port(i1 : in std_logic;
10        s : out std_logic);
11  end component
12  component porte_ou
13    port(i1, i2 : in std_logic;
14        s : out std_logic);
15  end component;
16
17  --- Définition signal
18  signal a, b, c: std_logic;
19
20  begin
21
22    -- Architecture du composant et signaux intermédiaire.
23    u1 : inverseur port map (selection, a); -- équivalent à port map (i1 => se
24    u2 : porte_et port map (i1 => e1, i2 => a, s => b);
25    u3 : porte_et port map (i1 => selection, i2 => e2, s => c);
26    u4 : porte_ou port map (i1 => b, i2 => c, s);
27
28  end structural;
```

Equation logique:  
**s = e1 . !selection + e2.selection**

Ainsi on a le dataflow suivant : (Attention a pas oublier qu'on est dans le domaine concurant pour ce genre de description!)

```

1 architecture dataflow1 of multiplexeur is
2   begin
3     s <= (e1 and (not selection)) or (e2 and selection) after 5 ns
4   end dataflow1
```

On peut aussi faire avec des if :