中山大學
SUN YAT-SEN UNIVERSITY

计算机组成原理

第五章：存储器层次结构

CPU寄存器
Register 读写也要快

中山大学计算机学院
陈刚

2024年秋季

本章概要

章节介绍

第五章 存储层次结构

- 5.1 概述
- 5.2 主存储器
- 5.3 Cache高速缓存
- 5.4 虚拟存储器
- 5.5 存储层次结构框架

本节概要

重点内容

第五章 存储层次结构

- 5.1 概述

基本要求

- 理解存储器的基本概念，掌握内存的主要技术指标
- 了解半导体存储器随机访问存储器(RAM)的工作原理、基本特点和RAM芯片组织


5.1.1 计算机中的存储器

存储器分类

- 按存储介质分类
  - 半导体存储器（易失）
  - 磁表面存储器
  - 磁芯存储器
  - 光盘存储器

  （非易失）
- 按存取方式分类
  - 存取时间与物理地址无关（随机访问）
    - 随机存储器RAM
    - 只读存储器ROM
  - 存取时间与物理地址有关（串行访问）
    - 顺序存取存储器　磁带
    - 直接存取存储器　磁盘

存储器分类


存储器
主存储器
RAM
静态 RAM
动态 RAM
ROM
MROM
PROM
EPROM
EEPROM
Flash Memory
高速缓冲存储器（Cache）
辅助存储器（磁盘、磁带、光盘）

存储器技术

- 静态随机存取存储器(SRAM)
  - 0.5ns – 2.5ns，$2000 – $5000 per GB
- 动态随机存取存储器(DRAM)
  - 50ns – 70ns，$20 – $75 per GB
- 磁盘
  - 5ms – 20ms，$0.20 – $2 per GB

理想存储器：

- SRAM的存取时间
- 磁盘的容量和价格

The Memory Hierarchy Goal

- Fact: Large memories are slow and fast memories are small
- How do we create a memory that gives the illusion of being large, cheap and fast (most of the time)?
  - With hierarchy 层次结构
  - With parallelism 并行方式

	Capacity	Latency	Cost
Register	1000s of bits	10 ps	$$$$
SRAM	1-4 Mbytes	0.2 ns	$$$
DRAM	1-4 Gbytes	5 ns	$
Hard disk*	100s Gbytes	10 ms	¢
Want?	2-10 Gbytes	0.2ns	cheap!

局部性原则

- 程序在任何时候访问一小部分地址空间
- 时间局部性
  - 最近访问的数据项很可能马上被再次访问
  - e.g., 循环中的指令，归纳变量
- 空间局部性
  - 最近被访数据项的邻近数据项可能很快也将被访问
  - e.g., 顺序指令访问，数组数据

Take advantage of the principle of locality to:

Present as much memory as in the cheapest technology

Provide access at speed offered by the fastest technology






局部性原则的应用

磁盘→DRAM→SRAM

- 存储层次
- 所有东西存储在磁盘上
- 从磁盘中拷贝近期访问（和邻近）的数据项到更小的DRAM中
  - 主存
- 从DRAM中拷贝最近访问（和邻近）的数据项到更小的SRAM中
  - Cache存储器连接CPU

存储层次




根据以上存储器的分层情况，如何将它们组织成一个存储系统呢？

为解决主存容量不足的问题，借助于软硬件在高速硬盘上开辟了——虚拟存储空间。

为解决主存速度与CPU不匹配的问题，借助于硬件在二者之间增加了——CACHE。

构成了一个统一管理、统一调度，并且对用户来说透明的一体化的存储器系统，即三级结构的存储器系统！


采用三级存储的体系结构！



CPU寻址次序：①、②、③

主存储器的组织

存储器芯片封装了驱动器、译码器、读写电路等。而MAR和MDR则制作在CPU芯片中。



主存和CPU的连接

随机存储器（RAM）技术

- 为什么计算机设计人员需要了解**RAM**技术?
  - •处理器的性能通常受到存储器带宽的限制
  - •随着集成电路密度的增加，一些存储器将**cache**和处理器集成在同一芯片上
    - -片载存储器来满足特殊需求
      - -指令**cache**
      - -数据**cache**
      - -写缓冲器
- 为什么不用触发器技术来实现**RAM**?
  - •密度：**RAM**需要更高的密度

存储层次：术语

°命中（Hit）： 数据在较高层的某一块中出现（例如X块）

- 命中率（Hit Rate）：在较高层发现存储访问的比率
- 命中时间（Hit Time）：访问在较高层命中数据的时间

  RAM访问时间 + 确定命中/失效的时间

°失效（Miss）：需要从较低层中的块中找回数据（Y块）

- 失效率（Miss Rate） = 1 - (命中率)
- 失效损失（Miss Penalty）：替换较高层存储的一个数据块的时间 + 将该块交付给处理器的时间

°命中时间 << 失效损失


存储层次技术

- 随机访问：
  - 随机是好事：对所有位置的访问时间是相同的
  - DRAM: Dynamic Random Access Memory
    - 高密、低功耗、价廉、慢速
    - 动态：需要定期刷新
  - SRAM: Static Random Access Memory
    - 低密、高功耗、昂贵、快速
    - 静态：如果不掉电，内容将永久保持！
- 不是太随机的访问技术：
  - 访问时间因位置的不同而不同，因访问的时刻不同而不同
  - 例如：磁盘、磁带、CDROM
- 后续讲授内容将侧重于随机访问技术
  - 主存： DRAMs
  - Caches: SRAMs





主存的基本组成



主存储器的存储单元

位是二进制数的最基本单位，也是存储器存储信息的最小单位。

当一个二进制数作为一个整体存入或取出时，这个数称为存储字。

存放存储字或存储字节的主存空间称为存储单元或主存单元，大量存储单元的集合构成一个存储体。

为了区别存储体中的各个存储单元，必须将它们逐一编号。存储单元的编号称为地址，地址和存储单元之间有一对一的对应关系。


所以，存储单元是CPU访问存储器的最小单位。每个存储单元可以是一个字，也可以是一个字节。

主存储器的主要技术指标

1. 存储容量：字（字节）

   位（Bit）：度量数据的最小单位

   字节（Byte）：最常用的基本单位



K 字节	1K = 1024 Byte
M（兆）字节	1M = 1024 KB
G（吉）字节	1G = 1024 MB
T（太）字节	1T = 1024 GB

2^{10}

2^{20}

2^{30}


2^{40}

2. 存储速度：有三个指标

- 访问时间T_A — 是指从向存储器发出命令，到从存储器读出信息所需的时间。
- 访问周期T_M — 是指连续两次访问存储器的最小时间间隔。通常：$T_M > T_A$。
- 存储器带宽B_M — 是指连续访问时，存储器每秒钟所能提供的数据传送速率。其单位为：字节/秒、字/秒、位/秒。

随机存取存储器

- 内存由半导体存储器芯片组成，芯片有多种类型



随机存取存储器


MOS型RAM基本存储位元


- **记忆原理**
  - 触发器：互补的两个状态(六管静态MOS电路)
  - 电容：充放电(单管动态MOS电路)
- **基本存储位元与存储器**
  - 存储位元 → 存储单元 → 存储矩阵 → 存储芯片(译码、驱动、读/写电路) → 存储模块(内存条) → 存储器

1. RAM的存储元电路


可以存放一个二进制位的电路被称为存储元，它是构成存储器的最小信息单位。

(1) SRAM存储元电路





位线A′
A′
A
位线A
T1 ~ T4
T5
T6
行地址选择
T7
T8
列地址选择
写放大器
写放大器
读放
DOUT
DIN
写选择
读选择

① 静态 RAM 基本电路的 读 操作



② 静态 RAM 基本电路的写操作



行选 → T_5、T_6 开

列选 → T_7、T_8 开

D_{IN} → 两个写放

（左）D_{IN} → 反相 → T_7 → T_5 → A′

（右）D_{IN} → T_8 → T_6 → A

T1、T2

构成双稳态电路。一个导通另一个必然截止。

T3、T4

称为负载管，其作用相当于电阻。电源Vcc通过它们为T1、T2供电。维持双稳态电路中的信息不变，静态存储器由此而得名。只有当电源断电，T1与T2的状态才不存在，即原存的信息消失。

T5、T6、T7、T8


均为选择管。当需对存储元读写操作时，它们均为导通状态。

结论：


SRAM是用双稳态触发器结构记忆信息的。

SRAM的存取速度快，但集成度低，功耗也较大，所以一般用来组成高速缓冲存储器和小容量主存系统。

(2) DRAM存储元电路



通过电容 C_S 有无存电荷区分信号0、1



读出时数据线有电流为 “1”

读出时数据线无电流为 “0”

DRAM 的两个问题

把电容调大

1）读出重写：读操作时，C_S的放电过程会引起信息的丢失，称为破坏性读出。因此必须有一个重写操作。而在写回操作未完成时，不能开始下一次的读操作。

2）定时刷新：由于C_S的值很小，又因电容的电荷泄漏需要定时对C_S进行充电，以补充电荷，通常间隔2ms。动态存储器也由此而得名。

刷新的概念

刷新过程的实质是将原有信息读出，再由刷新放大器形成原信息并重新写入的过程。刷新一次的时间等于一次读写操作的时间。


注意：

刷新和重写（再生）是两个完全不同的概念，切不可加以混淆。

① 重写是随机的，某个存储单元只有在破坏性读出之后才需要重写；而刷新是定时的，即使许多记忆单元长期未被访问，若不及时补充电荷的话，信息也会丢失。

② 重写一般是按存储单元进行的，而刷新通常以存储体矩阵中的一行为单位进行的。刷新是由刷新计数器提供行地址。







随机存取存储器

存储器芯片：存储体+外围电路(地址译码和读写控制)

存储位元组织





① 存储体

- 每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据
- 存储容量与地址、数据线个数有关：


芯片的存储容量＝$2^M \times N$

＝存储单元数×存储单元的位数

M：芯片的地址线根数


N：芯片的数据线根数

2）SRAM的基本结构


地址译码器
和读写电路
存储矩阵
A0
A1
A11
地址译码器
存储矩阵
片选信号
地址
R/W
读写电路
CS
D0
Di
读写控制信号
输入输出信号


2、地址译码器

- 功能：接收系统总线传来的地址信号，产生地址译码信号后，选中存储矩阵中的某个或几个基本存储单元.
- 从结构类型上分类：单译码，双译码
- 单译码方式适合小容量的存储器
  - 例如：地址线12根
    - 对应4096个状态，需要4096根译码线
- 双译码方式适合大容量存储器（也称为矩阵译码器）
  - 分X、Y两个方向的译码
  - 例如：地址线12根
    - X、Y方向各6根，64*64=4096个状态，128根译码线



②地址译码方式（单译码双译码）

对1024×4的一维译码



单译码的缺点：

当n较大时，译码电路变得复杂，电路的开销很大，使得存储器的成本迅速上升，性能下降。


例如：1024个选通信号需要1024个10输入的与门（或与非门）。所以单译码只适合小容量的存储器。

二维地址译码：

对2048个芯片字将11根地址线分成两组，配一个5-32线译码器和一个6-64线译码器。

两个译码器的有效输出的交点共同选择一个基本存储单元。

优点：选择线减少，译码电路的开销大大减小！


A 4
A 3
A 2
A 1
A 0
0
0
0
0
0
X 地址译码器
X 0
X 31
0,0
0,31
31,0
31,31
32×32 矩阵
I/O
D
Y 0
Y 地址译码器
Y 31
读/写
A 9
A 8
A 7
A 6
A 5
0

③ 片选和读写控制逻辑

- 片选端CS*或CE*
  - 有效时，可以对该芯片进行读写操作
- 输出OE*
  - 控制读操作。有效时，芯片内数据输出
  - 该控制端对应系统的读控制线
- 写WE*
  - 控制写操作。有效时，数据进入芯片中
  - 该控制端对应系统的写控制线

3)芯片引脚安排

- 地址线：与芯片字数有关，按芯片字编址.
- 数据线：与芯片字位数有关。
- 控制线 $\overline{WE}$：读/写控制
  $\overline{CS}$：片选控制
- 电源线：1条
- 接地线：1条

例：某静态RAM芯片，为16K×8位，问该芯片引脚的最小数目应为多少？

分析：16K，地址线应为 14条

8位，数据线应为 8条

CS　控制线　1条

WE　控制线　1条

电源线　1条

地线　1条

所以，该芯片引脚的最少数目为：26条

4) 动态 RAM 芯片结构

由于DRAM芯片集成度高，容量大，为了减少芯片引脚数量，DRAM芯片把地址线分成相等的两部分，分两次从相同的引脚送入。两次输入的地址分别称为行地址和列地址，行地址由行地址选通信号 $\overline{RAS}$ 送入存储芯片，列地址由列地址选通信号$\overline{CAS}$送入存储芯片。

由于采用了地址复用技术，因此，DRAM芯片每增加一条地址线，实际上是增加了两位地址，也即增加了4倍的容量。

4.静态MOS存储器SRAM芯片举例

例：Intel 2114是1K×4位的SRAM，地址线10位，数据线4位。采用二维译码方式。

4096个存储元排成64×64的矩阵，

10位地址线中的6位用于行译码，产生64个行选择信号；


另外4位用于列译码，产生16个列选择信号。但每个列选择信号同时选中 4 个存储元。

没有地址复用


SRAM芯片2114

- 存储容量为1024×4
- 18个引脚：
  - 10根地址线$A_9 \sim A_0$
  - 4根数据线$I/O_4 \sim I/O_1$
  - 片选CS*
  - 读写WE*

Vcc
Gnd



2114结构图



5. 动态MOS随机存储器DRAM芯片举例

例：Intel 2116 是16K×1位的DRAM芯片


14条地址线，采用了地址复用技术，将地址线分成二组，每组7位，分别为行地址和列地址。用行地址选择信号RAS和列地址选择信号CAS分时输入，可使地址引脚减少一半。



数据线采用两根：D_{in}、D_{out}

存储元排成128×128矩阵。

用行选择信号兼作为片选信号。




2 DRAM芯片组成示例


*Intel 2118芯片：　　--单管MOS存储元

参数—容量=16K×1位；数据引脚=2根(单向D_{IN}/D_{OUT}、共1位数据宽度)；地址引脚=14/2=7根(分时复用)。

结构—2个64×128存储阵列(便于减少译码延迟)；
时钟发生器串联(可保证有效的读写时序)。



单管动态 RAM 2118(16K × 1位) 外特性



DRAM 2118的读周期

存储地址需要分两批传送

- 行地址选通信号RAS*有效，开始传送行地址
- 随后，列地址选通信号CAS*有效，传送列地址，CAS*相当于片选信号
- 读写信号WE*读有效
- 数据从D_{OUT}引脚输出

DRAM 2118的写周期



存储地址需要分两批传送

- 行地址选通信号RAS*有效，开始传送行地址
- 随后，列地址选通信号CAS*有效，传送列地址
- 读写信号WE*写有效
- 数据从D_{IN}引脚进入存储单元

DRAM 2118的刷新

采用“仅行地址有效”方法刷新

- 行地址选通RAS*有效，传送行地址
- 列地址选通CAS*无效，没有列地址
- 芯片内部实现一行存储单元的刷新
- 没有数据从输入输出
- 存储系统中所有芯片同时进行刷新
- DRAM必须每隔固定时间就刷新

随机存取存储器RAM

SRAM和DRAM存储器的特性

	DRAM	SRAM
存储原理	电容	触发器
集成度	高	低
芯片引脚	少	多
速度	慢(10X)	快(1X)
价格	低(1X)	高(100X)
刷新	有	无
应用	主存、帧缓冲区	高速缓存存储器

随机存取存储器DRAM






内存条

随机存取存储器RAM

存储器模块(Memory Module)



168个引脚的双列直插存储器模块

(Dual Inline Memory Module, DIMM)

以64位或更大单元为块和存储控制器进行数据传输

每次访存操作总是在某一个内存条内进行!

随机存取存储器RAM


PC机主存储器的物理结构



- 主存储器由若干内存条组成
- 内存条(存储模块)的组成
  - 把若干片DRAM芯片焊装在一小条印制电路板上制成
- 内存条必须插在主板上的内存条插槽中才能使用



- 目前主流的是DDR4内存条
  - 双倍数据速率同步DRAM(Double Data-rate Synchronous DRAM, DDR SDRAM)
  - 采用双列直插式，其触点分布在内存条的两面
  - PC机主板中一般都配备有2个或4个DIMM插槽



SRAM和DRAM的比较

主存

缓存

	DRAM	SRAM
存储原理	电容	触发器
集成度	高(1)	低(6)
芯片引脚	少	多
功耗	小(1/6)	大
价格	低(1X)	高(100X)
速度	慢(10X)	快(1X)
刷新	有	无

问题：为什么每出现新一代DRAM芯片，容量至少提高到4倍?

行地址和列地址分时复用，每出现新一代存储器芯片，至少要增加一根地址线每加一根地址线，则行地址和列地址各增加一位，所以行数和列数各增加一倍。因而容量至少提高到4倍。

只读存储器ROM

先不讲!!!

- ROM：Read Only Memory
  - 按地址寻址，只能被随机读而不能随机写的半导体存储器
- 特点
  - 在工作过程中，信息只能读不能写
  - 非破坏性读出，无需再生
  - 也以随机存取方式工作
  - 信息用特殊方式写入，一经写入，就可长久保存，不受断电影响。故是非易失性存储器

只读存储器ROM

- 用途
  - 用来存放一些固定程序。如监控程序、启动程序等。只要一接通电源，这些程序就能自动地运行
  - 可作为控制存储器，存放微程序
  - 还可作为函数发生器和代码转换器
  - 在输入/出设备中，被用作字符发生器，汉字库等
  - 在嵌入式设备中用来存放固化的程序

只读存储器ROM

ROM分类

- **固定掩膜MROM**
  - ➢ 只能读，不能修改
- **一次可改写的PROM**
  - ➢ 只能修改一次，修改后只读
- **可多次改写的ROM**
  - ➢ 可多次擦除、多次改写，改写之前要先擦除
    - ✓ 光擦除电可编程只读存储器，亦称UV EPROM
    - ✓ 电擦除电可编程只读存储器E2PROM
    - ✓ 块擦除电可编程的快擦写存储器Flash Memory

只读存储器ROM

ROM分类

固定掩膜MROM

依用户要求，由厂家按确定工序，用是否制造某元器件的方法，实现信息写入。
制造完成后，不能再改变的只读存储器

- 结构简单、集成度高、价格便宜
- 使用不灵活、一经生产为成品，则无法修改
- 宜于标准化和大批量生产的定型产品

只读存储器ROM

ROM分类

—— 可编程ROM（Programmable ROM, PROM）

- 可根据需要编程一次，但写入不可逆，PROM原则上无法修改
- 熔断丝型PROM为主流，初始在行、列交叉点连接一段熔丝，存入0。若该位需写入1，则将熔丝熔断，但熔断后信息不能改变
- 对改写电流和工作电流有一定的要求

注意：PROM既按地址又按位寻址，编程时是按位编程且须脱机编程，通常用专用PROM编程器实现编程

只读存储器ROM

ROM分类

—— 可多次改写的ROM——EPROM

- Erasable Programmable ROM, EPROM
- 不能在线擦除和编程
- 不对单个存储单元擦除，仅以片为单位擦除
- 芯片封装麻烦，需留透明石英窗口以便紫外线擦除
- 编程后，还须用不透明物体覆盖石英窗口，以免芯片存储的信息由于光照局部被擦除

EPROM优点

- 因存储位元为单管，故集成度高
- 耐久性好(常温保持时间：100年；125℃：10年)

只读存储器ROM

ROM分类

— 可多次改写的ROM——EEPROM

- 优点
  - 可在线擦除和编程，可单地址擦除和编程
  - 不需留擦除用的石英窗口，芯片封装容易
  - 编程可达10^5次，信息保持时间10年以上
- 缺点
  - 比RAM写操作慢很多(~10ms)
  - 集成度较低

联系方式

- Acknowledgements:
- This slides contains materials from following lectures:
  - Computer Architecture (ETH，NUDT，USTC)

- Research Area：
  - 计算机视觉与机器人应用计算加速，
  - 人工智能和深度学习芯片及智能计算机

- Contact：
  - 中山大学计算机学院
  - 管理学院D101（图书馆右侧）
  - 机器人与智能计算实验室
  - cheng83@mail.sysu.edu.cn

