# 山东大学 计算机科学与技术 学院

## 计算机组成与设计 课程实验报告

学号: 202200130048 姓名: 陈静雯 班级: 6

实验题目: ROM 实验

实验学时: 2 实验日期: 4.16

### 实验目的:

- (1) 掌握 FPGA 中 IROM 的设置,作为只读存储器 ROM 的工作特性和配置方法;
- (2) 用文本编辑器编辑 mif 文件配置 ROM, 学习以 mif 格式文件加载于 ROM 中;
- (3) 在初始化存储器编辑窗口编辑 mif 文件配置 ROM;
- (4) 验证 FPGA 中 ROM 的功能。

硬件环境: 康芯 KX-CDS EP4CE6/10 器件


软件环境: quartus || 环境

### 实验内容与设计:

#### 1、实验内容


实验中主要掌握三方面的内容: 1、ROM 的参数设置; 2、ROM 中数据的写入,即初始化文件的编写; 3、ROM 的实际应用,在实验台上的调试方法。

### 2、实验原理图



Addr	+0	+1	+2	+3	+4	+5	+6	+7	ASCII
0	018108	011001	000000	000000	000000	000000	000000	000000	
8	000000	000000	000000	000000	000000	000000	000000	000000	
16	000000	000000	000000	000000	111111	000000	000000	000000	
24	000000	000000	000000	000000	000000	000000	000000	000000	
32	000000	000000	000000	000000	000000	000000	000000	000000	
40	000000	000000	000000	000000	000000	000000	000000	000000	
48	000000	000000	000000	000000	000000	000000	000000	000000	
56	000014	000000	000000	000000	000000	000000	000000	00001C	

Ţ	Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard
	in a[5]	Input	PIN_83	5	B5_N0	PIN_83	2.5 V (default)
	in_ a[4]	Input	PIN_77	5	B5_N0	PIN_77	2.5 V (default)
	in_ a[3]	Input	PIN_74	5	B5_N0	PIN_74	2.5 V (default)
	in_ a[2]	Input	PIN_70	4	B4_N0	PIN_70	2.5 V (default)
	in_ a[1]	Input	PIN_65	4	B4_N0	PIN_65	2.5 V (default)
	in_ a[0]	Input	PIN_60	4	B4_N0	PIN_60	2.5 V (default)
	in_ dk	Input	PIN_84	5	B5_N0	PIN_84	2.5 V (default)
	out q[23]	Output	PIN_144	8	B8_N0	PIN_144	2.5 V (default)
	out q[22]	Output	PIN_143	8	B8_N0	PIN_143	2.5 V (default)
	out q[21]	Output	PIN_142	8	B8_N0	PIN_142	2.5 V (default)
	out q[20]	Output	PIN_141	8	B8_N0	PIN_141	2.5 V (default)
	<sup>cut</sup> q[19]	Output	PIN_138	8	B8_N0	PIN_138	2.5 V (default)
	<sup>out</sup> q[18]	Output	PIN_137	8	B8_N0	PIN_137	2.5 V (default)
	° q[17]	Output	PIN_136	8	B8_N0	PIN_136	2.5 V (default)
	<sup>9ut</sup> q[16]	Output	PIN_135	8	B8_N0	PIN_135	2.5 V (default)
ä	out q[15]	Output	PIN_125	7	B7_N0	PIN_125	2.5 V (default)
₹	4						<b>•</b>



#### 3、实验步骤

- (1)要求用元件库设计 ROM, 地址总线宽度 address[]和数据总线宽度 q[]分别为 6 位和 24 位。
- (2) 建立相应的工程文件,设置 rom 数据参数,ROM 配置文件的路径(ROM\_A. mif),并设置在系统 ROM/RAM 读写允许,以便能对 FPGA 中的 ROM 在系统读写。
- (3)锁定输入输出引脚,选择实验台模式为0,24位数据输出由数码8至数码3显示,6位地址由键2、键1输入,键1负责低4位,地址锁存时钟CLK由键8控制,每一次上升


沿,将地址锁入,数码管 8/7/6/5/4/3 将显示 ROM 中输出的数据。发光管 6 至 1 显示输入的 6 位地址值。

- (4) 完成全程编译。
- (5) 下载 SOF 文件至 FPGA, 改变  $lpm_ROM$  的地址 a[5...0], 外加读脉冲, 通过实验台上的数码管比较读出的数据是否与初始化数据 (rom4.mif 中的数据) 一致。


#### 4、实验结果

键 1, 低四位; 键 2, 高两位, led8-6, 高三位; led4-2, 低三位


显示地址 000001 的值, 即 011001



地址 000000, 对应值 018108



在 mif 文件中修改地址 010100, 即 20 位置的值后, 重新编译下载 sof 至 FPGA, 可以发现数码管显示修改后的值 111111



## 结论分析与体会:

- 1. FPGA 中的 ROM 可以读写系统中的数据
- 2. ROM 的参数设置, 24 位 word 显示 6 位 16 进制数

注:实验报告的命名规则: 学号\_姓名\_实验 n\_班级