

Istruzioni

Tipo R

codop	(7)
rd	(5)
funz 3	(3)
rs1	(5)
rs2	(5)
funz 7	(7)

Add, Sub, And, ...

Tipo "S"

Codop	(7)
imm	(5)
funz 3	(3)
rs1	(5)
rs2	(5)
funz 7	(7)

Solo istro store

Tipo "J"

Codop	(7)
rd	(5)
imm	(20)

ES: jal

Tipo Immediate

Codop	(7)
rd	(5)
funz 3	(3)
rs1	(5)
Imm	(5+7=12) [-2048, +2047]

Addi

Tipo "SB"


Codop	(7)
imm	(5)
funz 3	(3)
rs1	(5)
rs2	(5)
imm	(7)

ES: beq, bne, blt, bgt
bge, ble

Tipo "U"

Codop	(7)
rd	(5)
imm	(12)

ES: lui




↳ Cambia de le istr. J hanno immediato sparso.

CODICI ALU

\bar{A}	\bar{B}	S		OPERAZIONE
0	0	0	0	\Rightarrow AND
0	0	0	1	\Rightarrow OR
0	0	1	0	\Rightarrow SUM
0	1	1	0	\Rightarrow SUB
0	1	1	1	\Rightarrow LESS ($a < b \rightarrow a - b < 0$)
1	1	0	0	\Rightarrow NOR

CIRCUITI SEQUENZIALI

- LATCH S-R $S = \text{Set}$ 1 $R = \text{Reset}$ 0 Hold




Combinazioni

0	0	=	Hold
1	0	=	Set
0	1	=	Reset
\uparrow	\uparrow		
S	R		

Problemi

- Combo 11 instabile \rightarrow Verso Latch D
- Non è sincronizzato \rightarrow Verso Agg. clock

- LATCH SR SINCRONIZZATO



- Quando il CLK=0 equivale a Hold
- Rimane ancora instabilità


CIRCUITI SEQUENZIALI

- LATCH TIPO "D" SINCR.


Combinaz.

- 0: reset
- 1: set

Clk: 0
↓
hold



- Elimina S ed R sostituendole con D
- Rimane il "Problema della concorrenza" con ist. "ricorsive" (es. x_1, x_1, x_5) il valore oscilla. → Si risolve agg. una condizione imposs. in teoria
- LATCH TIPO "D" SINCR. A F. DI SALITA



- Eff. non sta a fronte di salita ma riduce al minimo il livello alto.

ESEMPIO DI RISOLUZIONE ESER. CON MASK

Scrivere il codice RISC-V che restituisce sul registro t2 il numero di bit uguali a 1 contenuti nel valore binario presente nel registro t0. Per esempio, se t0 ha il valore binario equivalente al numero intero 37, il risultato atteso è 3. Suggerimento: usare opportunamente le istruzioni logiche and, srlr etc.

Answer:

```
1 # t2 => ris da t0
2
3
4 li t3, 1
5 li t4, 64
6 li t2, 0
7 do_loop:
8 bit t4, zero, end_loop
9 and t5, t0, t3
10 add t2, t2, t5
11 srlr t0, t0, 1
12 addi t4, t4, -1
13 beq zero, zero, do_loop
14 end_loop:
```

Verifica risposta

L'esercizio chiede di (Dato un valore in un Reg)
- Contare il numero di bit

Il modo migliore per gestire la conta sarebbe controllare bit per bit e sommare.

ES: usiamo l'AND

t2 = 0 0 0 1 0 1 AND m = maschera
m = 0 0 0 0 0 1
0 0 0 0 0 1 ✓ = 1 Dec
t2 = 0 0 0 1 0 0 AND
m = 0 0 0 0 0 1
0 0 0 0 0 0 ✓ = 0 Dec

Con questa mask
viene controllato

solo 1 bit (l'ultimo) → manca Iterare

Ogni registro in RISC V
è formato da 64 bit

quindi bisogna iterare 64 volte!

Ma come capire come "muovere" il bit corrente

Basta usare l'istruzione srlr
che farà lo shift a destra (r).

Siccome è bit per bit va impostato a 1

srlr x1, x2, 1

ASM: GESTIONE STRINGHE

- ASSEGNAZIONE RAPIDA

Si può usare `li` per assegnare caratteri

```
li a1, '9'  
li a2, '0'
```

- GESTIONE TIPO "STRING"

Il tipo string non è altro che un array di bytes.

Per caricare il singolo char => lbu

```
str: .string "Hello World!"    lbu a2, 0(a0)
```

(in `a0` ci sta l'address)

- SHIFT IN C << oppure >>

-> << : shift a sinistra sll

-> >> : // // destra srl

```
[hash << 5]
```

```
a0, zero, end_while  
slli a4, a1, 5 # hash << 5
```

- ITERAZIONE

L'iterazione finisce quando il carattere `deref == 0`

```
lbu a2, 0(a0)
```

```
do_while:  
beq a2, zero, end_while
```

PROBLEMI CON PRESTAZIONI

• # istr. al secondo = $\frac{\text{freq}}{\text{CPI}}$

Si considerino tre diversi processori P1, P2 e P3 che eseguono lo stesso insieme di istruzioni.

- P1 ha una frequenza di clock di 3 GHz e un CPI (Cicli Per Istruzione) di 1,5.
- P2 ha una frequenza di clock di 2,5 GHz e un CPI di 1,0.
- P3 ha una frequenza di clock di 4,0 GHz e un CPI di 2,2.

• Quale processore ha le prestazioni migliori espresse in numero di istruzioni al secondo?

$$\frac{3}{1.5} = 3 \cdot \frac{2}{3} = \frac{6}{3} = 2$$

P1

$$\frac{2.5}{1} = 2.5$$

P2 ✓

$$\frac{4.0}{2.2} = 2.2$$

P3

• # di cicli di clock più alto dato tempo

$$V_s = \frac{\# \text{ clock}}{\text{freq}} \Rightarrow \underline{V_s \cdot \text{freq} = \# \text{ clock}}$$

• Determinare il processore (scelto fra i 3 riportati) che necessita del numero di cicli di clock più alto, supponendo che tutti eseguano un programma in 10 secondi.

$$P_1 \Rightarrow 10 \cdot 3 = 30$$

$$P_2 = 10 \cdot 2.5 = 25$$

$$P_3 \Rightarrow 10 \cdot 4 = \underline{40}$$

• freq. di clock

$$V_s = \frac{\# \text{ clock}}{\text{freq}} \Rightarrow \text{freq} = \frac{\# \text{ clock}}{V_s}$$

• Si vorrebbe ridurre il tempo di esecuzione del 30% (da 10 a 7 secondi), ma per raggiungere questo obiettivo il CPI aumenterebbe del 20%. Quale sarebbe la frequenza di clock che consentirebbe questa riduzione del tempo di esecuzione per il processore P1? [Risposta espressa in GHz]

$$P_1 = V_s = 10 \quad \# \text{ clock} = 30 \quad \text{freq} = \frac{30}{10} = 3$$

$$\frac{10}{100} + \frac{20}{100} \cdot 2 + \frac{50}{100} \cdot 3 + \frac{20}{100} \cdot 3$$

$$= \frac{10}{100} + \frac{40}{100} + \frac{150}{100} + \frac{60}{100} = \frac{260}{100} = 2.6$$