Módulo Generador de PWM


Circuitos Lógicos Programables

CESE


Prof. Nicolás Álvarez

Alumno: Rubén Mansilla

La señal PWM



Esquema del Módulo Generador de PWM



Resumen de las señales del módulo PWM:

Entradas:


- clk → Clock de la placa (125 MHz) [1 bit]
- *rst* → Reset: Fuerza a "0" todas las salidas de los módulos del componente. [1 bit]
- ena > Enable: Habilita el funcionamiento de todos los módulos del componente. [1 bit]
- mod → Módulo: Valor que establece el período de la señal PWM. [N bits]
- duty → Duty cicle: Valor que establece la cantidad de cuentas que la salida PWM permanecerá en "1". [N bits]

Salidas:

pwm_out → Salida PWM [1 bit] serial.

El contador de Módulo N: contModN

Utiliza una variable interna **N** que determinará la cantidad de bits que se desee que tenga el contador



Implementación VHDL del Generador de habilitación genEna

Se utiliza una variable interna **NC** que determinará cada cuantos pulsos de clock la salida *q_o saca un "1"*

```
architecture genEna arq of genEna is
    -- Parte declarativa
    signal cuenta : integer;
begin
    -- Parte descriptiva
    process(clk i)
        variable aux: integer;
    begin
        if rising edge (clk i) then
            if rst i = '1' then
                aux := 0;
                q o <= '0';
            elsif ena i = '1' then
                aux := aux + 1;
                if aux = NC then
                    q o <= '1';
                    aux := 0;
                else
                    q o <= '0':
                end if:
            end if:
        end if;
        cuenta <= aux;
    end process;
end;
```

Implementación VHDL de contModN

```
entity contModN2 is
                                              Utiliza una variable interna N que determinará la cantidad de bits
     generic(
                                              que se desee que tenga el contador
         N : natural := 4
    port(
         clk i : in std logic;
         rst i : in std logic;
         ena i : in std logic;
                                                                         -- Parte descriptiva
         mod i : in std logic vector(N-1 downto 0); -- Mod
         q o : out std logic vector(N-1 downto 0)
                                                                         reg inst: reg
                                                                             generic map (
         --max o : out std logic
                                                                                 N = > 4
           architecture contModN2 arq of contModN2 is
                                                                             port map (
                -- Parte declarativa
                                                                                 clk i => clk i,
                                                                                 rst i => salOr,
                component reg is
                                                                                 ena i => ena i,
                    generic(
                                                                                 d i => salSum
                        N: in natural := 4
                                                                                 q o => salReq
                    port(
                        clk i : in std logic;
                                                                         -- mod i <= "1111"
                        rst i : in std logic;
                        ena i : in std logic;
                                                                         salSum <= std logic vector(unsigned(salReg) + "0001");</pre>
                        d i : in std logic vector(N-1 downto 0);
                        q o : out std logic vector (N-1 downto 0)
                                                                         salComp <= '1' when salReg = mod i else '0';</pre>
                end component;
                                                                         salAnd <= ena i and salComp;</pre>
                signal salReg : std logic vector(N-1 downto 0);
                                                                         salOr <= rst i or salAnd;
                signal salSum : std logic vector(N-1 downto 0);
                signal salOr : std logic;
                                                                         --max o <= salComp;
                signal salAnd : std logic;
                signal salComp:std logic;
                                                                         q o <= salReg;
```

Implementación VHDL del Módulo pwmModule

```
entity pwmModule is
                               La variable interna N determina la cantidad de bits de las entradas mod_i,
    generic(
                               duty_i y la salida q_o y debe ser consistente con el valor adoptado en el
        N : natural := 4
                               contador contMosN.
    port(
        clk i : in std logic;
        rst i : in std logic;
        mod i : in std logic vector(N-1 downto 0); -- Período del PWM
        ena i : in std logic;
        duty i : in std logic vector (N-1 downto 0); -- Ciclo de trabajo
        q o : out std logic vector(N-1 downto 0); -- Salida del contador contModN2
        pwm out : out std logic
    -architecture pwmModule arg of pwmModule is
         -- Parte declarativa
         signal q internal : std logic vector(N-1 downto 0);
         component contModN2 is
             generic(
                N : natural := 4
            port(
                clk i : in std logic;
               rst i : in std logic;
               ena i : in std logic;
                mod i : in std logic vector(N-1 downto 0); -- Modulo de cuenta --> Período
                q o : out std logic vector(N-1 downto 0)
         end component;
         signal genEna sal : std logic;
```


Implementación VHDL del Módulo pwmModule

```
begin
    -- Parte descriptiva
    contModN2 inst: contModN2
        generic map (
            N = > 4
        port map (
            clk i => clk i,
            rst i => rst i,
            ena i => genEna sal,
            mod i => mod i,
            q o => q internal
    genEna inst: entity work.genEna
        generic map (
            NC => 3 --N
        port map (
            clk i => clk i,
            rst i => rst i,
            ena i => ena i,
            q o => genEna sal
```

```
-- Aqui ponemos las operaciones propias del Modulo pwm
    process (clk i, rst i)
    begin
        if rst i = '1' then
            pwm out <= '0';
        elsif rising edge(clk i) then
            if ena i = '1' then
                if unsigned(q internal) < unsigned(duty i) then</pre>
                    pwm out <= '1';
                else
                    pwm out <= '0';
                end if:
            end if:
            if unsigned(q internal) >= unsigned(mod i) then
                pwm out <= '1';
            end if:
        end if:
    end process;
    q o <= q internal;
end;
```

La señal *q_internal* se utiliza para poder visualizar en el simulador el valor de la cuenta de salida del contador **contModN**.

Pruebas y Simulaciones



modulo	15	16 cuentas	
duty	5	6 cuentas	
N	4	bits	
NC	3	Ciclos	
clock	20 ns	Periodo	

Salida PWM	37,5% duty cicle
	6 cuentas en "1"
	10 cuentas en "0"

Cada 3 ciclos de clock el contador hace una cuenta.

Tiempo de cuenta =
$$20 ns \times 3 = 60 ns$$

Período de PWM =
$$60 ns \times 16 = 960 ns$$

Duty cicle =
$$60 ns \times 6 = 360 ns$$

Salida PWM =
$$\frac{Duty \ cicle}{Periodo \ PWM} = \frac{6}{16} \times 100 = 37,5\%$$



Una cuenta de **contModN** son 3 marcas en el grafico – 16 cuentas conforman un periodo de 48 marcas.

Frecuencia clock = 125 MHz
$$\rightarrow$$
 Período clock = $\frac{1}{125} \mu s = 0.008 \mu s = 8 ns$


Tiempo de cuenta = $8 ns \times 3 = 24 ns$


Período de PWM = $24 ns \times 16 = 384 ns$

Duty cicle = $24 ns \times 12 = 288 ns$


Salida PWM =
$$\frac{Duty \ cicle}{Periodo \ PWM} = \frac{12}{16} \times 100 = 75\%$$


1 marca en el grafico =
$$\frac{tiempo\ cuenta}{3} = \frac{24\ ns}{3} = 8\ ns$$






Señal pwm al 25%






Señal PWM al 75%


Esquemático de la implementación en Vivado del componente pwmModule



Esquemático de implementación en Vivado del conjunto pwmModule - VIO - ILA




Generación del archivo bitstream



Utilización de recursos post sintesis

Resource	Utilization	Available	Utilization %
LUT	722	17600	4.10
LUTRAM	61	6000	1.02
FF	1365	35200	3.88
BRAM	0.50	60	0.83
Ю	1	100	1.00



Utilización de recursos post implementación

Resource	Utilization	Available	Utilization %
LUT	1177	17600	6.69
LUTRAM	85	6000	1.42
FF	2028	35200	5.76
BRAM	0.50	60	0.83
IO	1	100	1.00

