BẢNG 1: KẾT NỐI LIÊN TẦNG FPGA GOWIN ONE KIWI 4K MCU SONIX SN32F407

Giao tiếp đồng bộ dữ liệu đặc trưng 64-bit ($Pitch, Roll, RMS, Variance$) qua bus SPI (FPGA đóng vai trò Master, MCU đóng vai trò Slave) và đường ngắt cứng đánh thức MCU:

STT	Tên tín hiệu	Chân trên Kiwi Nano 4K (FPGA)	Chân vật lý MCU (Sonix SN32F407)	Cọc Header trên Kit EVK V1.0	Vai trò kỹ thuật
1	**WAKE UP_IRQ**	**Pin 41**	**P2.9** (Pin 20 LQFP48)	**Cụm J7 - Chân 5 (P29)**	Xung sườn lên kích hoạt ngắt **IRQ29 (P2IRQ)** đánh thức MCU khỏi Deep-Sleep.
2	**SCK**	**Pin 44**	**P1.0** (Pin 39 LQFP48)	**Cụm J12 - Chân 2 (SCK_P10)**	Xung nhịp đồng bộ SPI Master phát sang MCU Slave.
3	**MOSI**	**Pin 42**	**P1.2** (Pin 41 LQFP48)	**Cụm J12 - Chân 4 (MOSI_P12)**	Tuyến dữ liệu 64-bit đặc trưng đẩy vào bộ đệm MCU.
4	**MISO**	**Pin 43**	**P1.1** (Pin 40 LQFP48)	**Cụm J12 - Chân 3 (MISO_P11)**	Tuyến phản hồi trạng thái từ MCU (nếu cần bắt tay).
5	**CS**	**Pin 46**	**P1.8** (Pin 34 LQFP48)	**Cụm J12 - Chân 1 (SEL_P18)**	Tín hiệu chọn chip chọn kênh SPI0, tích cực mức thấp (0V).

BẢNG 2: KẾT NỐI CẢM BIẾN IMU MPU6050 FPGA GOWIN ONE KIWI 4K

Cảm biến MPU6050 giao tiếp trực tiếp với Bank 1 của FPGA qua giao thức I2C tốc độ chuẩn ($100kHz$):

STT	Chân trên MPU6050	Chân trên Kiwi Nano 4K	Ghi chú kỹ thuật
1	**VCC**	**Header J1 - Cọc 3V3**	Cấp nguồn nuôi cho MPU6050 từ đường 3.3V của FPGA.
2	**GND**	**Header J1 - Cọc GND**	Mass chuẩn cảm biến.
3	**SCL**	**Pin 39** (Header J1)	Xung nhịp đồng bộ I2C Master do FPGA phát.
4	**SDA**	**Pin 40** (Header J1)	Tuyến dữ liệu I2C hai chiều (Open-drain có trở kéo).

BẢNG 3: KẾT NỐI MODULE ĐỊNH VỊ GPS U-BLOX NEO-M6N MCU SONIX SN32F407

Module GPS giao tiếp với ngoại vi **UART0** của Sonix SN32F407 (Baudrate mặc định $9600bps$):

STT	Chân trên Module NEO-M6N	Chân MCU Sonix SN32F407	Cọc Header trên Kit EVK V1.0	Nguyên lý & Ghi chú
1	**VCC**	**Cọc 3.3V** (hoặc 5V trên EVK)	Cọc 32F407_VDD hoặc P3V3	Cấp nguồn nuôi cho module GPS.
2	**GND**	**Cọc GND**	**Cụm J10 - Chân 3 (GND)**	Mass tham chiếu tín hiệu.
3	**TXD** (GPS phát)	**P3.2** (Pin 31 LQFP48)	**Cụm J10 - Chân 2 (URX_P32)**	**Nối chéo:** Truyền các bản tin NMEA $GPRMC sang chân nhận URXD0 của MCU.
4	**RXD** (GPS nhận)	**P3.1** (Pin 30 LQFP48)	**Cụm J10 - Chân 1 (UTX_P31)**	**Nối chéo:** Nhận cấu hình từ chân phát UTXD0 của MCU (nếu cần đổi tần số mẫu).

BẢNG 4: KẾT NỐI MODULE VIỄN THÔNG 4G LTE SIM A7680C MCU SONIX SN32F407

Module 4G LTE giao tiếp với ngoại vi **UART1** của MCU Sonix SN32F407 (Baudrate $115200bps$) để xử lý tập lệnh AT Command:

STT	Chân trên SIM A7680C	Chân MCU Sonix SN32F407	Cọc Header trên Kit EVK V1.0
1	**VBAT / VCC**	*(Nối thẳng nguồn Pin Li-ion)*	Cọc VOUT (sau mạch IP5306)
2	**GND**	**Cọc GND**	**Cọc GND chung hệ thống**
3	**TXD** (SIM phát)	**P2.3** (Pin 14 LQFP48)	**Cụm J7 - Chân 3 (P23)**
4	**RXD** (SIM nhận)	**P2.2** (Pin 13 LQFP48)	**Cụm J7 - Chân 2 (P22)**

BẢNG 5: KẾT NỐI GIAO DIỆN NGƯỜI DÙNG (HMI) TRÊN MCU SONIX SN32F407

Phục vụ chu trình cảnh báo, đếm ngược 15 giây và cơ chế nút bấm hủy báo động giả:

STT	Thiết bị ngoại vi	Chân MCU Sonix SN32F407	Vị trí Header trên Kit EVK V1.0	Chế độ GPIO (Mode / CFG)	Mức tích cực	Chức năng kỹ thuật
1	**Còi Buzzer chủ động**	**P2.5** (Pin 16 LQFP48)	Cọc P25 (gần SW4)	Output Push-Pull (GPIO_MODE = 1)	Active High (3.3V)	Hú còi dồn dập trong 15 giây đếm ngược khi nghi ngờ tai nạn.
2	**Đèn LED**	**P2.6** (Pin	Cọc P26	Output	Active	Chớp

	cảnh báo đỏ	17 LQFP48)	(gần SW5)	Push-Pull (GPIO_MODE = 1)	High (3.3V)	nháy liên tục đồng nhịp với tiếng còi đếm ngược.
3	**Nút bấm hủy khẩn cấp**	**P2.7** (Pin 18 LQFP48)	Cọc P27 (gần SW6)	Input kèm trở kéo lên (Pull-up)	Active Low (Nhấn = 0V)	Người lái nhấn nút để hủy lệnh SOS nếu chỉ ngã nhẹ hoặc va chạm không nguy hiểm.

CÁC NGUYÊN TẮC BẢO VỆ PHẦN CỨNG BẮT BUỘC KHI ĐẤU DÂY

1. **Chống xung đột nguồn cổng nạp (Back-feeding):** Cổng USB-C trên board One Kiwi 4K nối thẳng đường nguồn VBUS vào đường P5V0 mà không có diode chặn ngược. Do đó, khi cắm cáp USB vào máy tính để nạp bitstream FPGA hoặc debug, **bắt buộc phải ngắt công tắc nguồn pin từ mạch IP5306 vào chân 4 FPGA**, tránh tình trạng dòng điện từ pin tràn ngược vào cổng USB của máy tính gây hỏng mainboard máy tính.
2. **Tuân thủ đúng Bank điện áp trên FPGA:** Toàn bộ các chân I2C (MPU6050) và SPI/IRQ (nối sang MCU) đều được gom trọn vào **Bank 1 của FPGA One Kiwi 4K** (các chân từ 39 đến 46 trên hàng Header J1). Bank 1 chạy ở điện áp $3.3V$, tương thích trực tiếp 100% với các chân I/O của chip Sonix SN32F407 mà không cần qua mạch đệm chuyển mức logic.
3. **Cố định cơ học cảm biến:** Module MPU6050 phải được bắt vít hoặc dán keo xốp cố định cứng cáp vào khung vỏ thiết bị, không để cảm biến đung đưa trên dây bẹ, bảo đảm góc nghiêng $Pitch, Roll$ và gia tốc chấn động RMS phản ánh chân thực động học của thân xe máy.