## Міністерство освіти і науки України НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА» Кафедра ЕОМ



3 лабораторної роботи № 1

3 дисципліни «Моделювання комп'юткрних систем»

На тему: «Інсталяція та ознайомлення з середовищем розробки Xilinx ISE.

Ознайомлення зі стендом Elbert V2 - Spartan 3A FPGA»

Виконав: ст. гр. КІ-202

Побережник Ю.В..

Прийняв:

Козак Н. Б.

**Мета:** ознайомлення з середовищем розробки Xilinx ISE та побудова дешифратора 3-7.

## Завдання

- 1. Створення облікового запису на <u>www.xilinx.com</u>.
- 2. Інсталяція Xilinx ISE та отримання ліцензії.
- 3. Побудова дешифратора <u>3->7</u> за допомогою *ISE WebPACK™ Schematic Capture* та моделювання його роботи за допомогою симулятора *ISim*.
- 4. Генерування Bit файала та тестування за допомогою стенда Elbert V2 Spartan 3A FPGA.

## Виконання завдання

Згідно завдання було розроблено схему дешифратора 3 в 7, використовуючи компоненти з бібліотеки, у новому, доданому до проекту Schematic файлу.




Рис.1. Схема дешифратора 3 в 7

Пізніше в проект було додано файл User Constraint, в якому змінений вміст файлу elbertv2.ucf був доданий.

```
# * Rename the used signals according to the your project
                                                                                                                    UCF for ElbertV2 Development Board
         CONFIG VCCAUX = "3.3";
11
                                                                               LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
          NET "OUT_0" LOC = P46 | IOSTANDARD = "LVCMOS33" | SLEW = SLON | DRIVE = 12;
NET "OUT_1" LOC = P47 | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
NET "OUT_2" LOC = P48 | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
NET "OUT_3" LOC = P49 | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
NET "OUT_4" LOC = P50 | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
NET "OUT_5" LOC = P51 | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
17
18
19
20
                 # NET "LED[6]" LOC = P54 | IOSTANDARD = LVCMOS33 | SLEW = SLOW NET "OUT_7" LOC = P55 | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
                                                                                                                                                                           SLEW = SLOW | DRIVE = 12;
23
          26
         DP Switches
          NET "IN_0" LOC = P70 | PULLUP | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
NET "IN_1" LOC = P69 | PULLUP | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
NET "IN_2" LOC = P68 | PULLUP | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
NET "DPSwitch[6]" LOC = P64 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
NET "DPSwitch[6]" LOC = P63 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
NET "DPSwitch[6]" LOC = P60 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
NET "DPSwitch[6]" LOC = P59 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
NET "DPSwitch[6]" LOC = P59 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
NET "DPSwitch[7]" LOC = P59 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
NET "DPSwitch[7]" LOC = P59 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
NET "DPSwitch[7]" LOC = P59 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
NET "DPSwitch[7]" LOC = P59 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
NET "DPSwitch[7]" LOC = P59 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
29
30
31
                                                                                                          ANDARD = "LOCHOS33" | SLEW = SLOW | DRIVE = 12;
| PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
32
                                                     Dec3to7Constraints.ucf
                                                                                                                                                             ×
                                                                                                                                                                                                                                                                                                                                        ++ □
```

Рис.2. User Constraint файл

За допомогою симулятора ISim у режимі Simulation було перевірено роботу схеми.




Рис.3. Запуск симуляції

Далі, використовуючи режим Simulation у симуляторі ISim я покроково перевірив на роботу схему та код, використовуючи зання отриманні з методичних вказівок:




Рис. 4: Наступна симуляція




Рис. 5: Наступна симуляція

Кінцевий результат має наступний вигляд:

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

- о х

-

Пізніше, після всіх перевірок на правильність коду та схеми, згідно методичних вказівок, було створено конфігураційний файл, і запущено в послідовності процеси, які успішно виконались:





Рис. 7: Правильно виконані процеси

## Після цього згенерував біт файл:






Рис. 8-9: Покрокове створення біт-файлу

Наступним кроком, з створеним біт-файлом та програмою для прошиття плати Elbert V2 FPGA Configuration tools запрограмовую плату, але спочатку потрібно зайти ком-порт через диспетчер пристроїв:





Рис. 10: Необхідний ком-порт, відображений у диспетчері пристроїв

Далі, вибираю у Elbert V2 FPGA Configuration tools вибираю необхідний ком-порт(COM7):



Puc. 11: Обраний ком-порт у програмі для прошиття плати (Elbert V2 FPGA Configuration tools)

Наступним і останнім кроком  $\epsilon$  завантаження у програму для прошиття плати Elbert V2 FPGA Configuration tools свого біт файлу та її програмування




Рис. 12: Процес запрограмовування плати своїм біт-файлу

Після завершення усіх процесів, плата буде мати наступний вигляд:



Рис. 13: Плата в робочому режимі

**Висновок:** У ході виконання цієї лабораторної роботи я створив дешифраторз трьома входами та сімома виходами, а також отримав досвід роботи з програмним середовищем Xilinx ISE.

**Висновок:** Під час виконання цієї лабораторної роботи я зміг побудувати 3-в-7 дешифратор і ознайомитися з середовищем Xilinx ISE.