

1 2025-09-11

1.1 设计目标

1. 完成流式访存模块的初步搭建
2. 流式访存模块硬件代码编译通过
3. 流扩展指令设计与算子编写，并能够运行在新增流式访存模块的CPU中

1.2 完成内容

1. 完成了流式访存模块初步的设计文档
2. 修改译码模块，将流指令送往MDU流水线
3. 修改MDU流水线，支持流指令数据通路
4. 新增流引擎代码模块，实现数据存储、地址配置等功能
5. 修改AXI仲裁模块，支持流引擎直接发起访存请求
6. 模拟器简单支持流指令

2 2025-09-18

2.1 设计目标

1. 完成流式访存在向量加上的测试，确保功能正确
2. 分析流式访存与原有执行模式相比的优势

2.2 完成内容

1. 修复了流计算指令阻塞逻辑
2. 修复了译码模块对于流指令寄存器有效位的赋值
3. 使用寄存器寄存发请求的流标识等信息，修复流引擎模块取数逻辑错误
4. 修改取数流标识的逻辑，确保无取数流处于饥饿状态
5. 完成了流式访存在向量加算子上的测试，加速比3.6
6. 分析流式访存优势，在于lw指令的减少，以及异步访存带来的预取效果

3 2025-09-30

3.1 设计目标

1. 开发乱序CPU上的profiling工具，实现基于基本块的分析

3.2 完成内容

1. 修改仿真与RTL代码，获取各指令进入不同流水级的 Cycle 时间戳
2. 基于时间戳信息统计各基本块的执行耗时与CPI，帮助分析程序结构与性能瓶颈
3. 按指令类型统计执行效率与时间分布

4 2025-09-30

4.1 设计目标

1. 开发乱序CPU上的profiling工具，实现基于基本块的分析

4.2 完成内容

1. 修改仿真与RTL代码，获取各指令进入不同流水级的 Cycle 时间戳
2. 基于时间戳信息统计各基本块的执行耗时与CPI，帮助分析程序结构与性能瓶颈
3. 按指令类型统计执行效率与时间分布

5 2025-10-10

5.1 设计目标

1. 流式访存支持多重循环嵌套，并在向量加程序上测试

5.2 完成内容

1. 新增配置指令，可配置取数流外层取数限制
2. 修改硬件代码，支持取数流多重循环回环取数