核心板 AC6321A\_TOP V2.0 的硬件系统框图、板框尺寸及 IO 接口信息如下图表所示。核心板 JL\_AC79\_WIFI V1.0 采用 2 个 2mm 的 2\*9P 排针和底板相连。开发者可将核心板单独作为模块,另外设计功能底板进行方案开发。




图 1 AC6321A TOP V2.0 电路模块框图




图 2 AC6321A TOP V2.0 板框尺寸及 IO 接口

版权所有,侵权必究

地址: 珠海市香洲区南屏镇科兴路 333 号

电话: 0756-6313088 网站: www.zh-jieli.com 邮编: 519015 传真: 0756-6313081

排针 1	名称	功能									
1	GND	数字地									
2	GND	数字地									
3	P00	耐高压									
4	PA9		EVDD/PVDD						ADC8		
5	PA8		LNA_EN	TMR3		SPI1D0A(0)		IIC_SDA_C	ADC4	UART1_RXC	SDTAP_CLKA <sup>[7]</sup>
6	PA7		PA_EN	TMR1 <sup>[1]</sup>		SPI1CLKA		IIC_SCL_C	ADC3	UART1_TXC	SDTAP_DATA
7	PA6			CAP0 <sup>[3]</sup>		SPI1DIA(1)	BT_Freq			UARTO RXA	
8	PA5			TMR0		SPI2DIB	BT_priority		ADC2	UART0_TXA	
9	PA4		SPI1DAT(3)	PWM1			Wlan_Active	IIC_SDA_D		UART2_RXA	
10	PA3		SPI1DAT(2)	CAP2		ISP_D0	BT_Active	IIC_SCL_D	ADC1	UART2_TXA	
11	PA2			CAP3		UART1_RTS	Q-decoder_1			UART0_RXC	
12	PA1			PWM0 <sup>[2]</sup>		UART1_CTS	Q-decoder_0 <sup>[6]</sup>		ADC0	UART0_TXC	
13	PA0	耐高压	CLKOUT1							UART2_TXB/RXB	
14	DM0	Full Speed USB0 DM		ISP_CLK		SPI2CLKB		IIC_SDA_A	ADC11	UART1_RXD	SDTAP_DATB
15	DP0	Full Speed USB0 DP		ISP_DI		SPI2DOB		IIC_SCL_A	ADC10	UART1_TXD	SDTAP_CLKB
16	DM1	Full Speed USB1 DM				SPI1DOB(0)		IIC_SDA_B	ADC6	UART2_RXD	
17	DP1	Full Speed USB1 DP				SPI1CLKB		IIC_SCL_B	ADC5	UART2_TXD	
18	5V	5V 电源外接输入									
排针 2	名称	功能									
1	GND	数字地									
2	GND	数字地									
3	VDDIO	3.3V 电源输出,方案最低供电电压低于 2.2V 时(两节干电池),将 IOVDD 与 VBAT 短接									
4	VDDIO	3.3V 电源输出,方案最低供电电压低于 2.2V 时(两节干电池),将 IOVDD 与 VBAT 短接									
5	LDOIN	5V 电源输入, 电池充电口									
6	LDOIN	5V 电源输入,电池充电口									

版权所有,侵权必究

地址:珠海市香洲区南屏镇科兴路 333 号

电话: 0756-6313088 网站: www.zh-jieli.com 邮编: 519015 传真: 0756-6313081

## **珠海市杰理科技股份有限公司** ZhuHai JieLi Technology Co.,Ltd

	Zhanarsiezh redrinalegy eet,zha										
7	VBAT	电源输入,接电池									
8	VBAT	电源输入,接电池									
9	PB0	耐高压	CLKOUT0 <sup>[4]</sup>							UART1_TXB	
10	PB1		LVD <sup>[5]</sup>	PWM2					ADC7	UART1_RXB	SDTAP_CLKC
11	PB2		MCLR				Q-decoder1_0			UART0_TXB	SDTAP DATC
12	PB3	耐高压					Q-decoder1_1			UART0_RXB	
13	PB4			TMR2		SPI1DIB(1)	Q-decoder2_0		ADC9	UART1_TXA	
14	PB5	耐高压				SPI2DIA	Q-decoder2_1			UART1_RXA	
15	PB6					SPI2CLKA			ADC12	UART2_TXC	SDTAP_CLKD
16	PB7	耐高压				SPI2DOA				UART2_RXC	SDTAP_DATD
17	PB8		32K_OSCO								
18	PB9		32K_OSCI								

关于数字和字母编号的说明:以串口 UART0\_TXA 为例,表示串口第 0 组的 A 出口,它与 UART0\_TXB 属于同一组串口,仅 A/B 出口不同,当使用了同一组串口的 A 出口时,就不能使用该串口的 B 出口,不支持同时使用。不同数字编号的同一种功能属于不同组,可以支持同时使用。上表其余功能项的数字和字母编号,与之串口编号类似。

注[1]:TMR\*为 MCPWM 电机驱动的输入时钟源

注[2]:PWM\*为 MCPWM 电机驱动的 PWM 高端或低端输出

注[3]:CAP\*定时器捕获,具有红外过滤功能,可接红外一体接收头

注[4]:CLKOUT\*为时钟输出功能,可设置输出内部时钟

注[5]:LVD 为低电检测功能

注[6]:Q-decoder\*为旋转编码器功能

注[7]:SDTAP\*\*用于 GNU 调试器调试程序,通过命令进行单步调试、设置函数入口端点、程序暂停/运行等操作

## 表 1 核心板 IO\_Interface 功能列表

版权所有,侵权必究

3

地址: 珠海市香洲区南屏镇科兴路 333 号 电话: 0756-6313088

网站: www.zh-jieli.com

邮编: 519015 传真: 0756-6313081