

PRÁTICAS EM SISTEMAS DIGITAIS - LAB 06

OBJETIVOS

Exercitar a tarefa de minimização lógica. Formalizar e aprofundar o conhecimento sobre ferramentas CAD e EDA. Programar uma ferramenta EDA simples que implementa um algoritmo de EDA clássico.

MATERIAIS

Ambiente de programação à sua escolha;
Linguagem de programação à sua escolha (C, C++, Java, Python ou Rust);
Slides de Aula;
Benchmark com funções de 1 saída em formato PLA. Disponível completo em:
<https://github.com/iwls2020-lsml-contest/iwls2020-lsml-contest>
<https://github.com/psksvp/espresso-ab-1.0>

ATIVIDADES NO LABORATÓRIO

Atividade 01 – Minimização com Mapa de Karnaugh (K-maps)

Dada a tabela-verdade expressa ao lado, faça:

- Expresse a saída F como uma função Soma de Produtos (Sum Of Products – SOP).
- Usando K-maps, encontre a forma minimizada da função SOP de F encontrada.
- Construa a rede de transistores que implementa a função lógica minimizada encontrada. Desenhe o símbolo da porta complexa.

Atividade 02 – Implementação do Algoritmo de Quine-McCluskey

Com base nos Slides de Aula, na Bibliografia de Referência desta aula, nos benchmarks indicados:

- Execute a ferramenta indicada pelo docente no quadro para experimentar o processo de minimização usando ferramentas CAD, observando as entradas e saídas geradas.
- Crie um programa similar que implementa o algoritmo de Quine-McCluskey para minimização de funções lógicas. Implemente o suporte à entrada em formato PLA.
- Para pelo menos 3 entradas de exemplo, realize manualmente a minimização usando K-maps e compare com o resultado obtido pela ferramenta.

ATIVIDADE DE CASA

Execute a minimização de todo o Benchmark fornecido e responda:

- Qual o tempo de execução para cada caso de teste?
- Quais casos de teste demandam mais tempo de execução? E por qual motivo?

BIBLIOGRAFIA

Uyemura, John Paul. *Sistemas digitais: uma abordagem integrada*. São Paulo, SP : Thomson/Pioneira, 2002.

GEREZ, S. H. *Algorithms for VLSI Design Automation*, 1a Ed. New York, NY, Ed. John Wiley and Sons, Inc. (1999).

KAHNG A.B., LIENIG J., MARKOV, I. L., HU, J. *VLSI Physical Design - From Graph Partitioning to Timing Closure*. New York, NY: Springer (2011). doi: 10.1007/978-90-481-9591-6

Entregar até o dia ____/____/____ o relatório sobre o conteúdo e atividades do laboratório. Enriqueça o relatório com gráficos, figuras e conteúdo teórico visto em aula e

Tabela 1. Tabela-verdade de uma Função F qualquer

A	B	C	D	F
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0



SERVIÇO PÚBLICO FEDERAL
MINISTÉRIO DA EDUCAÇÃO
UNIVERSIDADE FEDERAL DE SERGIPE
CENTRO DE CIÊNCIAS EXATAS E TECNOLOGIA
DEPARTAMENTO DE COMPUTAÇÃO – DCOMP



Página 2/3

disponível na bibliografia e internet. Discuta e analise os resultados encontrados. **O relatório deve conter: Introdução teórica, Descrição das atividades, Resultados, Conclusões.**

Sobre o formato PLA

(informações úteis para este laboratório)

O formato **PLA** (Programmable Logic Array) do **Espresso** é um formato textual utilizado para representar funções booleanas em forma tabular. Ele é organizado em três partes principais:

1. **Cabeçalho** – Define os parâmetros da tabela:

- `.i` – número de variáveis de entrada
- `.o` – número de variáveis de saída
- `.ilb` / `.ob` – (opcional) nomes das variáveis de entrada e saída
- `.type` – tipo de função (geralmente `fr` para função booleana)

2. **Linhas de produto (implicantes)** – Cada linha representa uma implicação (produto de mintermos):

`entrada(s) saída(s)`

- Os bits podem ser `0`, `1` ou `-` (don't care)
- Exemplo: `1-0 1` indica uma combinação de entrada com uma saída igual a 1.

3. **Finalização** – A diretiva `.e` encerra a definição.

Exemplo simples (AND de duas variáveis):

```
.i 2
.o 1
00 0
01 0
10 0
11 1
.e
```

Podemos omitir os mintermos que resultam em 0. Portanto, a descrição equivalente para a AND de duas variáveis é:

```
.i 2
.o 1
11 1
.e
```

Esse formato é usado como entrada e saída do Espresso para simplificação lógica.