M1821BM85A KM1821BM85

Восьмиразрядный процессор

Функциональный аналог 80С85A/80С85A-2 ф. Intel

Корпус 2123.40-6Н

Условное графическое изображение

		изоорах	кение	
2	BQ1 BQ2	СР	С	37
36	SR		SRS	3
	 		♦	
12	AD0		A8 (21 22
13 14	AD1		A9 (23
15	AD2		A10 9	24
16	AD3		A11 (25
17	AD4		A12 9	26
	AD5		A13 (27
18	AD6		A14 (
19	AD7		A15 (28_
35	RA		EWRA	30
10			SA0	29
9	INR1		SA1	33
8	INR2		AKINR1	
7	INR3		WR C	31
6	INR4		RD (32
	INR5		E10	34
5	RCD		TED	4
39	RQM		AKRQM	38
20	OV		Unn >	40

Основные электрические параметры при те	мператур	e 25°C	
	Буквен-		ома
Параметр, режим измерения	ное	не	не
параметр, релим измеренил	обозна-	менее	более
	чение		
Ток потребления, мкА при U _{cc} =5,5 В	Icc	_	100
Входной ток низкого и высокого уровня, мкА	I _{IL}		0,1
при U _{CC} =5,5 B, U _{IL} =0 B, U _{IH} =U _{CC}	I_{IH}	_	0,1
Выходной ток низкого и высокого уровня в состоянии	I _{OZL}		
«Выключено», мкА	I _{OZH}	_	0,5
при U _{CC} =U _{OH} =5,5 B, U _{IL} =0,8 B, U _{IH} =3,0 B, U _{OL} =0			
Выходное напряжение низкого уровня, В	UoL		0,4
при U_{CC} =4,5 B, U_{IL} =0,8 B, U_{IH} =3,0 B, I_{OL} =2,0 мА	UOL	_	0,4
Выходное напряжение высокого уровня, В	11	3.0	
при U _{CC} =4,5 B, U _{IL} =0,8 B, U _{IH} =3,0 B, I _{OL} =1,2 мА	U _{OH}	3,0	_
Время задержки сигнала EWRA относительно сиг-	t_D		
налов А8А15, нс,	(A-EWRA)		
при U _{CC} =4,5 B, U _{IL} =00,5 B, U _{IH} =44,5 B,		_	
C _L =150 пф, f _{CO} =5,0 МГц			50
f _{CO} =3,0* МГц			115*
Время установления выходных данных D0D7 отно-	t _{SU}		
сительно сигнала WR, нс	(WR-D)		
при U _{CC} =4,5 B, U _{IL} =00,5 B, U _{IH} =44,5 B,			_
С _L =150 пФ, f _{CO} =5,0 МГц		230	
f _{CO} =3,0* МГц		420*	
Время удержания выходных данных D0D7 относи-	t _H		
тельно сигнала WR, нс	(WR-D)		
при U _{CC} =4,5 B, U _{IL} =00,5 B, U _{IH} =44,5 B,			_
С _L =150 пФ, f _{CO} =5,0 МГц		60	
f _{CO} =3,0* МГц		100*	
Частота следования импульсов тактовых сигналов на	f _C		5,0
выходе, МГц,		-	3,0*
при Ucc=4.5 В. Uu =00.5 В. Uu=44.5 В. Си=150 пф			3,0

Выводы Обозначение 1 ВQ1 Вывод для подключения кварца RC-цепи, LC-цепи или внешнего генератора 2 ВQ2 Вывод для подключения кварца RC-цепи 3 SRS Выход «Начальная установка системы» 4 ТFD Выход «Передача последовательных данных» 5 RCD Вход «Прерывание 5» 7 INR4 Вход «Прерывание 4» 8 INR3 Вход «Прерывание 2» 10 INR1 Вход «Прерывание 2» 10 INR1 Вход «Прерывание 1» 11 АКІNR1 Выход «Подтверждение прерывания» 12 AD0 Вход/выход «Адрес-данные» 13 AD1 Вход/выход «Адрес-данные» 14 AD2 Вход/выход «Адрес-данные» 15 AD3 Вход/выход «Адрес-данные» 16 AD4 Вход/выход «Адрес-данные» 17 AD5 Вход/выход «Адрес-данные» 18 AD6 Вход/выход «Адрес-данные» 19 AD7 Вход/выход «Адрес-данные» 20 OV Общий вывод 21 А8 Выход «Адрес» 22 А9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 28 A15 Выход «Адрес» 29 SAO Выход «Адрес» 30 EWRA Выход «Адрес» 31 WR Выход «Остояние» 32 RD Выход «Рарес» 33 SA1 Выход «Рарес» 34 Е10 Выход «Рарес» 35 RA Вход «Готовность» 36 SR Вход Ярмого доступа к памяти 40 Uсс Питание		Ta	аблица назначения выводов
1 ВСРТ	Выводы		Наименование
2 ВQ2 Вывод для подключения кварца RC-цепи 3 SRS Выход «Начальная установка системы» 4 TFD Выход «Прередача последовательных данных» 5 RCD Вход «Прием последовательных данных» 6 INR5 Вход «Прерывание 5» 7 INR4 Вход «Прерывание 4» 8 INR3 Вход «Прерывание 3» 9 INR2 Вход «Прерывание 1» 10 INR1 Вход «Прерывание 1» 11 АКІNR1 Выход «Прерывание 1» 12 AD0 Вход/выход «Адрес-данные» 13 AD1 Вход/выход «Адрес-данные» 14 AD2 Вход/выход «Адрес-данные» 15 AD3 Вход/выход «Адрес-данные» 16 AD4 Вход/выход «Адрес-данные» 17 AD5 Вход/выход «Адрес-данные» 18 AD6 Вход/выход «Адрес-данные» 19 AD7 Вход/выход «Адрес-данные» 20 OV Общий вывод 21 A8 Выход «Адрес» 22 A9 Выход «Адрес» 22 A9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 28 A15 Выход «Адрес» 30 EWRA Выход «Адрес» 31 WR Выход «Состояние» 32 RD Выход «Состояние» 33 SA1 Выход «Состояние» 34 E10 Выход «Состояние» 35 RA Вход «Готовность» 36 SR Вход «Готовность» 37 С Выход «Готовность» Выход «Подтверждение запроса прямого доступа к памяти 39 RQM Вход прямого доступа к памяти	1	BQ1	
3 SRS Выход «Начальная установка системы» 4 TFD Выход «Передача последовательных данных» 5 RCD Вход «Прерывание 5» 7 INR4 Вход «Прерывание 5» 7 INR4 Вход «Прерывание 3» 8 INR3 Вход «Прерывание 2» 10 INR1 Вход «Прерывание 2» 11 АКІNR1 Віход «Подтверждение прерывания» 11 АКІNR1 Віход «Подтверждение прерывания» 12 ADO Вход/выход «Адрес-данные» 13 AD1 Вход/выход «Адрес-данные» 14 AD2 Вход/выход «Адрес-данные» 15 AD3 Вход/выход «Адрес-данные» 16 AD4 Вход/выход «Адрес-данные» 17 AD5 Вход/выход «Адрес-данные» 18 AD6 Вход/выход «Адрес-данные» 19 AD7 Вход/выход «Адрес-данные» 20 OV Общий вывод 21 A8 Выход «Адрес» 22 A9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 28 A15 Выход «Адрес» 29 SAO Выход «Адрес» 30 EWRA Выход «Адрес» 31 WR Выход «Запись» 32 RD Выход «Состояние» 33 SA1 Выход «Состояние» 34 E10 Выход «Состояние» 35 RA Вход «Готовность» 36 SR Вход «Готовность» 37 С Выход «Подтверждение запроса прямого доступа к памяти 39 RQM Вход прямого доступа к памяти	2	BQ2	
4 TFD Выход «Передача последовательных данных» 5 RCD Вход «Прием последовательных данных» 6 INR5 Вход «Прерывание 5» 7 INR4 Вход «Прерывание 4» 8 INR3 Вход «Прерывание 3» 9 INR2 Вход «Прерывание 2» 10 INR1 Вход «Прерывание 1» 11 АКINR1 Выход «Подтверждение прерывания» 12 AD0 Вход/выход «Адрес-данные» 13 AD1 Вход/выход «Адрес-данные» 14 AD2 Вход/выход «Адрес-данные» 15 AD3 Вход/выход «Адрес-данные» 16 AD4 Вход/выход «Адрес-данные» 17 AD5 Вход/выход «Адрес-данные» 18 AD6 Вход/выход «Адрес-данные» 20 OV Общий вывод 21 A8 Выход «Адрес» 22 A9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 28 A15 Выход «Адрес» 29 SAO Выход «Адрес» 30 EWRA Выход «Состояние» 31 WR Выход «Запись» 32 RD Выход «Состояние» 33 SA1 Выход «Разрешение обращения к устройствам ввода/вывода" 34 E10 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Готовность» 36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Подтверждение запроса прямого доступа к памяти	3	SRS	·
5 RCD Вход «Прием последовательных данных» 6 INR5 Вход «Прерывание 5» 7 INR4 Вход «Прерывание 3» 8 INR3 Вход «Прерывание 2» 10 INR1 Вход «Прерывание 1» 11 AKINR1 Выход «Подтверждение прерывания» 12 AD0 Вход/выход «Адрес-данные» 13 AD1 Вход/выход «Адрес-данные» 14 AD2 Вход/выход «Адрес-данные» 15 AD3 Вход/выход «Адрес-данные» 16 AD4 Вход/выход «Адрес-данные» 17 AD5 Вход/выход «Адрес-данные» 18 AD6 Вход/выход «Адрес-данные» 19 AD7 Вход/выход «Адрес-данные» 20 ОV Общий вывод 21 A8 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 <td< td=""><td>4</td><td>TFD</td><td></td></td<>	4	TFD	
6 INR5 Вход «Прерывание 5» 7 INR4 Вход «Прерывание 3» 9 INR2 Вход «Прерывание 1» 10 INR1 Вход «Прерывание 1» 11 AKINR1 Выход «Подтверждение прерывания» 12 AD0 Вход/выход «Адрес-данные» 13 AD1 Вход/выход «Адрес-данные» 14 AD2 Вход/выход «Адрес-данные» 15 AD3 Вход/выход «Адрес-данные» 16 AD4 Вход/выход «Адрес-данные» 17 AD5 Вход/выход «Адрес-данные» 18 AD6 Вход/выход «Адрес-данные» 20 OV Общий вывод 21 A8 Выход «Адрес» 22 A9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 29 SAO Выход «Оттоние» 30 ЕWRA Выход «Состояние» <td>5</td> <td>RCD</td> <td>Вход «Прием последовательных данных»</td>	5	RCD	Вход «Прием последовательных данных»
7 INR4 Вход «Прерывание 4» 8 INR3 Вход «Прерывание 3» 9 INR2 Вход «Прерывание 2» 10 INR1 Вход «Прерывание 1» 11 АКINR1 Выход «Подтверждение прерывания» 12 AD0 Вход/выход «Адрес-данные» 13 AD1 Вход/выход «Адрес-данные» 14 AD2 Вход/выход «Адрес-данные» 15 AD3 Вход/выход «Адрес-данные» 16 AD4 Вход/выход «Адрес-данные» 17 AD5 Вход/выход «Адрес-данные» 18 AD6 Вход/выход «Адрес-данные» 19 AD7 Вход/выход «Адрес-данные» 20 OV Общий вывод 21 А8 Выход «Адрес» 22 А9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 28 A15 Выход «Адрес» 29 SAO Выход «Адрес» 30 ЕWRA Выход «Адрес» 31 WR Выход «Состояние» 32 RD Выход «Состояние» 33 SA1 Выход «Состояние» 34 E10 Выход «Состояние» 35 RA Вход «Состояние» 36 SR Вход «Готовность» 37 С Выход «Готовность» Выход «Тактовая частота» 38 AKRQM Вход прямого доступа к памяти	6	INR5	
9 INR2 Вход «Прерывание 2» 10 INR1 Вход «Прерывание 1» 11 AKINR1 Выход «Подтверждение прерывания» 12 AD0 Вход/выход «Адрес-данные» 13 AD1 Вход/выход «Адрес-данные» 14 AD2 Вход/выход «Адрес-данные» 15 AD3 Вход/выход «Адрес-данные» 16 AD4 Вход/выход «Адрес-данные» 17 AD5 Вход/выход «Адрес-данные» 18 AD6 Вход/выход «Адрес-данные» 19 AD7 Вход/выход «Адрес-данные» 20 OV Общий вывод 21 A8 Выход «Адрес» 22 A9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 29 SAO Выход «Адрес» 29 SAO Выход «Состояние» 30 EWRA Выход «Разрешение записи адрес	7	INR4	
10 INR1 Вход «Прерывание 1» 11 AKINR1 Выход «Подтверждение прерывания» 12 AD0 Вход/выход «Адрес-данные» 13 AD1 Вход/выход «Адрес-данные» 14 AD2 Вход/выход «Адрес-данные» 15 AD3 Вход/выход «Адрес-данные» 16 AD4 Вход/выход «Адрес-данные» 17 AD5 Вход/выход «Адрес-данные» 18 AD6 Вход/выход «Адрес-данные» 20 OV Общий вывод 21 A8 Выход «Адрес» 22 A9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 29 SAO Выход «Адрес» 30 ЕWRA Выход «Состояние» 31 WR Выход «Считывание» 33 SA1 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вхо	8	INR3	Вход «Прерывание 3»
11 AKINR1 Выход «Подтверждение прерывания» 12 AD0 Вход/выход «Адрес-данные» 13 AD1 Вход/выход «Адрес-данные» 14 AD2 Вход/выход «Адрес-данные» 15 AD3 Вход/выход «Адрес-данные» 16 AD4 Вход/выход «Адрес-данные» 17 AD5 Вход/выход «Адрес-данные» 18 AD6 Вход/выход «Адрес-данные» 20 OV Общий вывод 21 A8 Выход «Адрес» 22 A9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 29 SAO Выход «Состояние» 30 EWRA Выход «Сустановне записи адреса» 31 WR Выход «Разрешение записи адреса» 31 WR Выход «Состояние» 32 RD Выход «Разрешени	9	INR2	Вход «Прерывание 2»
11 AKINR1 Выход «Подтверждение прерывания» 12 AD0 Вход/выход «Адрес-данные» 13 AD1 Вход/выход «Адрес-данные» 14 AD2 Вход/выход «Адрес-данные» 15 AD3 Вход/выход «Адрес-данные» 16 AD4 Вход/выход «Адрес-данные» 17 AD5 Вход/выход «Адрес-данные» 18 AD6 Вход/выход «Адрес-данные» 20 OV Общий вывод 21 A8 Выход «Адрес» 22 A9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 29 SAO Выход «Состояние» 30 EWRA Выход «Сустановне записи адреса» 31 WR Выход «Разрешение записи адреса» 31 WR Выход «Состояние» 32 RD Выход «Разрешени	10	INR1	Вход «Прерывание 1»
12 AD0 Вход/выход «Адрес-данные» 13 AD1 Вход/выход «Адрес-данные» 14 AD2 Вход/выход «Адрес-данные» 15 AD3 Вход/выход «Адрес-данные» 16 AD4 Вход/выход «Адрес-данные» 17 AD5 Вход/выход «Адрес-данные» 18 AD6 Вход/выход «Адрес-данные» 20 OV Общий вывод 21 A8 Выход «Адрес» 22 A9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 29 SAO Выход «Состояние» 30 ЕWRA Выход «Состояние» 31 WR Выход «Состояние» 32 RD Выход «Разрешение обращения к устройствам ввода/вывода" 34 E10 Выход «Готовность» 36 SR Вход «Готовность»	11	AKINR1	
14 AD2 Вход/выход «Адрес-данные» 15 AD3 Вход/выход «Адрес-данные» 16 AD4 Вход/выход «Адрес-данные» 17 AD5 Вход/выход «Адрес-данные» 18 AD6 Вход/выход «Адрес-данные» 19 AD7 Вход/выход «Адрес-данные» 20 OV Общий вывод 21 A8 Выход «Адрес» 22 A9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 28 A15 Выход «Адрес» 29 SAO Выход «Состояние» 30 ЕWRA Выход «Сунтывание» 31 WR Выход «Состояние» 32 RD Выход «Состояние» 34 E10 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Установка процессора в исходное	12	AD0	
14 AD2 Вход/выход «Адрес-данные» 15 AD3 Вход/выход «Адрес-данные» 16 AD4 Вход/выход «Адрес-данные» 17 AD5 Вход/выход «Адрес-данные» 18 AD6 Вход/выход «Адрес-данные» 19 AD7 Вход/выход «Адрес-данные» 20 OV Общий вывод 21 A8 Выход «Адрес» 22 A9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 28 A15 Выход «Адрес» 29 SAO Выход «Состояние» 30 ЕWRA Выход «Сунтывание» 31 WR Выход «Состояние» 32 RD Выход «Состояние» 34 E10 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Установка процессора в исходное	13	AD1	Вход/выход «Адрес-данные»
15 AD3 Вход/выход «Адрес-данные» 16 AD4 Вход/выход «Адрес-данные» 17 AD5 Вход/выход «Адрес-данные» 18 AD6 Вход/выход «Адрес-данные» 19 AD7 Вход/выход «Адрес-данные» 20 OV Общий вывод 21 A8 Выход «Адрес» 22 A9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 29 SAO Выход «Адрес» 29 SAO Выход «Состояние» 30 ЕWRA Выход «Состояние» 31 WR Выход «Состояние» 33 SA1 Выход «Состояние» 34 E10 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Установка процессора в исходное состояние» 36 SR Вход «Установка	14	AD2	
17 AD5 Вход/выход «Адрес-данные» 18 AD6 Вход/выход «Адрес-данные» 19 AD7 Вход/выход «Адрес-данные» 20 OV Общий вывод 21 A8 Выход «Адрес» 22 A9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 28 A15 Выход «Адрес» 29 SAO Выход «Состояние» 30 EWRA Выход «Разрешение записи адреса» 31 WR Выход «Считывание» 33 SA1 Выход «Состояние» 34 E10 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Готовность» 36 SR Вход «Готовность» 37 С Выход «Подтверждение запроса прямого доступа к памяти» 39 RQM Вход прямого доступа к памяти	15	AD3	
17 AD5 Вход/выход «Адрес-данные» 18 AD6 Вход/выход «Адрес-данные» 19 AD7 Вход/выход «Адрес-данные» 20 OV Общий вывод 21 A8 Выход «Адрес» 22 A9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 29 SAO Выход «Состояние» 30 ЕWRA Выход «Состояние» 31 WR Выход «Сапись» 32 RD Выход «Состояние» 33 SA1 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Готовность» 36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Подтверждение запроса прямого доступа к памяти 39 RQM Вход прямого доступа к памяти	16	AD4	Вход/выход «Адрес-данные»
18 AD6 Вход/выход «Адрес-данные» 19 AD7 Вход/выход «Адрес-данные» 20 OV Общий вывод 21 A8 Выход «Адрес» 22 A9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 29 SAO Выход «Состояние» 30 EWRA Выход «Состояние» 31 WR Выход «Считывание» 32 RD Выход «Состояние» 34 E10 Выход «Разрешение обращения к устройствам ввода/бывода" 35 RA Вход «Установка процессора в исходное состяние» 36 SR Вход «Установка процессора в исходное состяние» 37 С Выход «Подтверждение запроса прямого доступа к памяти» 39 RQM Вход прямого доступа к памяти	17	AD5	
19 AD7 Вход/выход «Адрес-данные» 20 OV Общий вывод 21 A8 Выход «Адрес» 22 A9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 29 SAO Выход «Адрес» 30 EWRA Выход «Состояние» 31 WR Выход «Считывание» 32 RD Выход «Считывание» 33 SA1 Выход «Разрешение обращения к устройствам ввода/вывода" 34 E10 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Готовность» 36 SR Вход «Гактовая частота» 37 С Выход «Подтверждение запроса прямого доступа к памяти» 39 RQM Вход прямого доступа к памяти			
20 OV Общий вывод 21 A8 Выход «Адрес» 22 A9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 29 SAO Выход «Состояние» 30 EWRA Выход «Разрешение записи адреса» 31 WR Выход «Считывание» 32 RD Выход «Состояние» 34 E10 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Готовность» 36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Тактовая частота» 38 АКRQМ Выход «Подтверждение запроса прямого доступа к памяти» 39 RQМ Вход прямого доступа к памяти			
21 A8 Выход «Адрес» 22 A9 Выход «Адрес» 23 A10 Выход «Адрес» 24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 28 A15 Выход «Адрес» 29 SAO Выход «Состояние» 30 EWRA Выход «Состояние» 31 WR Выход «Считывание» 32 RD Выход «Состояние» 34 E10 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Готовность» 36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Тактовая частота» 38 АКRQМ Выход «Подтверждение запроса прямого доступа к памяти» 39 RQМ Вход прямого доступа к памяти			
22 А9 Выход «Адрес» 23 А10 Выход «Адрес» 24 А11 Выход «Адрес» 25 А12 Выход «Адрес» 26 А13 Выход «Адрес» 27 А14 Выход «Адрес» 28 А15 Выход «Адрес» 29 SAO Выход «Состояние» 30 ЕWRA Выход «Сапись» 31 WR Выход «Считывание» 32 RD Выход «Состояние» 34 Е10 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Готовность» 36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Тактовая частота» 38 АКRQМ Выход «Подтверждение запроса прямого доступа к памяти» 39 RQМ Вход прямого доступа к памяти	21	A8	
24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 28 A15 Выход «Адрес» 29 SAO Выход «Состояние» 30 ЕWRA Выход «Разрешение записи адреса» 31 WR Выход «Считывание» 32 RD Выход «Состояние» 34 E10 Выход «Состояние» 35 RA Вход «Готовность» 36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Тактовая частота» 38 АКRQМ Выход «Подтверждение запроса прямого доступа к памяти» 39 RQМ Вход прямого доступа к памяти		A9	
24 A11 Выход «Адрес» 25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 28 A15 Выход «Адрес» 29 SAO Выход «Состояние» 30 ЕWRA Выход «Разрешение записи адреса» 31 WR Выход «Считывание» 32 RD Выход «Состояние» 34 E10 Выход «Состояние» 35 RA Вход «Готовность» 36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Тактовая частота» 38 АКRQМ Выход «Подтверждение запроса прямого доступа к памяти» 39 RQМ Вход прямого доступа к памяти	23	A10	Выход «Адрес»
25 A12 Выход «Адрес» 26 A13 Выход «Адрес» 27 A14 Выход «Адрес» 28 A15 Выход «Адрес» 29 SAO Выход «Состояние» 30 ЕWRA Выход «Разрешение записи адреса» 31 WR Выход «Запись» 32 RD Выход «Считывание» 33 SA1 Выход «Состояние» 34 E10 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Готовность» 36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Тактовая частота» 38 АКRQМ Выход «Подтверждение запроса прямого доступа к памяти» 39 RQМ Вход прямого доступа к памяти	24		
27 A14 Выход «Адрес» 28 A15 Выход «Адрес» 29 SAO Выход «Состояние» 30 EWRA Выход «разрешение записи адреса» 31 WR Выход «Запись» 32 RD Выход «Считывание» 33 SA1 Выход «Состояние» 34 E10 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Готовность» 36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Тактовая частота» 38 АКRQM Выход «Подтверждение запроса прямого доступа к памяти» 39 RQM Вход прямого доступа к памяти	25	A12	
28 A15 Выход «Адрес» 29 SAO Выход «Состояние» 30 EWRA Выход «разрешение записи адреса» 31 WR Выход «Запись» 32 RD Выход «Считывание» 33 SA1 Выход «Состояние» 34 E10 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Готовность» 36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Тактовая частота» 38 АКRQM Выход «Подтверждение запроса прямого доступа к памяти» 39 RQM Вход прямого доступа к памяти	26	A13	Выход «Адрес»
28 A15 Выход «Адрес» 29 SAO Выход «Состояние» 30 EWRA Выход «разрешение записи адреса» 31 WR Выход «Запись» 32 RD Выход «Считывание» 33 SA1 Выход «Состояние» 34 E10 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Готовность» 36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Тактовая частота» 38 АКRQM Выход «Подтверждение запроса прямого доступа к памяти» 39 RQM Вход прямого доступа к памяти	27	A14	,
29 SAO Выход «Состояние» 30 EWRA Выход «разрешение записи адреса» 31 WR Выход «Запись» 32 RD Выход «Считывание» 33 SA1 Выход «Состояние» 34 E10 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Готовность» 36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Тактовая частота» 38 АКRQM Выход «Подтверждение запроса прямого доступа к памяти» 39 RQM Вход прямого доступа к памяти	28	A15	
31 WR Выход «Запись» 32 RD Выход «Считывание» 33 SA1 Выход «Состояние» 34 E10 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Готовность» 36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Тактовая частота» 38 АКRQМ Выход «Подтверждение запроса прямого доступа к памяти» 39 RQМ Вход прямого доступа к памяти	29	SAO	
31 WR Выход «Запись» 32 RD Выход «Считывание» 33 SA1 Выход «Состояние» 34 E10 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Готовность» 36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Тактовая частота» 38 АКRQМ Выход «Подтверждение запроса прямого доступа к памяти» 39 RQМ Вход прямого доступа к памяти	30	EWRA	Выход «разрешение записи адреса»
33 SA1 Выход «Состояние» 34 E10 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Готовность» 36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Тактовая частота» 38 АКRQМ Выход «Подтверждение запроса прямого доступа к памяти» 39 RQМ Вход прямого доступа к памяти	31	WR	
34 Е10 Выход «Разрешение обращения к устройствам ввода/вывода" 35 RA Вход «Готовность» 36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Тактовая частота» 38 АКRQM Выход «Подтверждение запроса прямого доступа к памяти» 39 RQM Вход прямого доступа к памяти	32	RD	Выход «Считывание»
34 ЕТО Вам ввода/вывода" 35 RA Вход «Готовность» 36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Тактовая частота» 38 АКRQM Выход «Подтверждение запроса прямого доступа к памяти» 39 RQM Вход прямого доступа к памяти	33	SA1	Выход «Состояние»
35 RA Вход «Готовность» 36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Тактовая частота» 38 АКRQM Выход «Подтверждение запроса прямого доступа к памяти» 39 RQM Вход прямого доступа к памяти	34	E10	
36 SR Вход «Установка процессора в исходное состояние» 37 С Выход «Тактовая частота» 38 АКRQM Выход «Подтверждение запроса прямого доступа к памяти» 39 RQM Вход прямого доступа к памяти	35	RA	
37 C Выход «Тактовая частота» 38 АКRQM Выход «Подтверждение запроса прямого доступа к памяти» 39 RQM Вход прямого доступа к памяти			Вход «Установка процессора в исходное со-
38 AKRQM Выход «Подтверждение запроса прямого доступа к памяти» 39 RQM Вход прямого доступа к памяти	37	С	
39 RQM Вход прямого доступа к памяти	_		Выход «Подтверждение запроса прямого
	20	DOM	
I 4U IUCC IПИТАНИЕ			
	40	UCC	і ій і ание

Технические характеристики

Напряжение питания $5,0 \ B \pm 10 \ \%$

Диапазон рабочих температур от -45° C до $+85^{\circ}$ C (-60° C до $+85^{\circ}$ C)*

Разрядность данных — 8 Разрядность адреса — 16

Количество каналов обмена - 256 адресуемых 8-разрядных внешних

устройств

Количество команд – 123

Объем адресуемой памяти - 64 кбайт

Количество уровней прерывания — 5

Частота следования импульсов тактовых сигналов на входе не более 10 МГц (7,2* МГц)

Частота следования импульсов тактовых сигналов на выходе не более 5,0 МГц (3,6* МГц)

Динамическая потребляемая мощность не более 121 мВт (110 * мВт)

Техническое описание работы схемы Введение

Настоящее техническое описание микросхем M1821BM85A, Б1821BM85A-4, КМ1821BM85, КМ1821BM85A, КР1821BM85, КР1821ВМ85А, КБ1821ВМ85-4, КБ1821ВМ85А-4 является приложением к техническим условиям бК0.347.489-01ТУ, бК0.349.017-01ТУ соответ-

Микросхема является однокристальным статическим 8-разрядным параллельным центральным процессорным устройством (микропроцессором), изготавливаемым по КМОП технологии, и предназначена для построения микро-ЭВМ, используемых в системах передачи и

Микросхема имеет десять программно доступных регистров, два из которых являются 16-разрядными, а остальные 8-разрядными; причём шесть из них могут объединяться в три 16-разрядные регистровые пары.

Микросхема имеет 16-разрядную шину адреса, позволяющую адресоваться к 64 килобайтам памяти, к такому же объёму внешнего стека и 256 внешним устройствам. Младший байт адреса и данные передаются по одной 8-разрядной двунаправленной шине «адреса/данные».

Микросхема выполняет 123 команды и имеет 5 уровней прерываний.

35

RA


Вход «Готовность»

готовности данных на шине.

Опрашивается во втором тактовом периоде каждого машинного

цикла. При наличии на входе RA сигнала низкого уровня микро-

процессор формирует целое число тактовых периодов ожидания



Обработка прерывания

Останов (действие команды HLT)

Запрос прямого доступа к памяти (действие сигнала RQM)

Установка процессора в исходное состояние (действие сигнала SR)

1

0

Функциональные узлы

Микросхема микропроцессора имеет следующие функциональные узлы (рисунок 2):

- арифметико-логическое устройство;
- аккумулятор;
- регистр признаков;
- регистр команд;
- дешифратор команд и шифратор циклов;
- блок регистров, состоящий из 6-ти регистров общего назначения (B, C, D, E, H, L), регистров W, Z, указателя стека SP, программного счётчика PC и регистра адреса со схемой инкремента/декремента;
 - буфер адреса (A8...A15);
 - буфер адреса/данных (AD0...AD15);
 - блок синхронизации и управления;
 - блок управления прерываниями;
 - блок последовательного ввода и вывода.


Арифметико-логическое устройство (8-разрядное) выполняет все арифметические и логические операции, операции сдвига и управления, предусмотренные системой команд.

Аккумулятор представляет собой 8-разрядный программно доступный регистр данных, взаимодействующий с блоком регистров общего назначения и другими функциональными узлами микропроцессора, и предназначен для хранения результатов операций арифметикологического устройства или данных при вводе/выводе и обмене с другими функциональными узлами микропроцессора.

Регистры:

- регистр временного хранения представляет собой 8-разрядный вспомогательный регистр и используется при выполнении некоторых команд только в течение времени исполнения этих команд, будучи недоступным для использования извне, помимо этих команд;
- программно доступный регистр признаков предназначен для внутренней фиксации дополнительных характеристик результатов операций и состояний арифметико-логического устройства. В регистр входят семь триггеров признаков:
 - * триггер знака (S);
 - * триггер переноса (СУ);
 - * триггер вспомогательного переноса (АС);
 - * триггер нуля (Z);
 - * триггер чётности (Р);
 - * триггер переполнения (V);
 - * триггер вспомогательного знака (AS).
- 8-разрядный регистр команд используется для хранения выбранной команды для дешифратора команд и шифратора машинных циклов.

Дешифратор команд и шифратор машинных циклов осуществляет дешифрацию кодов команд, поступающих из регистра команд, и производит установку счётчиков шифратора машинных циклов в соответствии с этими кодами.



- 16-разрядный регистр указателя стека (SP) предназначен для хранения адреса ячейки стека, к которой было произведено последнее обращение;
 - 16-разрядный регистр программного счётчика (РС) предназначен для хранения адреса следующей выполняемой команды;
- 16-разрядный регистр адреса со схемой инкремента/декремента позволяет увеличивать или уменьшать на один содержимое регистра адреса;
- шесть 8-разрядных регистров общего назначения (B, C, D, E, H, L) каждый из них можно использовать для хранения данных независимо от остальных, регистры могут объединяться в регистровые пары (B C; D E; H L) и образовывать 16-разрядные регистры данных или адреса;
- два 8-разрядных регистра (W, Z) используются для запоминания промежуточного адреса, при выполнении команд перехода к подпрограммам, команд возвратов и команд ветвления.

Буфера :

- буфер старших разрядов адреса представляет собой 8-разрядный выходной формирователь с тремя состояниями, переключаемый в третье высокоимпедансное состояние («Выключено») во время действия сигналов SR, RQM или команды «Останов»;
- буфер адреса/данных представляет собой 8-разрядный входной-выходной формирователь с тремя состояниями, предназначенный для выдачи либо младших разрядов, либо приёма-выдачи данных переключаемый в третье высокоимпедансное состояние («Выключено») во время действия сигналов SR, RQM или команды «Останов». В первом тактовом периоде машинного цикла буфером адреса/данных выводятся восемь младших разрядов адреса, во втором и третьем периодах производится ввод или вывод информации.

Блок синхронизации и управления обеспечивает внутреннюю синхронизацию микропроцессора и выдачу внешних сигналов, необходимых для работы с микропроцессором других устройств. Внутренняя синхронизация микропроцессора осуществляется от встроенного на кристалл тактового генератора, возбуждение которого задаётся внешним кристаллическим кварцевым резонатором, RC-цепью или LC-цепью, подключённым к выводам BQ1, BQ2 (предусмотрена возможность подключения внешнего источника тактовых сигналов к выводу BQ1). Возбуждаемая частота внутренними схемами делится на 2 и используется для синхронизации узлов как самого микропроцессора, так и внешних устройств системы с использованием вывода С.

Блок управления прерываниями переключает микропроцессор с выполнения одной программы на выполнение другой с помощью внешних сигналов прерывания и позволяет вводить пять уровней прерываний (таблица 2).

Блок последовательного ввода и вывода управляется командой RIM при вводе последовательных данных и командой SIM при выводе последовательных данных и осуществляет ввод одноразрядных данных от входа RCD в старший разряд аккумулятора или вывод одноразрядных данных от старшего разряда аккумулятора на выход TFD.




Рисунок 2

Работа микропроцессора при выполнении команд

Выполнение любой программы микропроцессором производится посредством операций записи или считывания. Каждая операция записи или считывания выполняется в течение машинного цикла М. Выполнение команды состоит в том, что микропроцессор обрабатывает последовательность машинных циклов М, количество которых может быть от одного до пяти. В свою очередь каждый машинный цикл содержит от трёх до шести тактовых периодов Т, причём каждый тактовый период соответствует определённому состоянию микропроцессора.

Сущность и последовательность машинных циклов определяется кодом операции команды, полученным в первом машинном цикле М1. Из таблицы 6 видно, что ни одна команда не содержит более 5-ти машинных циклов, при этом любой машинный цикл будет одним из представленных в таблице 4. Любой из указанных в таблице 4 машинных циклов однозначно определён состоянием выводов Е10, SA0, SA1, RD, WR, AKINR1. Каждый машинный цикл обычно состоит из трёх тактовых периодов, за исключением машинных циклов чтения кода операции, которые могут быть длиной от 4-х до 6-ти тактовых периодов. Реальное число тактовых периодов при выполнении какой-либо команды определяется выполняемой командой, количеством тактовых периодов в цикле чтения кода операции и числом тактовых периодов ожидания, которые формируются, если на входе «Готовность» низкий уровень. Состояние микропроцессора и соответствующие состояния выводов приведены в таблице 5. На рисунке 3 представлена упрощённая диаграмма работы микропроцессора в ходе машинного цикла с учётом действия сигналов «Готовность» (RA), «Запрос прямого доступа к памяти» (RQM), «Установка процессора в исходное состояние» (SR) и прерываний.

	Табли	1ца 4								
Машинный цикл	EI0	SA1	SA0	RD	WR	AKINR1				
Чтение кода операции	0	1	1	0	1	1				
команды										
Чтение из памяти	0	1	0	0	1	1				
Запись в память	0	0	1	1	0	1				
Чтение из порта	1	1	0	0	1	1				
Запись в порт	1	0	1	1	0	1				
Обработка прерывания INR1	1	1	1	1	1	0				
*Обработка прерывания	1	1	1	1	1	1				
INR5, INR4, INR3, INR2										
*HLT	Z	0	0	Z	Z	1				
*DAD, RDEL, DSUB, ARHL,	0	1	0	1	1	1				
LDSI, LDHI										
HLT – действие команды HLT			*_	- маши	иные	циклы,				
DAD – действие команды DAD		при ко	торых	не ис	пользуется					
«0» - низкий уровень сигнала					а данн					
«1» – высокий уровень сигнал	а		(для LDHI – только M3)							
Z – третье состояние («Выкл)»)									

			Таблица	5										
Тактовые периоды	SA0, SA1	EI0	A8A15	AD0AD7	RD, WR	AKINR1	EWRA							
T1	X	X	X	X	1	1	1*							
T2	X	X	X	X	X	Х	0							
Т ожидания	X	X	X	X	X	X	0							
T3														
T4 1 0** X Z 1 1 0														
T5 1 0** X Z 1 1 0														
T6 1 0** X Z 1 1 0														
T_{SR}	X	Z	Z	Z	Z	1	0							
T _{HLT}	0	Z	Z	Z	Z	1	0							
T _{EQM}	X	Z	Z	Z	Z	1	0							
 - за исключен 	ием: М2, М3	3 команд DAI	D, RDEL, DS	UB; М2 кома	нды ARHL;	М3 команд L	DSI, LDHI							
** - EI0 = 1 B T4.	Т6 для мац	линного цикл	а обработки	і прерываний	ĭ									
X – неопределё	нное состоян	ние (либо «0	», либо «1» і	в зависимост	ги от вида м	ашинного ци	ікла)							
Z – состояние «	Выключено»	(третье сос	тояние)											
T _{SR} — установка в исходное состояние (действие сигнала SR)														
T _{HLT} – действие ко	манды «Оста	анов»		•										
T _{EQM} – действие си	гнала RQM													

Машинный цикл чтения кода операций

На рисунке 4 представлена типовая временная диаграмма машинного цикла М1 – чтения кода операции.

Состояние выводов EI0 = 0, SA1 = 1, SA0 = 1 свидетельствует о том, что этот машинный цикл является циклом чтения кода операции команды из памяти. Адрес ячейки памяти выставляется на адресных шинах и удерживается в течение T1 на шинах AD0...AD7 и в течение T1, T2, T3 – на шинах A8...A15 (для правильного обращения к внешнему устройству памяти целесообразно фиксировать состояние шин AD0...AD7 во внешней защёлке, используя в качестве управляющего сигнал EWRA).

Низкий уровень сигнала RD в начале второго тактового периода T2, разрешает подключение выбранной ячейки памяти к шине данных AD0...AD7. Шина данных AD0...AD7, начиная от середины тактового периода T2 и до второй половины тактового периода T3, является входной и подключена к регистру команд микропроцессора, поэтому содержимое ячейки памяти копируется в регистр команд. В середине тактового периода T3 сигнал RD принимает высокий уровень и отключает устройство памяти. В T4 микропроцессор декодирует код операции команды и либо формирует тактовые периоды T5, T6, если M1 декодированной команды состоит из 6-ти тактовых периодов (рисунок 4), либо переходит к следующему машинному циклу, если M1 декодированной команды состоит их 4-х тактовых периодов (рисунок 5). На рисунке 5 также показано действие сигнала «Ожидание» (RA). Из рисунков 3 и 5 видно, что когда микропроцессор находится в T2, то он опрашивает состояние входа RA. Если на входе RA высокий уровень, микропроцессор переходит к T3. Если на входе RA низкий уровень, то микропроцессор формирует состояние «Ожидание», которое будет сохраняться целое число тактовых периодов, пока на входе RA не установится высокий уровень. Необходимо отметить, что «растягивание» временной диаграммы путём формирования тактов «Ожидание» полностью сохраняет состояние микропроцессора.

Машинный цикл чтения из памяти

Рисунок 6 демонстрирует временную диаграмму машинных циклов чтения из памяти : на рисунке слева – без состояния «Ожидание», справа – с одним состоянием «Ожидание». Машинный цикл чтения из памяти всегда заканчивается тактовым периодом Т3, после которого следует тактовый период Т1 следующего машинного цикла. Синхронизация сигналов машинного цикла чтения из памяти аналогична машинному циклу чтения кода операции команды за исключением состояния вывода SA0 = 0. Считанные данные помещаются в любой внутренний регистр, определяемый командой.

Машинный цикл записи в память

На рисунке 7 показана временная диаграмма машинных циклов записи в память: слева – без состояния «Ожидание», справа – с состоянием «Ожидание». Так же как и машинный цикл чтения из памяти, машинный цикл записи в память всегда заканчивается тактовым периодом Т3, после которого следует тактовый период Т1 следующего машинного цикла. Состояние выводов SA1 = 0, SA0 = 1, EI0 = 0 характеризуют циклы, как циклы записи в память. Вывод WR изменяет своё состояние аналогично выводу RD. Записываемые данные помещаются на шину адреса/данные в начале Т2 и удерживаются на ней до конца тактового периода Т3. Сигнал WR обеспечивает запись данных в выбранную ячейку памяти.

Машинные циклы чтения из порта и записи в порт

На рисунках 8 и 9 показаны временные диаграммы выполнения команды OUT — вывод данных и команды IN — ввод данных, которые используют машинные циклы записи в порт и чтения из порта. Из сопоставления машинных циклов M2 и M3 команды IN видно, что единственное отличие машинного цикла чтения из памяти от машинного цикла чтения из порта состоит в состоянии вывода EI0, а именно : EI0 = 0 — для памяти и EI0 = 1 — для порта. Подобное обстоятельство имеет место и для машинного цикла записи в порт. Ещё одно обстоятельство отличает машинные циклы записи и чтения порта : 8-разрядный адрес, используемый для адресации порта, задаётся во 2-м байте команды и выставляется как на AD0...AD7, так и на A8...A15.

Сигнал «Готовность» действует в машинных циклах чтения из порта и записи в порт аналогично ранее описанному.

Машинные циклы обработки прерываний

Процедура аппаратной обработки прерывания заключается в приёме сигнала прерывания, установления его достоверности, запрещения последующих прерываний путём сброса флага разрешения прерываний, помещения в область стековой памяти состояния программного счётчика и формирования адреса подпрограммы.

Прерывания действуют по определённому приоритету, который определяет очерёдность их обработки, если поступило несколько прерываний (таблица 2). Однако имеется возможность путём использования в подпрограмме прерывания команды EI (разрешение прерываний) приступить к обработке прерывания с низким приоритетом ещё до завершения выполнения подпрограммы прерывания с более высоким приоритетом.

Существуют 3 различных типа входов прерываний:

- входы INR1, INR2, INR3 чувствительны к высокому уровню сигнала;
- вход INR4 чувствителен к фронту сигнала, устанавливающему в активное состояние внутренний триггер, который остаётся в активном состоянии до тех пор, пока прерывание не будет обработано, а затем сбрасывается автоматически (а также командой SIM или сигналом SR), при этом маска прерывания INR4 не действует на триггер, т. е. триггер может быть установлен даже тогда, когда прерывание INR4 замаскировано:
- вход INR5 имеет защиту от дребезга, чувствителен к фронту и высокому уровню, т. е. сигнал на входе должен переходить от низкого к высокому уровню и оставаться высоким до тех пор, пока не будет воспринят, а для повторного инициирования входа INR5 необходимо перевести сигнал в низкое состояние и затем опять в высокое.

При прерывании INR1 адрес подпрограммы задаётся внешним устройством, которое управляется сигналом AKINR1 и формирует команды CALL или RST, содержащие заранее заданный произвольный адрес подпрограммы. Диаграмма обработки этого вида прерывания изображена на рисунке 10.

При прерываниях INR2, INR3, INR4, INR5 микропроцессор внутренне формирует фиксированные адреса подпрограмм (рисунок 11, таблица 2).

В первых машинных циклах обработки прерываний INR2, INR3, INR4, INR5 действие сигнала RA игнорируется.

Каждый из 3-х входов прерываний INR2, INR3, INR4 может быть по отдельности маскирован. Программирование масок осуществляется командой SIM, а установка – сигналом SR.

Для разрешения прерываний INR1, INR2, INR3, INR4 необходимо установить флаг разрешения прерываний, который устанавливается командой EI, а сбрасывается командой DI, любым выполненным прерыванием или сигналом SR.

На прерывание INR5 не действуют ни маски, ни флаг разрешения прерывания. Этот вид прерывания имеет наивысший приоритет, используется в катастрофических ситуациях, таких как отключение питания, столкновения на шинах и т. д. Особенность прерывания INR5 состоит в том, что он, в отличие от иных прерываний, позволяет восстановить состояние флага разрешения прерывания, в котором флаг разрешения прерываний находился до обработки прерывания. Если использовать после обработки прерывания INR5 команду RIM, то в 3-ем разряде аккумулятора будет отражено состояние флага разрешения прерывания, имевшее место до обработки прерывания. Для всех остальных прерываний в этом разряде аккумулятора после выполненного прерывания и последующей команды RIM будет зафиксировано сброшенное состояние флага разрешения прерывания.

На рисунке 12 изображено действие сигнала прерывания после того, как микропроцессор выполнил команду HLT («Останов»).

Входы прерываний внутренне опрашиваются каждый тактовый период. При наличии хотя бы на одном из входов прерываний действующего запроса прерывания микропроцессор формирует ещё два тактовых периода Т_{ньт} и затем приступает к формированию машинного цикла М1, сущность которого определяется видом обрабатываемого прерывания.

Вход RQM, так же как и входы прерывания, опрашивается в каждом тактовом периоде T_{HLT} .

На рисунке 13 изображён случай, когда сигналы прерывания и сигнал RQM одновременно активны в одном тактовом полупериоде. В этом случае микропроцессор воспринимает сигналы обоих типов, но первоначально переходит к состоянию Т_{RQM}, которое может длиться любое число тактовых периодов, в каждом из которых производится опрос входа и лишь после того, как вход RQM перейдёт к низкому уровню, приступит к формированию машинного цикла M1 обработки прерывания.

Диаграмма машинного цикла М1 (в данном случае обработки одного из прерываний INR2...INR5) демонстрирует, что вход RQM в дальнейшем опрашивается во 2-ом и последующих тактовых периодах, в случае подтверждения запроса прямого доступа к памяти (высокий уровень на выводе AKRQM).

Использование выводов TFD (передача последовательных данных) и RCD (приём последовательных данных)

На рисунке 14 изображена диаграмма выполнения команды RIM (чтение масок прерываний) и команды SIM (установка масок прерываний).

Как следует из диаграммы, вывод RCD внутренне опрашивается микропроцессором в 3-ий тактовый период при выполнении команды RIM. Состояние вывода временно запоминается и в M1 Т3 следующей команды заносится в старший разряд аккумулятора, а в 0...6 разряды аккумулятора заносится содержимое масок прерываний, флага разрешения прерываний и входов прерываний INR2, INR3, INR4, опрос которых производится микропроцессором в предыдущем такте (М1 Т2 следующей после RIM команды).

Передача последовательных данных на вывод TFD из старшего разряда аккумулятора осуществляется в M1 T2 следующей после SIM команды, при условии, если в 6-ом разряде аккумулятора содержится единица. В то же время осуществляется и программирование масок, если в 3-ем разряде аккумулятора единица.

Включение питания и установка процессора в исходное состояние

Микросхема сконструирована таким образом, что после включения напряжения питания необходимо некоторое время, чтобы она стала работоспособной. Это время определяется частотой сигнала на выводах BQ1, BQ2 и должно составить величину:

В течение этого времени уровень сигнала на выводе SR должен оставаться низким, что легко может быть достигнуто с помощью простой RC-цепочки, подключённой ко входу SR.

Под воздействием сигнала низкого уровня на входе SR микропроцессор устанавливается в исходное состояние, которое характеризуется следующим состоянием основных внутренних узлов :

* маски прерываний INR2, INR3, INR4 – установлены * триггеры машинных циклов М1...М5 – сброшены * программный счётчик РС * триггеры входов INR4, INR5 - сброшен - сброшены * регистр команд – сброшен * внутренне фиксируемые триггеры - сброшены – сброшен * флаг разрешения ІЕ входов RQM, INR1, RA * триггеры состояний Т1...Т6 - сброшены

Вход SR внутренне опрашивается в каждом тактовом периоде и после того, как сигнал на нём достигнет высокого уровня, микропроцессор, сформируя ещё один тактовый период T_{SR}, приступит к формированию M1 T1, т. е. начнёт исполнение программы с нулевого адреса (рисунок 15).

При необходимости возможна установка микропроцессора в исходное состояние в процессе исполнения программы. Это достигается путём подачи на вход SR сигнала низкого уровня в течение времени, величина которого должна быть не менее 3-х тактовых периодов сигнала С (рисунок 15).

Возбуждение внутреннего тактового генератора

Внутренний тактовый генератор может быть запущен подключением к выводам BQ1, BQ2 кварца, RC-цепочки, LC-цепочки, или внешнего генератора. Параметры внешних запускающих элементов должны выбираться с учётом следующего обстоятельства : частота сигнала на выводе С получается путём деления пополам частоты на выводах BQ1, BQ2.

В тех случаях, когда требуется высокая стабильность по частоте, рекомендуется использовать кварц, например:

РК 242MA-14EЯ-6000К-Г-В (стабильность в диапазоне температур и напряжений питания не хуже 5x10⁴, частота возбуждения 6,0 МГц).

С целью улучшения условий запуска внутреннего генератора при использовании кварца рекомендуется подключать конденсатор ёмкостью 20 пФ между выводом BQ2 и шиной «Общий» (рисунок 16).

При отсутствии жёстких требований к стабильности частоты генерации может использоваться LC-цепочка или RC-цепочка (рисунки 16в,с). Параметры LC-цепочки определяются из выражения:

$$f = \frac{1}{2\pi\sqrt{-L_{EX}(C_{EX} + C_{IN})}}$$
 , где

- , где $egin{array}{ll} C_{\text{EX}}-$ внешняя ёмкость. $C_{\text{IN}}-$ ёмкость между выводами BQ1, BQ2.

Для минимизации нестабильности частоты целесообразно выполнение условия $C_{\text{EX}} > 2C_{\text{IN}}$

Параметры RC-цепочки могут быть выбраны произвольным образом, исходя из условий обеспечения требуемой частоты генерации, с учётом ограничения : величина резистора RC-цепочки должна быть не менее 5,0 кОм.

Внешний генератор может подключаться непосредственно к выводу BQ1, а вывод BQ2 может при этом не использоваться. Однако, с целью повышения стабильности частоты при её максимально допустимых значениях целесообразно подключать вывод BQ2 к внешнему генератору через инвертирующий элемент (рисунок 16DE).

Система команд

Система команд микропроцессора приведена в таблице 6 и содержит следующие группы команд:


- * команды пересылки и загрузки
- * команды пересылки в стек и загрузки из стека
- * команды ветвления и команды переходов к подпрограммам
- * команды возвратов и команды повторного запуска
- * команды ввода-вывода

- * команды арифметических операций и команды инкрементирования-декрементирования
- команды логических операций и циклических сдвигов
- * специальные команды и команды управления
- * дополнительные команды

Формат данных и команд

Память микропроцессора имеет байтовую организацию, поэтому наличие 16-разрядной адресной шины позволяет адресоваться к 65536 байтам памяти.

Формат слова данных :



Длина команды может быть в 1, 2 или 3 байта. Многобайтовая команда должна храниться в последовательных ячейках памяти. Адрес первого байта должен использоваться как адрес команды.

Формат команды зависит от выполняемой операции.

Адресация

Микросхема использует следующие типы адресации данных, находящихся в памяти или регистрах :

- прямая 2-ой и 3-ий байты команды содержат адрес памяти, где хранятся данные (2-ой байт младший, 3-ий байт старший байт адреса):
 - регистровая командой определяется регистр или пара регистров, в которых размещены данные;
- косвенная регистровая командой определяется пара регистров, содержащих адрес ячейки памяти, в которой записаны данные (старший байт в 1-ом регистре, младший байт во 2-ом регистре);
 - непосредственная команда содержит данные (однобайтовая или двухбайтовая величина).

Если при выполнении программы (т. е. последовательности команд) не встречаются команды ветвления или прерывания, то выполнение команд происходит путём последовательного увеличения адресов ячеек памяти.

При наличии команд ветвления или прерывания этот порядок нарушается и команда ветвления определяет адрес следующей команды одним из двух способов адресации:

- прямой команда ветвления содержит адрес следующей команды, которая будет выполняться;
- косвенный регистровый команда ветвления указывает пару регистров, указывающих адрес следующей команды, которая будет выполняться.

Флаги условий

При выполнении команд в микросхеме используется 7 условных флагов: флаг нуля, флаг знака, флаг чётности, флаг переноса, флаг вспомогательного переноса, флаг переполнения, флаг вспомогательного знака.

Каждый из флагов представлен в микросхеме 1-разрядным регистром. Флаг считается установленным, если в регистре записана единица, и сброшенным, если в регистре записан нуль.

Действие команд на флаги условий происходит следующим образом:

- флаг нуля Z (zero) если результат команды имеет величину «0», то этот флаг установлен, иначе сброшен;
- флаг чётности P(parity) если сумма по модулю два результата выполнения команды равна «0» (т. е. результат является чётным), то флаг установлен, иначе сброшен;
- флаг переноса C (carry) если в результате выполнения команды происходит перенос при сложении или заём при вычитании, то флаг считается установленным, иначе сброшен;
- флаг вспомогательного переноса AC (auxiliary carry) если команда вызывает перенос из 3-го бита в 4-ый бит результата, то флаг устанавливается, если переноса не было сброшен;
- флаг знака S (sign) отражает значение старшего разряда результата; при работе с числами в дополнительном двоичном коде он свидетельствует о знаке результата, если нет переполнения, или численно равен значению старшего разряда результата при наличии переполнения (в этом случае истинный знак результата отражается флагом AS);
- флаг переполнения V отражает значение логической функции переполнения, являющейся функцией «исключающее ИЛИ» значения переноса в старший разряд АЛУ и значения переноса из старшего разряда АЛУ, и свидетельствует о переполнении при операциях с числами в дополнительном двоичном коде;
- флаг вспомогательного знака AS (auxiliary sign) отражает значение логической функции "исключающее ИЛ" значения старшего разряда АЛУ и значения логической функции переполнения и свидетельствует об истинном знаке результата при работе с числами в дополнительном двоичном коде. При отсутствии переполнения флаг AS равен флагу S. При наличии переполнения флаг AS принимает значение инверсное флагу S. Для команд INX и DCX поведение флага AS идентично флагу CY, т. е. флаг устанавливается в случае переноса или заёма.
 Формат слова состояний флагов :

7	6	5	4	3	2	1	0
S	Z	AS	AC	0	Р	V	С

Условные обозначения и сокращения к таблице 6

Fair 2	PTOPON FONT VOLUME	DC.	16 noong EU vij no Eucen Engenous uoes
Байт 2	– второй байт команды	PC	– 16-разрядный регистр программного счётчика
Байт 3	– третий байт команды	PCH	 старший байт регистра программного счётчика
КОП	– код операции	PCL	 – младший байт регистра программного счётчика
Данные	– 8-разрядные данные	SP	– 16-разрядный регистр указателя стека
Адрес	– 16-разрядный адрес	SPH	– старший байт регистра указателя стека
Порт	– 8-разрядный адрес устройства ввода/вывода	SPL	– младший байт регистра указателя стека
R, R1, R2	– один из регистров A, B, C, D, E, H, L	HBA	– старший байт адреса
DDD, SSS	– обозначение программно доступных	LBA	– младший байт адреса
	регистров общего назначения :	M_n	– машинный цикл (П = 15)
DDD	– код регистра приёмника	()	– содержание регистра
SSS	– код регистра источника	[()()]	– содержание ячейки памяти
Коды регис	тров:	*	– выходные данные
111	– регистр А (аккумулятор)	←	– передаётся
000	– регистр B	\wedge	– логическое И
001	– регистр C	V	– логическое ИЛИ
010	– регистр D	-V-	– исключающее ИЛИ
011	– регистр E	+	– сложение
100	– регистр H	_	– вычитание
101	– регистр L	CY, A	– дополнение
110	– регистр M (память)	\leftrightarrow	– обменивается
	, , ,	ЯП	– ячейка памяти
		M	– память
		###	D7 D6 D5 D4 D3 D2 D1 D0
		Χ	Незаполненная графа
			• •

					тица	-			_	OCTOS:	ol IDOS	AD0 40	7				Mar	Примент
			Код команды ###	CT BO	эство ов	ЭСТВО '0В		M1		остояние в М2		М3		M4		M5	Изме- няемые Флаги	Примеча- ния
Условное обозначение команды	Наименование команды	Содержание команды	вид адресации Команды г		Количество		Adpec	Данные	Адрес	Данные	Адрес	Данные	Адрес	Данные	Адрес	Данные	усло- вий	
MOV R1, R2 (R1)←(R2)	Пересылка данных из регистра 2 в регистр 1	Копия содержимого регистра 2 пересылается в регистр 1	01DDDSSS регистровая	1	4	1	PC	коп	х	х	х	х	х	х	х	х	х	x
MOV M, R [(H)(L)]←(R)	Пересылка данных из регистра в память	Копия содержимого регистра R пересылается в ЯП с адресом в регистрах H, L	01110SSS косвенная регистровая	2	7	1	РС	коп	HBA=(H) LBA=(L)	*Из регист- ра SSS	х	х	х	х	х	х	х	х
MOV R, M (R)←[(H)(L)]	Пересылка данных из памяти в регистр	Копия содержимого ЯП с адресом в регистрах H, L загружается в регистр R	01DDD110 косвенная регистровая	2	7	1	РС	коп	HBA=(H) LBA=(L)	В регистр DDD	х	х	х	х	х	х	х	х
MVI R (R)←(байт2)	Пересылка непосредст- венных данных в регистр	Байт 2 команды загружается в регистр R	00DDD110 непосред- ственная	2	7	2	РС	коп	PC+1	В регистр DDD	х	х	х	х	х	х	х	х
MVI М [(H)(L)]←(байт2)	Пересылка непосредст- венных данных в память	Байт 2 команды пересылается в ЯП с адресом в регистрах H, L	00110110 непосред- ственная	3	10	2	РС	коп	PC+1	В регистр ВХ	HBA=(H) LBA=(L)	*Из регист- ра ВХ	х	х	х	х	х	BX – вре- менное хранение
LXI В (В)←(байт3) (С)←(байт2)	Загрузка непосредст- венная пары	Байт 3 команды загружается в регистр В. Байт 2 команды загружается в регистр С.	00000001 непосред- ственная	3	10	3	РС	коп	PC+1	В регистр С	PC+2	В регистр В	х	х	х	х	х	х
LXI D (D)←(байт3) (E)←(байт2)	Загрузка непосредст- венная пары	Байт 3 команды загружается в регистр D. Байт 2 команды загружается в регистр E.	00010001 непосред- ственная	3	10	3	РС	коп	PC+1	В регистр Е	PC+2	В регистр D	х	х	х	х	х	х
LXI H (H)←(байт3) (L)←(байт2)	Загрузка непосредст- венная пары регистров H, L	Байт 3 команды загружается в регистр Н. Байт 2 команды загружается в регистр L.	00100001 непосред- ственная	3	10	3	РС	коп	PC+1	В регистр L	PC+2	В регистр Н	х	х	х	х	х	х
LXI SP (SPH)←(байт3) (SPL)←(байт2)	Загрузка непосредст-	Байт 3 команды загружается в регистр SPH. Байт 2 команды загружается в регистр SPL.	00110001 непосред- ственная	3	10	3	РС	коп	PC+1	Для SPL	PC+2	Для SPH	х	х	х	х	х	х
STAX B $[(B)(C)]\leftarrow(A)$	Косвенная запись в память содер- жимого аккуму- лятора по	устистрот ст	00000010 косвенная регистровая	2	7	1	PC	коп	HBA=(B) LBA=(C)	*Из аккуму- лятора	х	х	x	х	х	х	х	х
LDAX B (A)←[(B)(C)]	регистрам В, С Косвенная за- грузка аккуму- лятора по регистрам В, С	Копия содержимого ЯП с адресом в регистрах В, С загружается в аккумулятор	00001010 косвенная регистровая	2	7	1	РС	коп	HBA=(B) LBA=(C)	В аккуму- лятор	х	х	х	х	х	х	х	х
LDAX D (A)←[(D)(E)]	Косвенная за- грузка аккуму-	Копия содержимого ЯП с адресом в регистрах D, E загружается в аккумулятор	00011010 косвенная регистровая	2	7	1	РС	коп	HBA=(D) LBA=(E)	В аккуму- лятор	х	х	х	х	х	х	х	х
STA [(байт3) (байт2)]←(A)	Непосредст- венная запись в память содержимого аккумулятора	Копия содержимого аккумулятора пересылается в ЯП с адресом, заданным в байтах 2, 3 команды	<u>00110010</u> прямая	4	13	3	PC	коп	PC+1	В регистр Z	PC+2	В регистр W	HBA=(W) LBA=(Z)	*Из акку- муля- тора	x	х	х	х
LDA (A) ←[(байт3) (байт2)]	Непосредст-	Копия содержимого ЯП с адресом, заданным в байтах 2, 3 команды, загружается в аккумулятор	00111010 прямая	4	13	3	РС	коп	PC+1	В регистр Z	PC+2	В регистр W	HBA=(W) LBA=(Z)	В акку- муля- тор	х	х	х	х
SHLD [(байт 3)(байт2)]←(L) [(байт 3)(байт2)+1]←(H)	в память содержимого	Копия содержимого регистра L пересылается в ЯП с адресом, заданным в байтах 2, 3 команды. Копия содержимого регистра Н пересылается в последующую ЯП.	<u>00100010</u> прямая	5	16	3	PC	коп	PC+1	В регистр Z	PC+2	В регистр W	(W*) :(Z)	*Из реги- стра L	[(W)(Z)]+1	*Из реги- стра Н	х	x
LHLD (L)←[(байт 3)(байт2)] (H)←[(байт 3)(байт2)+1]	Непосредственная загрузка регистров H, L	Копия содержимого регистра ЯП с адресом, заданным в байтах 2, 3 команды, загружается в регистр L. Копия содержимого последующей ЯП загружается в регистр Н.	<u>00101010</u> прямая	5	16	3	PC	коп	PC+1	В регистр Z	PC+2	В регистр W	HBA=(W*) LBA=(Z)	В ре- гистр L	[(W)(Z)]+1	В ре- гистр Н	х	х
XCHG (H)↔(D) (L)↔(E)	Обмен данны- ми между регистрами D, E и H, L	Содержимое регистров H, L меняется с содержимым регистров D, E.	<u>11101011</u> регистровая	1	4	1	РС	коп	x	х	х	х	х	х	х	х	х	х
PUSH B	Пересылка в	Комано Копия содержимого регистра В	ды пересылі	ки в	стен	(и за	груз	ки из с	тека		1	1					1	I B M1
[(SP)-1] ←(B) [(SP)-2] ←(C) (SP)←(SP)-2	стек содержи- мого регистро-	пересылается в ЯП с адресом на 1 меньше содержимого регистра SP. Копия содержимого регистра С пересылается в ЯП с адресом на 2 меньше содержимого регистра SP.	11000101 косвенная регистровая	3	12	1	PC	коп	SP-1	*Из регист- ра В	SP-2	*Из регист- ра С	х	х	x	х	х	указа- тель стека предва- ритель-
PUSH D [(SP)-1] ←(D) [(SP)-2] ←(E) (SP)←(SP)-2	Пересылка в стек содержи- мого регистро- вой пары D, E	Копия содержимого регистра D пересылается в ЯП с адресом на 1 меньше содержимого регистра SP. Копия содержимого регистра E пересылается в ЯП с адресом на 2 меньше содержимого регистра SP.	11010101 косвенная регистровая	3	12	1	PC	коп	SP-1	*Из регист- ра D	SP-2	*Из регист- ра Е	х	х	х	х	х	но умень- шается на 1
PUSH H [(SP)-1] ←(H) [(SP)-2] ←(L) (SP)←(SP)-2	Пересылка в стек содержи- мого регистро- вой пары H, L	Копия содержимого регистра Н пересылается в ЯП с адресом на 1 меньше содержимого регистра SP. Копия содержимого регистра L пересылается в ЯП с адресом на 2 меньше содержимого регистра SP.	11100101 косвенная регистровая	3	12	1	PC	коп	SP-1	*Из регист- ра Н	SP-2	*Из регист- ра L	х	x	х	x	х	
PUSH PSW (SP)-1] ← A (SP)-2]₀ ← (CY) (SP)-2]₀ ← (P) (SP)-2]₃ ← (AC) (SP)-2]₀ ← (Z) (SP)-2]₃ ← (V) (SP)-2]₃ ← (O) (SP)-2]₃ ← (O)		Копия содержимого регистра А пересылается в ЯП с адресом на 1 меньше содержимого регистра SP. Копия содержимого регистра признаков (слово состояний флагов) пересылается в ЯП с адресом на 2 меньше содержимого регистра SP. Формат слова состояний р7 D6 D5 D4 D3 D2 D1 D0 S Z AS AC O P V CY	<u>11110101</u> косвенная регистровая	3	12	1	PC	коп	SP-1	*Из регист- ра А	SP-2	*Из реги- стра призна- ков	×	×	x	×	х	
[(SP)-2] ₇ ←(S)																		

			Код	õ	õ	õ	<u> </u>			Состояние							Изме-	Примечания
Условное обозначение	Наименование команды	Содержание команды	команды ### Вид адресации	(оличеств циклов	Количество тактов	Количество байтов	Адрес	Данные Т	Адрес	М2 Данные	Адрес	8М Данные	Адрес	Манные Данные	Адрес	Данные см	няе- мые флаги усло-	
команды РОР В	Загрузка из стека	Копия содержимого ЯП с адре-	-	<u>×</u>	_	_		п	_	Ф		и	_	Д	_	Д	вий	В М3 происхо-
(C)←(SP) (B)←[(SP)+1] (SP)←(SP)+2	пары регистров В, С	сом, содержащимся в регистре SP, загружается в регистр С. Копия содержимого ЯП с адре- сом на 1 больше содержимого регистра SP загружается в	11000001 косвенная регистровая	3	10	1	PC	коп	SP	В регистр С	SP+1	В регистр В	x	х	х	х	х	дит последую- щее увеличе- ние указателя стека на 1
POP D (E)←(SP) (D)←[(SP)+1] (SP)←(SP)+2	Загрузка из стека пары регистров D, E	регистр В. Копия содержимого ЯП с адре- сом, содержащимся в регистре SP, загружается в регистр Е. Копия содержимого ЯП с адре- сом на 1 больше содержимого регистра SP загружается в	11010001 косвенная регистровая	3	10	1	PC	коп	SP	В регистр Е	SP+1	В регистр D	х	х	х	x	х	
POP H (L)←(SP) (H)←[(SP)+1] (SP)←[(SP)+2]	Загрузка из стека пары регистров Н, L	регистр D. Копия содержимого ЯП с адре- сом, содержащимся в регистре SP, загружается в регистр L. Копия содержимого ЯП с адре- сом на 1 больше содержимого регистра SP загружается в регистр H.	11100001 косвенная регистровая	3	10	1	PC	коп	SP	В регистр L	SP+1	В регистр Н	х	х	х	x	х	
POP PSW $(CY) \leftarrow (SP)_0$ $(V) \leftarrow (SP)_1$ $(P) \leftarrow (SP)_2$ $(O) \leftarrow (SP)_3$ $(AC) \leftarrow (SP)_4$ $(AS) \leftarrow (SP)_5$ $(Z) \leftarrow (SP)_6$ $S \leftarrow (SP)_7$ $(A) \leftarrow [(SP) + 1]$ $(SP) \leftarrow [(SP) + 2]$	Загрузка из стека аккумулятора и регистра призна- ков	Копия содержимого ЯП с адре- сом, содержащимся в регистре SP, загружается в регистр признаков. Копия содержимого ЯП с адре- сом на 1 больше содержимого регистра SP загружается в регистр A.	11110001 косвенная регистровая	3	10	1	PC	коп	SP	В регистр призна- ков	SP+1	В регистр А	Х	x	x	×	Z, S, P, CY, AC, AS,	
(GF)+(ESP)+1]	Обмен между регистром верхнего уровня стека и регист- рами H, L	Содержимое регистра L обменивается с содержимым ЯП, адрес которой определён содержимым регистра SP. Содержимое регистра Н обменивается с содержимым ЯП, адрес которой на 1 больше содержимого регистра SP.	<u>11100011</u> регистровая	5	16	1	PC	коп	SP	В регистр L	SP+1	В регистр Н	SP+1	*Из реги- стра Н	SP	*Из реги- стра L	х	
SPHL (SP)← (H)(L)	Пересылка содержимого регистров H, L в указатель стека	Копия содержимого регистров H, L пересылается в регистр SP	<u>11111011</u> регистровая	1	6	1	PC	коп										
		T	Кома	нды	вет	вле	ния	1				1						le
(РС)⊷(байт3)(байт2) ЈМР	Переход:	Управление передаётся коман- де, адрес которой задаётся байтом 2 и байтом 3 команды (адрес перехода)	непосредст- венная 11000011	3	10	3	PC	коп	PC+1	∠ (адрес	SP+2	В регистр W (адрес	×	x	x	x	х	Если переход, то адресом сле- дующей коман- ды является ад- рес перехода, записанный в течение M2, M3
JC JNC JZ JNZ JP JM JPE JPE	Если: перенос (CY=1) не перенос(CY=0) нуль (Z=1) не нуль (Z=1) не нуль (Z=0) плюс (S=0) минус (S=1) чётно (P=1) нечётно (P=0)	Если проверяемое условие выполнено, то управление передаётся команде, адрес которой задаётся байтом 2 и байтом 3 команды (адрес перехода). Если проверяемое условие не выполнено, то выполняется следующая команда.	11011010 11010010 11001010 11000010 11110010 11111010 1110010	2/3	7/10					перехода)		пере- хода)						в регистры W, Z. Если перехода нет, то цикл МЗ отсутствует, при этом после вы- полнения цикла М2 программ- ный счётчик уве- пичивается на 2.
PCHL (PCH)←(H) (PCL)←(L)	Пересылка содержимого регистров Н, L в счётчик команд	Копия содержимого регистра Н пересылается в старшие 8 разрядов регистра РС. Копия содержимого регистра L пересылается в младшие 8 разрядов регистра РС.	<u>11101001</u> регистровая	1	6	1	PC	коп	х	х	х	х	Х	Х	Х	Х	Х	
			і оманды пере	бохе	ов к	под	проа	рами	ам		<u> </u>							
[(SP)-1]←(PCH) [(SP)-2]←(PCL) (SP)←(SP)–2 (PC)←(байт3)(байт2)	Переход к подпрограмме :		непосредст- венная и косвенная регистровая															
CALL	Безусловный	8 старших разрядов адреса следующей команды (адрес возврата) пересылаются в ЯП, адрес которой на 1 меньше содержимого регистра SP.	11001101	5	18	3	PC	коп	PC+1	регистр Z	PC+2	регистр W		воз- врата		*Адрес воз- врата	X	Если переход, то адресом сле- дующей коман- ды является ад- рес перехода,
СС	Если: перенос (CY=1)	Если проверяемое условие выполнено, то 8 старших разря-	11011100	2/5	9/18					(адрес пере-		(адрес пере-		(PCH)		(PCL)		записанный в течение M2, M3
CNC	не перенос(СҮ=0)		11010100							хода)		хода)						в регистры W,Z. Если перехода
CZ CNZ	нуль (Z=1) не нуль (Z=0)	ЯП, адрес которой на 1 меньше	11001100 11000100	l														нет, то циклы
CP	плюс (S=0)	содержимого регистра SP,. 8 младших разрядов адреса	11110100	1			1					ĺ						М3, М4, М5 отсутствуют, при
CM CPE	минус (S=1) чётно (P=1)	следующей команды (адрес	11111100 11101100															этом после вы-
CPO	четно (Р=1) нечётно (Р=0)	возврата) пересылаются в ЯП, адрес которой на 2 меньше содержимого регистра SP. Управление передаётся команде, адрес которой задаётся байтом 2 и байтом 3 команды (адрес перехода). Если проверяемое условие не выполнено, то выполняется следующая команда.	11100100	ud.	802	aper	noc											полнения цикла М2 программ- ный счётчик уве- личивается на 2.
(PCL)←[(SP)]	Возврат:		лома		303	-pai	6											
(PCH)←[(SP)+1] (SP)←(SP)+2			косвенная регистровая															
RET	Безусловный	Копия содержимого ЯП, адрес которой задан содержимым регистра SP, загружается в младшие 8 разрядов РС. Копия содержимого ЯП, адрес которой на 1 больше содержи-	11001001	3	10	1	PC	коп	SP	Для PCL (адрес та)	SP+1	Для РСН (адрес возвра- та)	Х	х	Х	х	Х	Если возврат, то адресом сле- дующей коман- ды является ад- рес возврата, записанный в

			Код команды	. BO	180	98		M1	Состо	яние выв М2		D0AD7		слам 14		1 5	Изме- няе-	Примечания
Условное обозначение команды	Наименование команды	Содержание команды	### Вид адресации	Количество циклов	Количество тактов	Количество байтов	Адрес	m	Адрес	Данные	Адрес	Данные	Адрес		Адрес	Данные	мые флаги усло- вий	
		мого регистра SP, загружается в старшие 8 разрядов PC. Содержимое регистра SP увеличивается на 2.																течение M2, M3 в регистр РС. Если возврата нет, то циклы
RC	Если: перенос (CY=1)	Если проверяемое условие вы- полнено, то копия содержимого	11011100	1/3	6/12	1	PC	коп	SP	Для	SP+1	Для	Х	Х	Х	X	Х	M2, M3 отсутствуют. При выполнении
RNC	не перенос(СҮ=0)	ЯП, адрес которой задан одер- жимым регистра SP, загружается	11010100			-				PCL		PCH						цикла М3 происходит последующее увели-
RZ RNZ	нуль (Z=1) не нуль (Z=0)	в младшие 8 разрядов РС.	11001100 11000100							(адрес возвра-		(адрес возвра-						чение указателя стека
RP RM	плюс (S=0) минус (S=1)	Копия содержимого ЯП, адрес которой на 1 больше содержимо-	11110100 11111100							та)		та)						на 1.
RPE	чётно (P=1)	го регистра SP, загружается в старшие 8 разрядов PC.	11101100															
RPO	нечётно (Р=0)	Содержимое регистра SP увеличивается на 2. Если проверяемое условие не выполнено, то выполняется следующая команда.	11100100															
RST	Повторный	Старшие 8 разрядов адреса	Команды	пові	торн	oso	запу	/ска КОП	1	*A =====		* A = p.o.o		ı	ı		1	При выполнении
[(SP)-1]←(PCH) [(SP)-2]←(PCL) SF←(SP)-2 (PC)←8(AAA)	запуск (старт процессора с нового адреса с запоминанием предыдущего)	следующей команды (адрес возврата) пересылаются в ЯП, адрес которой на 1 меньше содержимого регистра SP. Младшие 8 разрядов адреса следующей команды (адрес возврата) пересылаются в ЯП,	11ААА111 косвенная регистровая	3	12	1	PC	(с кодом адре- са)	SP-1	та (PCH)	SP-2	*Адрес воз- врата (PCL)	X	X	Х	X	X	цикла М1 указатель стека предварительно уменьшается на 1. Адрес следующей команды:
		адрес которой на 2 меньше содержимого регистра SP.			15 0	14 0	13 0	12 0	11	10	9	8	7	6	5 A	4 A	3 A	2 1 0
		Содержимое регистра SP уменьшается на 2.		L			v	U				U		V		А		
		уменьшается на 2. Управление передаётся команде, адрес которой может быть один из восьми ААА.																
		из восьми ААА.	Коман	ды е	вода	-вы	вода	1							l		l	
IN (А)←(данные)	Ввод данных	Данные из порта, адрес которого задан в байте 2 команды, загружаются в регистр	<u>11011011</u> прямая	3	10	2	PC	коп	PC+1	Ι АП	HBA=LBA =A∏	В реги- стр А	x	х	x	х	х	АП-адрес порта
ОUT (данные)←(A)	Вывод данных	Данные из регистра А пересылаются в порт, адрес которого определён байтом 2 команды	<u>11010011</u> прямая	3	10	2	PC	коп	PC+1	І АП	HBA=LBA =A∏	Из реги- стра А	х	х	x	х	х	АП-адрес порта
	lv.		инкременп	пиро	вани	я-де	креі	иенти	рова	ния							1	
INR R (R)←(R)+1	Увеличение содержимого регистра на 1	Содержимое регистра R увеличивается на 1	00DDD100 регистровая	1	4	1	РС	коп	х	Х	Х	х	Х	Х	Х	Х	Z, S, P, AC,	Х
DCR R (R)←(R)−1	Уменьшение содержимого регистра на 1	Содержимое регистра R умень- шается на 1	<u>00DDD101</u> регистровая	1	4	1	РС	коп	Х	Х	Х	х	Х	х	Х	Х	V, AS	Х
INR M [(H)(L)]←[(H)(L)]+1	Увеличение содержимого памяти на 1	Содержимое ЯП с адресом в регистрах H, L увеличивается на 1	00110100 косвенная регистровая	3	10	1	PC	коп	HBA=(H) LBA=(L)	инкре- менти- руемые	HBA=(H) LBA=(L)	*инкре менти- руе- мые	X	X	х	х	Z, S, P, AC,	x
DCR M [(H)(L)]←[(H)(L)]−1	Уменьшение содержимого памяти на 1	Содержимое ЯП с адресом в регистрах H, L уменьшается на 1	00110101 косвенная регистровая	3	10	1	PC	коп	HBA=(H) LBA=(L)	декре- менти- руемые	HBA=(H) LBA=(L)	*декре менти- руе- мые	X	X	x	х	V, AS	×
	Увеличение на 1 содержимого:	Увеличивается на 1 содержимое:	регистровая															
INX B (B)(C)←(B)(C)+1	регистровой пары В, С	регистровой пары В, С	00000011	1	6	1	РС	коп	Х	Х	Х	Х	Х	Х	Х	Х	AS	Х
INX D	регистровой	регистровой пары D, E	00010011															
(D)(E)←(D)(E)+1 INX H	пары D, E регистровой	регистровой пары H, L																
(H)(L)←(H)(L)+1 INX SP	пары Н, L		00100011															
(SP)←(SP)+1	указателя стека	регистра SP	00110011															
	Уменьшение на 1 содержимого:	Увеличивается на 1 содержимое:	регистровая															
DCX B (B)(C)←(B)(C)−1	регистровой пары В, С	регистровой пары В, С	00001011	1	6	1	РС	коп	х	Х	Х	Х	Х	Х	Х	Х	AS	х
DCX D	регистровой	регистровой пары D, E	00011011															
(D)(E)←(D)(E)−1 DCX H	пары D, E регистровой	регистровой пары H, L																
(H)(L)←(H)(L)−1 DCX SP	пары H, L указателя стека	регистра SP	00101011															
(SP)←(SP)–1	, mada forizi di dika		00111011		<u> </u>				<u> </u>									
$\begin{array}{c} \textbf{ADD} \textbf{R} \\ \textbf{(A)} \leftarrow \textbf{(A)} + \textbf{(R)} \end{array}$	Сложение содержимого регистра с содержимым аккумулятора	Копия содержимого регистра R складывается с содержимым аккумулятора. Результат сложения помещается в аккумулятор.	<u>10000SSS</u> регистровая	1	тиче 4		PC	ко п	IЯ X	х	x	х	х	х	х	х	Z, S, P, CY,	х
$\begin{array}{c} \textbf{ADC} & \textbf{R} \\ (\textbf{A}) \leftarrow (\textbf{A}) + (\textbf{R}) + (\textbf{CY}) \end{array}$	Сложение содержимого регистра с содержимым аккумулятора с переносом	Копия содержимого регистра R и содержимое флага переноса СУ складываются с содержимым аккумулятора. Результат сложения помещается в аккумулятор.	<u>10001SSS</u> регистровая														AC, V, AS	
	Сложение выбираемых из	Копия содержимого регистра ЯП с адресом в регистрах Н, L складывается с содержимым аккумулятора. Результат сложения помещается в аккумулятор.	10000110 косвенная регистровая	2	7	1	PC	КОП	HBA=(H) LBA=(L)	Из памяти	х	х	Х	x	х	х	Z, S, P, CY,	х
$\begin{array}{c} \textbf{ADC} \textbf{M} \\ (A) \leftarrow (A) + [(H)(L)] + (CY) \end{array}$	Сложение выбираемых из памяти данных с содержимым аккумулятора с переносом	Копия содержимого регистра ЯП с адресом в регистрах Н, L и содержимое флага переноса СУ складывается с содержимым аккумулятора. Результат сложения помещается в аккумулятор.	10001110 косвенная регистровая														AC, V, AS	

			Код команды	1B0	TB0	TBO	F	M1		яние выв М2		00AD7 W3	по цик		N	1 5	Изме- няе-	Примечания
Условное обозначение команды	Наименование команды	Содержание команды	### Вид адресации	Количество циклов	Количество тактов	Количество байтов	Адрес	Данные	Адрес	Данные	Адрес	Данные	Адрес	Данные	Адрес	Данные	мые флаги усло- вий	
ADI (A)←(A)+(байт 2)	Сложение непосредствен- ных данных с содержимым	Байт 2 команды складывается с содержимым аккумулятора. Результат сложения помещается в аккумулятор.	11000110 непосредст- венная	2	7		PC	коп	PC+1	Ma	х	Х	х	Х	Х	x	Z, S, P,	Х
АСІ (А)←(А)+(байт 2)+(СҮ)	аккумулятора Сложение непосредственных данных с содержимым аккумулятора с переносом	Байт 2 команды и содержимое флага переноса СУ складывает-ся с содержимым аккумулятора. Результат сложения помещается в аккумулятор.	11001110 непосредст- венная														CY, AC, V, AS	
	Сложение с содержимым регистровой пары H, L содержимого:	С содержимым регистровой пары Н, L складывается копия содер- жимого регистровой пары (РП) или указателя стека (УС). Результат сложения помещается в регистровую пару Н, L	регистровая	3	10	1	PC	коп	PC+1	ı x	PC+1	х	х	х	х	х	CY, V	В машинных циклах M2, M3 сигнал EWRA имеет низкий уро- вень, а шины данных находятся в третьем состоянии.
DAD B (H)(L)←(H)(L)+(B)(C)	регистровой пары В, С	РП=В, С	00001001															Адрес следующей команды РС+1
DAD D (H)(L)←(H)(L)+(D)(E)	регистровой пары D, E	PΠ= D, E	00011001															
DAD H (H)(L)←(H)(L)+(H)(L)	регистровой пары H, L	PΠ= H, L	00101001															
$\begin{array}{cc} \textbf{DAD} & \textbf{SP} \\ (\textbf{H})(\textbf{L}) \leftarrow (\textbf{H})(\textbf{L}) + (\textbf{SP}) \end{array}$	указателя стека	УС	00111001															
SUB R (A)←(A)−(R)	Вычитание содержимого регистра из содержимого аккумулятора	Колия содержимого регистра R вычитается из содержимого аккумулятора. Результат вычитания помещается в аккумулятор.	ианды ариф 10010SSS регистровая	меп 1	<i>4</i>		PC	к оп	Х	x	x	х	х	х	х	х	Z, S, P, CY,	х
SBB R $(A)\leftarrow(A)-(R)-(CY)$	Вычитание содержимого регистра из содержимого аккумулятора с заёмом	Копия содержимого регистра R и содержимое флага переноса СУ вычитаются из содержимого аккумулятора. Результат вычитания помещается в аккумулятор.	<u>10011SSS</u> регистровая														AC, V, AS	
SUB M $(A) \leftarrow (A) - (H)(L)$ SBB M	Вычитание выбираемых из памяти данных из содержимого аккумулятора Вычитание		10010110 косвенная регистровая	2	7	1	PC	коп	HBA=(H) LBA=(L)	Из памяти	×	х	x	х	х	x	Z, S, P, CY,	х
(A)←(A)−[(H)(L)]−(CY)	выбираемых из памяти данных из содержимого аккумулятора с заёмом	сом в регистрах Н, L и содержи-	<u>10011110</u> косвенная регистровая														AC, V, AS	
SUI (A)←(A)−(байт 2)	Вычитание непосредствен- ных данных из содержимого аккумулятора	Байт 2 команды вычитается из содержимого аккумулятора. Результат вычитания помещается в аккумулятор.	11010110 непосредст- венная	2	7	1	PC	коп	PC+1	Из памяти	х	х	Х	х	х	х	Z, S, P, CY,	х
SBI (A)(A)-(байт 2)-(СҮ)	Вычитание непосредствен- ных данных из содержимого аккумулятора с заёмом	Байт 2 команды и содержимое флага переноса СҮ вычитаются из содержимого аккумулятора. Результат вычитания помещается в аккумулятор.	11011110 непосредст- венная														AC, V, AS	
	Над содержи-	Копия содержимого регистра R	Команды .	поги	ческ	ux c	пера	ций										
	мым регистра и содержимым аккумулятора проводится операция:	подвергается операции (ОП) с содержимым аккумулятора. Результат операции помещается в аккумулятор. Флаги переноса СҮ, вспомогательного переноса АС, нуля Z сбрасываются (сбр) или устанавливаются (уст).	регистровая	1	4	1	PC	коп	x	x	х	Х	X	×	x	x	Z, S, P, CY, AC, V, AS	х
ANA R (A)←(A)/\(R)	«логическое И»	ОП «логическое И» СҮ сбр, АС уст.	10100SSS															
XRA R (A)←(A)−(R)	«исключающее ИЛИ»	ОП «исключающее ИЛИ» СҮ сбр, АС уст.	10101SSS															
ORA R (A)←(A)V(R)	«логическое ИЛИ»	ОП «логическое ИЛИ» СҮ сбр, АС сбр.	10110SSS															
CMP R (A)–(R)	Сравнение	ОП вычитания из копии содержимого аккумулятора. Содержимое регистра и аккумулятора не меняются. Флаги условий устанавливаются как при вычитании. Z уст, если (A)=(R). СУ уст, если (A)-(R).	10111888															
ANA M $(A) \leftarrow (A) \land [(H)(L)]$	Операция «логическое И» над выбираемы- ми из памяти данными и содержимым аккумулятора	Копия содержимого ЯП с адре- сом в регистрах Н, L подвергает- ся операции «погическое И» с содержимым аккумулятора. Результат операции помещается в аккумулятор. Флаг переноса СУ сбрасывается, флаг вспомога- тельного переноса АС устанав- ливается.	<u>10100110</u> косвенная регистровая	2	7	1	PC	коп	HBA=(H) LBA=(L)	Из памяти	x	х	X	х	X	X	Z, S, P, CY, AC, V,	х
XRA M (A)←(A) -V- [(H)(L)]	Операция «исключающее ИЛИ» над выбираемыми из памяти данными и содержимым аккумулятора	Копия содержимого ЯП с адре- сом в регистрах Н, L подвергает- ся операции «исключающее ИЛИ» с содержимым аккумуля- тора. Результат операции помещается в аккумулятор. Флаг переноса СҮ и флаг вспомога- тельного переноса АС сбрасыва- ется.	10101110 косвенная регистровая														AS	

			Код команды	TB0	9	TB0	_	M1		ние выв		D0AD7 M3	по ци			M5	Изме- няе-	Примечания
Условное обозначение команды	Наименование команды	Содержание команды	### Вид адресации	Количество	Количество тактов	Количество	Адрес		Адрес	Данные	Адрес	Данные	Адрес	Данные		Данные	мые флаги усло- вий	
ORA M $(A) \leftarrow (A) \lor [(H)(L)]$	Операция «логическоеИЛИ» над выбираемы- ми из памяти данными и содержимым аккумулятора	Копия содержимого ЯП с адре- сом в регистрах Н, L подвергает- ся операции «логическое ИЛИ» с содержимым аккумулятора. Результат операции помещается в аккумулятор. Флаг переноса СҮ и флаг вспомогательного переноса АС сбрасывается.	10110110 косвенная регистровая															
CMP M (A) - [(H)(L)]	Сравнение выбираемых из памяти данными с содержимым аккумулятора	Копия содержимого ЯП с адресом в регистрах Н, L вычитается из содержимого аккумулятора. Содержимое аккумулятора не меняется. Флаги условий устанавливаются как при вычитании. Флаг нуля Z устанавливается, если (A)=([H)(L)]. Флаг переноса СҮ устанавливается, если (A)=([H)(L)].	<u>10111110</u> косвенная регистровая	I														
ANI (А)—(А)/∖(байт 2)	Операция «логическое И» над непосредст- венными данны- ми и содержи- мым аккумулято- ра	Байт 2 команды подвергается операции «логическое И» с содержимым аккумулятора. Результат операции помещается в аккумулятор. Флаг переноса СУ сбрасывается. Флаг вспомо- гательного переноса АС не устанавливается.	11100110 непосредст- венная	2	7	2	PC	коп	PC+1	Из памяти	x	х	х	x	х	х	Z, S, P, CY, AC, V.	х
ХRI (А)←(А) -V- (байт 2)	Операция «исключающее ИЛИ» над непосредствен- ными данными и содержимым аккумулятора	Байт 2 команды подвергается операции «исключающееИЛИ» с содержимым аккумулятора. Результат операции помещается в аккумулятор. Флаг переноса СҮ и флаг вспомогательного переноса АС сбрасываются.	11101110 непосредст- венная														AS	
ORI (А)—(А)√(байт 2)	Операция «логическоеИЛИ» над непосредст- венными данны- ми и содержи- мым аккумулято- ра	Байт 2 команды подвергается операции «логическое ИЛИ» с содержимым аккумулятора. Результат операции помещается в аккумулятор. Флаг переноса СҮ и флаг вспомогательного переноса АС сбрасываются.	11110110 непосредст- венная															
СРІ (А) – (байт 2)	Сравнение непосредствен- ных данных с содержимым аккумулятора	Байт 2 команды вычитается из содержимого аккумулятора. Флаги условий устанавливаются как при вычитании. Флаг нуля Z устанавливается, если (A)=(байт 2). Флаг переноса СҮ устанавливается, если (A)<(байт 2).	11111110 непосредст- венная															
RLC	Циклический	Содержимое аккумулятора	Команды	цикл	пичес	ских	сдв	игов					l	1			I	
$(A_{n+1}) \leftarrow (A_n)$ $(A_0) \leftarrow (A_7)$ $(CY) \leftarrow (A_7)$	сдвиг влево содержимого аккумулятора	циклически сдвигается влево. Флаг переноса СҮ и младший разряд аккумулятора устанавли- ваются равными содержимому старшего разряда аккумулятора	00000111	1	4	1	PC	коп	х	х	х	х	х	х	х	х	CY, V	х
RRC $(A_n) \leftarrow (A_{n+1})$ $(A_7) \leftarrow (A_0)$ $(CY) \leftarrow (A_0)$	Циклический сдвиг вправо содержимого аккумулятора	Содержимое аккумулятора циклически сдвигается вправо. Флаг переноса СУ и старший разряд аккумулятора устанавпи- ваются равными содержимому младшего разряда аккумулятора	00001111															
$\begin{array}{l} \textbf{RAL} \\ (A_{n+1}) \leftarrow (A_n) \\ (CY) \leftarrow (A_7) \\ (A_0) \leftarrow (CY) \end{array}$	Циклический сдвиг влево содержимого аккумулятора с использованием переноса	Содержимое аккумулятора циклически сдвигается влево. Младший разряд аккумулятора устанавливается равным содержимому флага переноса СҮ устанавливаются равными содержимому старшего разряда аккумулятора	00010111															
RAR $ (A_n) \leftarrow (A_{n+1}) $ $ (CY) \leftarrow (A_0) $ $ (A_7) \leftarrow (CY) $	Циклический сдвиг вправо содержимого аккумулятора с использованием переноса	Содержимое аккумулятора циклически сдвигается вправо. Старший разряд аккумулятора устанавливается равным содер- жимому флага переноса СҮ. Флаг переноса СҮ устанавлива- ются равными содержимому младшего разряда аккумулятора	00011111															
CMA (A)←(A)	Дополнение содержимого	Содержимое аккумулятора дополняется	<u>Специ</u>	1аль 1	<i>ные</i> 4	ком а	Р С		х	х	х	Х	Х	х	Х	Х	Х	Х
STC (CY)←1	аккумулятора Установка в «1» признака перено-	Флаг переноса СУ устанавлива- ется	00110111														CY	
$\begin{array}{c} \textbf{CMC} \\ (CY) \leftarrow (\overline{CY}) \end{array}$	са Дополнение со- держимого приз-	Флаг переноса СҮ дополняется	00111111														CY	
DAA	нака переноса Коррекция десятичная содержимого аккумулятора	В-разрядное содержимое аккуму- лятора используется для созда- ния двух 4-разрядных чисел в двоично-десятичном коде следующим образом :	00100111														Z, S, P, CY, AC, V,	
		а) если величина младшего полуб лен, то двоичное число 6 прибавл б) если величина старшего полуба число 6 прибавляется к содержим	яется к соде айта аккумул ному старшег	ятор о по	мому ра бол лубай	млад тьше йта а	дшег 9 ил ккум	о полуб пи если	айта а флаг	аккумуля	тора;				•		AŚ	
EI	Разрешение	Разрешается работа системы	Кома	нды	T			1/0-		.,	.,	.,		.,			.,	, , , , , , , , , , , , , , , , , , ,
DI	Запрещение	прерываний. Устанавливается флаг разрешения прерываний IE Запрещается работа системы прерываний. Сбрасывается флаг	11111011	1	4	1	PC	коп	Х	X	Х	X	Х	X	Х	Х	X	Х
NOP	прерывания Нет операции	прерывании. Сорасывается флаг разрешения прерываний IE Никаких операций не выполняет- ся. Регистры и флаги не изменя-																
		ются.	00000000															

Условное обозначение команды Наименование команды Содержание команды ### Вид адресации 30 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0									Код	0	õ	O _M			Состояние выводов AD0AD7								Изме-	Примечания	
Процессор останавливается. Регистры и флаги не изменяются. Последующий запуск процессора возможен только через прерывания или начальную установку установку установку прерывания или начальную установку прерываний или после довтолнения команды загружается в аккумулятор. Содержимое аккумулятор. Содержимое аккумулятор. Содержимое аккумулятор. Содержимое разряда 3 равно «1», то система прерываний включена, т. е. прерывания INR1, INR2, INR3, INR4 действуют (есл соответствующие маски сброшены). Если содержимое разряда 3 равно «0», то система прерываний включена, т. е. прерывания (кроме INR5) не действуют. Состояние входов прерываний или INR4, INR3, INR2. Состояние входов прерываний или INR4, INR3, INR2. Состояние входов прерываний или INR4, INR3, INR2. Состояние входов INR4, INR3, INR2.							!			OB E	8 G	D BO		M1		M2		M3		4		_			
Регистры и флаги не изменяются. Последующий запуск процессора возможен только через прерывания или начальную установку установку установку установку прерывания или начальную установку у		обозначени	е				Содержание к	манды	Вид	Количе	Количе	Количе	Адрес	Данные	Адрес	- -	Адрес	Данные	Адрес	Данные	Адрес	Данны	флаги усло-		
прерывания масок прерывания и линии входов прерывания и линии последовательных данных дагружается в аккумулятор. Тодержимое аккумулятора дагружается в аккумулятор. Тодержимое разряда 3 равно «1», то система прерываний в аккумулятора дагружается в аккумулятора дагружается в аккумулятор. Тодержимое разряда 3 равно «1», то система прерываний в аккумулятор. Тодержимое разряда 3 равно «1», то система прерываний в аккумулятор. Тодержимое разряда 3 равно «1», то система прерываний в аккумультор. Тодержимое разряда 3 равно «1», то система прерываний в аккумультор. Тодержимое разряда 3 равно «1», то система прерываний в аккумультор. Тодержимое разряда 3 равно «1», то система прерываний в аккумультор. Тодержимое разряда 3 равно «1», то система прерываний в аккумультор. Тодержимое разряда 3 равно «1», то система прерываний в аккумультор. Тодержимое разряда 3 равно «1», то система прерываний в аккумультор. Тодержимое разряда 3	HLT			Останов	3	Регистр ся. Пос сора во прерыв	ры и флаги н следующий за озможен толь зания или нач	е изменяют- пуск процес- ко через	01110110	1	5	1	PC	коп	PC+1	х	х	x	х	x	X	х	х	x	
7 6 5 4 3 2 1 0 ВКПОЧЕНИЯ КОМАНДЫ ВКЛЮЧЕНА, Т. Е. ПРЕРЫВАНИЙ ВКЛЮЧЕНА, Т. Е. ПРЕРЫВАНИЙ ВКЛЮЧЕНА, Т. Е. ПРЕРЫВАНИЙ ПОТОТЬНИЕ ВКЛЮЧЕНА, Т. Е. ПРЕРЫВАНИЯ INR3 INR2 IE МІПКА МІТА МІТА МІТА МІТА МІТА МІТА МІТА МІТ	RIM			-		масок г входов послед загружа	прерывания, прерывания овательных д ается в аккум	состояние и линии цанных улятор.	00100000	1	4	1	РС	коп	х	х	х	х	х	x	х	х	х	1. Разряды 02 отражают содержимое регистра масок прерываний INR2, INR3, INR4.	
		7 6 5 4 3 2 1 0 ВКЛЮЧЕНА, Т. Е. ПРЕРЫВАНИЙ ОФЛАГ РАЗРЕШЕНИЯ В ВОДОВ ПРЕРЫВАНИЙ ОСОСТОЯНИЕ ВХОДОВ ПРЕРЫВАНИЙ INR4, INR3, INR2 Маски прерываний ОФЛАГ РАЗРЕШЕНИЯ ПРЕРЫВАНИЙ ОСОСТОЯНИЕ ВХОДОВ ПРЕРЫВАНИЙ INR4, INR3, INR2 Маски прерываний ОФЛАГ РАЗРЕШЕНИЯ ПРЕРЫВАНИЙ ОБЛАГ РАЗРЯДЫ 46 ОТРАЖАЮТ												ия INF сброш (а 3 ра я (кро от сост	Ř1, Iľ іены) івно ме IN гояні	NR2, i. «0», IR5) i ie bx	1 », то система прерываний INR3, INR4 действуют(если то система прерываний выне действуют.								