




Half Adder

کامپوننت Half Adder دو ورودی in1 و in2 را گرفته و خروجیهای sum و sum را تولید میکند که cout نتیجـه عمـل and روی ورودیهای in1 و in2 بوده و sum نیز نتیجه عمل xor روی ورودیهای in1 و in2 میباشد.




```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Half_Adder is
    Port(
         in1, in2: in STD_LOGIC;
         sum, c: out STD_LOGIC
end Half_Adder;
architecture Behavioral of Half_Adder is
begin
    sum <= in1 xor in2;</pre>
    c \le in1 and in2;
end Behavioral;
```

Full Adder

کامپوننت Full Adder سه ورودی با نامهای input2 ،input1 و cout و همچنین دو خروجی با نامهای sum و sum دارد. در ایس Full Adder ستفاده شده است که ورودی های HA1 همان input2 و input1 متعلق به Full Adder می باشند و ورودی های HA2 پورت cin متعلق به Full Adder و sum خروجی HA1 می باشند.

خروجی sum متعلق به Full Adder برابر با حاصل عمل or روی or متعلق بــه HA1 و sout متعلق بــه Full Adder بــوده و خروجــی cout متعلق به Full Adder برابر با مقدار cout متعلق به HA2 می باشد.




```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Full_Adder is
    Port(
        input1, input2, cin: in STD_LOGIC;
        sum, cout: out STD LOGIC
    );
end Full_Adder;
architecture Behavioral of Full_Adder is
    Component Half_Adder is
        Port(
             in1, in2: in STD_LOGIC;
             sum, c: out STD_LOGIC
    end Component;
    signal s1, s2, s3: STD_LOGIC;
begin
    HA1: Half_Adder
```

```
port map(
                in1 => input1,
                in2 => input2,
                sum => s1,
                c \Rightarrow s2
     HA2: Half_Adder
           port map(
                in1 => s1,
                in2 => cin,
                sum => sum,
                c \Rightarrow s3
     cout \le s2 \text{ or } s3;
end Behavioral;
```

N Bit Full Adder

کامپوننت N Bit Full Adder دارای تعداد 2N بیت ورودی برای اعداد Nبیتی input1 و همچنین یک ورودی بـرای میباشد.

هر بیت از خروجی N بیتی N Bit Full Adder به ترتیب به خروجی sum یکی از Full Adderهـا متصل است و خروجی متعلق به متعلق به آخرین Full Adder متعلق به آخرین N Bit Full Adder نیز به خروجی cout متعلق به آخرین V Bit Full Adder متعلق به تعلق به آخرین از به خروجی تعلق به آخرین به خروجی متعلق به آخرین به خروجی به خروجی متعلق به آخرین به خروجی به خروجی به خروجی متعلق به آخرین به خروجی به خروجی




VHDL Code

```
library IEEE;
                                                                            input1, input2, cin: in STD LOGIC;
use IEEE.STD LOGIC 1164.ALL;
                                                                            sum, cout: out STD LOGIC
entity FullAdder_Nbit is
                                                                   end Component;
    Generic(
                                                                   signal s: STD_LOGIC_VECTOR(0 to N);
         N: integer := 8
                                                              begin
    );
                                                                   FA gen: for i in 0 to N - 1 Generate
    Port(
                                                                        FA: Full Adder
                                                                             PORT MAP(
         input1, input2: in STD LOGIC VECTOR(N - 1 downto
                                                                                 input1 => input1(i),
0);
                                                                                 input2 => input2(i),
         cin: in STD LOGIC;
         output: out STD LOGIC VECTOR(N - 1 downto 0);
                                                                                 cin => s(i),
         cout: out STD LOGIC
                                                                                 sum => output(i),
                                                                                 cout => s(i + 1)
    );
end FullAdder_Nbit;
                                                                   end Generate;
architecture Behavioral of FullAdder_Nbit is
                                                                   s(0) \leq cin;
    Component Full Adder is
                                                                   cout \leq S(N);
         Port(
                                                              end Behavioral;
```

C Module

کامپوننت C Module دارای ورودی های Full Adder استفاده شده است که ورودی input1 آن حاصل عمل and روی moduleIn1 و استفاده شده است که ورودی input1 آن حاصل عمل and روی sin و استفاده شده است که ورودی cin آن جاصل عمل میباشد. میباشد. sin ورودی sin آن به ورودی cin متعلق به evaluableIn2 متعلق به sout کامپوننت cout کامپوننت cout خروجی sum متعلق به Full Adder و خروجی cout آن همان خروجی Full Adder می باشد.



C Module

VHDL Code


```
library IEEE;
                                                                s1 <= ModuleIn1 and ModuleIn2;
use IEEE.STD_LOGIC_1164.ALL;
                                                                FA: Full_Adder
                                                                    port map(
entity C_Module is
                                                                         input 1 \Rightarrow s1,
                                                                         input2 => Sin,
    port(
         ModuleIn1, ModuleIn2, Sin, Cin: in STD_LOGIC;
                                                                         cin => Cin,
         Sout, Cout: out STD_LOGIC
                                                                         sum => Sout,
    );
                                                                         cout => Cout
end C_Module;
                                                           end Behavioral;
architecture Behavioral of C_Module is
    Component Full_Adder is
         Port(
             input1, input2, cin: in STD_LOGIC;
             sum, cout: out STD_LOGIC
         );
    end Component;
    signal s1: STD_LOGIC := '0';
begin
```

N Bit Multiplier Row

کامپوننت N یایه ورودی N یایه ورودی یایه ورودی N پایه ورودی N پایه ورودی N یایه و N یایه

این کامپوننت از N عدد کامپوننت C Module تشکیل شده است که ورودی input1 همه آنها به ورودی A، ورودی cin آنها به یکی از بیتهای ورودی sin و درودی cin آنها به یکی از بیتهای ورودی کامپوننت N Bit Multiplier Row متصل است.

بیتهای صفر تا N-1 خروجی sout متعلق به N Bit Multiplier Row به ترتیب به خروجیهای sout کامپوننتهای cout متعلق به ecout حروجیهای N Bit Multiplier Row به طور مشابه بیتهای صفر تا N-1 خروجیهای متعلق به کامپوننتهای C Module و صل شده است.




```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Multiplier_Row is
    Generic(
        N: integer := 8
    );
    Port(
         A: in STD_LOGIC;
        input, Cin, Sin: in STD_LOGIC_VECTOR(N - 1
downto 0);
         Cout, Sout: out STD_LOGIC_VECTOR(N - 1
downto 0)
end Multiplier_Row;
architecture Behavioral of Multiplier_Row is
    Component C_Module is
        port(
             ModuleIn1, ModuleIn2, Sin, Cin: in
```

```
STD_LOGIC;
              Sout, Cout: out STD_LOGIC
    end Component;
begin
    CM_gen: for i in 0 to N - 1 Generate
         CM: C Module
              port map(
                   ModuleIn1 \Rightarrow A,
                   ModuleIn2 => input(i),
                   Cin => Cin(i),
                   Sin => sin(i),
                   Cout => Cout(i),
                   Sout => Sout(i)
    end Generate;
end Behavioral;
```

N Bit Rigester

کامپوننت N Bit Rigester دارای N بیت ورودی input برای ورود داده و پایههای clk برای دریافت کـلاک ورودی، rst بـرای پـاک کردن خروجی و Lod برای ارسال داده ورودی به خروجی میباشد.

در این کامپوننت در صورتی که در لبه ی بالا رونده ی کلاک پایه ی rst برابر با '1' باشد در خروجی output مقدار تمام صفر مشاهده input می شود؛ در صورتی که در لبه ی بالا رونده ی کلاک پایه ی Lod برابر با '1' باشد مقدار خروجی toutput برابر با '0' باشد مقدار خروجی output بدون تغییر می ماند تا وقتی که در لبه ی بالارونده ی کلاک مقدار یکی از پایه های rst یا Lod برابر با '1' شود.



```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Rigester is
    Generic(
         N: integer := 16
    );
    port(
         input: in std_logic_vector(N - 1 downto 0);
         rst, Lod: in std_logic;
         clk: in std_logic;
         output: out std_logic_vector(N - 1 downto 0)
    );
end entity;
architecture Behavioral of Rigester is
begin
    process(clk)
    begin
```

```
if (rst = '1') then
    output <= (others => '0');
elsif Rising_edge(clk) then
    if (Lod = '1') then
        output <= input;
    end if;
end if;
end process;
end architecture;</pre>
```

Multiplier

مدار ضرب کننده دارای دو ورودی N بیتی input1 و input2 و یک پایهی clk برای کلاک ورودی می باشد.

N Bit کامپوننت N کامپوننت N که مقدار N آنها با مقدار N مدار برابر است به همراه N کامپوننت N آن دو برابر مقدار N مدار می باشد است، به هر زوج از این دو کامپوننت یک سطح (level) می گوییم.

در هر سطح برای اتصال خروجی های sout و sout متعلق به Multiplier Row به ورودی های Rigester از سیگنال های sout برای اتصال بیت های N-1 از Nigester متعلق به Multiplier Row به بیت های N-1 تا N-1 پورت sout پورت sout متعلق به Multiplier Row به بیت های N-1 تا N-1 پورت input مربوط به آن اتصال بیت های N-1 تا N-1 پورت Rigester مربوط به آن سطح استفاده می کنیم.

همچنین بین دو سطح متوالی برای اتصال خروجی Rigester سطح بالاتر به ورودی های sin و sin متعلق به Multiplier Row سطح پایین تر از سیگنال های sin (برای اتصال بیت های 1 تا 1-N از خروجی output متعلق به Rigester در کنار یک بیت '0' (به عنوان پر ارزش ترین بیت) به ورودی sin متعلق به Multiplier Row و output) و cin (برای اتصال بیت های N تا 1-12 از خروجی tin متعلق به Rigester به ورودی sin متعلق به Multiplier Row) سطح پایین تر استفاده می کنیم.


ها و \sin های سطح 0 همگی مقداری برابر با 0 دارند. \sin


در هر سطح ورودیهای input متعلق به Multiplier Row به input2 از مدار ضرب کننده متصل میباشند و ورودی A هر سطح نیـز به بیت همشماره با آن سطح از input1 وصل شده است. در سطح N-1ام سیگنالهای N-1 و N-1 خروجی از Rigester سیگنالهای سطح N-1ام سیگنالهای N-1 از بیتهای N-1 تا N-1از بیتهای N-1 از بیک کامپوننت کامپوننت N-1 از بیک کامپون

* ورودى cin از N Bit Full Adder برابر با '0' مى باشد.

N Bit Full Adder از N Bit Full Adder سطح N سطح N سطح N ام به پایههای N تا N و خروجی N از N از ورودی و از ورودی N از ورودی N از ورودی و از ورودی و

در نهایت در بخش process که با هر کلاک ورودی فراخوانی می شود اگر clkCounter برابر با صفر بود پایه rst همه rigLD از rigRST برابر با $^{\circ}$ می مصل از rigRST متصل هستند را برابر با $^{\circ}$ کرده و پایه Lod از Rigester سطح صفر که به بیت صفر از سیگنال rigLD متصل است را برابر با $^{\circ}$ می کنیم. اگر مقدار clkCounter بین $^{\circ}$ تا $^{\circ}$ ابود پایه بیت شماره rigLD از سیگنال را $^{\circ}$ می کنیم. در قبلی از این سیگنال را $^{\circ}$ می کنیم. اگر مقدار clkCounter برابر با $^{\circ}$ بود مقادیر بیت صفر از سیگنالهای $^{\circ}$ سطوح $^{\circ}$ تا $^{\circ}$ را به بیتهای $^{\circ}$ تا $^{\circ}$ را برابر با صفر قرار می دهیم.





```
VHDL Code
library IEEE;
                                                                  Port(
                                                                       A: in STD_LOGIC;
use IEEE.STD_LOGIC_1164.ALL;
entity Multiplier is
                                                                       input, Cin, Sin: in STD_LOGIC_VECTOR(N -
    Generic(
                                                         1 downto 0);
        N: integer := 8
                                                                       Cout, Sout: out STD LOGIC VECTOR(N - 1
    );
                                                         downto 0)
    Port(
        clk: in STD_LOGIC;
                                                              end Component;
        input1, input2: in STD_LOGIC_VECTOR(N - 1
                                                              Component FullAdder_Nbit is
downto 0);
                                                                  Generic(
        output: out STD LOGIC VECTOR(N * 2 downto 0)
                                                                       N: integer := 8
:= (others => '0')
                                                                  );
                                                                  Port(
end Multiplier;
                                                                       input1, input2: in STD_LOGIC_VECTOR(N - 1
                                                         downto 0);
                                                                       cin: in STD LOGIC;
architecture Behavioral of Multiplier is
    Type Row is Array (Integer range<>) of
                                                                       output: out STD_LOGIC_VECTOR(N - 1
STD_LOGIC_VECTOR(N - 1 downto 0);
                                                         downto 0);
    Component Multiplier_Row is
                                                                       cout: out STD_LOGIC
         Generic(
             N: integer := 8
                                                              end Component;
```

```
Component Rigester is
                                                                          MR: Multiplier_Row
          Generic(
                                                                               generic map(
               N: integer := 16
                                                                                    N \Rightarrow N
          );
          port(
                                                                               port map(
               input: in std_logic_vector(N - 1 downto 0);
                                                                                    A => input1(i),
                                                                                    input => input2,
               rst, Lod: in std_logic;
               clk: in std_logic;
                                                                                    Cin \Rightarrow Cin(i),
               output: out std_logic_vector(N - 1 downto 0)
                                                                                    Sin(N - 1 downto 0) = > '0' & Sin(i)(N - 1)
          );
                                                                downto 1),
     end Component;
                                                                                    Cout => Cout(i),
                                                                                    Sout => Sout(i)
     signal Cout, Sout: Row(0 to N);
     signal Cin, Sin: Row(0 \text{ to } N + 1);
     signal rigLD: STD_LOGIC_VECTOR(0 to N) := (others
                                                                     end Generate;
=> '0');
     signal rigRST: STD_LOGIC := '1';
     signal clkCounter: INTEGER RANGE 0 to N + 2 := 0;
begin
     MR_gen: for i in 0 to N - 1 Generate
```

```
Rig_gen: for i in 0 to N Generate
                                                                      generic map(
     Rig: Rigester
                                                                           N \Rightarrow N
          generic map(
               N => N * 2
                                                                      port map(
                                                                           input1(N - 1 downto 0) = > '0' & Sin(N)(N - 1)
                                                            downto 1),
          port map(
               input(N - 1 downto 0) => Sout(i),
                                                                           input2 \Rightarrow Cin(N),
               input(N * 2 - 1 downto N) => Cout(i),
                                                                           cin = > '0',
               rst => rigRST,
                                                                           cout => Cout(N)(0),
               Lod => rigLD(i),
                                                                           output => Sout(N)
               clk => clk,
                                                                      );
               output(N - 1 downto 0) => Sin(i + 1),
               output(N * 2 - 1 downto N) => Cin(i + 1)
end Generate;
Cin(0) \le (others => '0');
Sin(0) \le (others = > '0');
FA: FullAdder_Nbit
```

Multiplier

VHDL Code

```
process(clk)
    begin
                                                                               end if;
         if rising_edge(clk)then
                                                                          end if:
              if (clkCounter = 0) then
                                                                     end process;
                   rigRST <= '0';
                                                                end Behavioral;
                   rigLD(0) <= '1';
                    clkCounter <= clkCounter + 1;</pre>
               elsif (clkCounter = N + 1) then
                   rigLD(N) <= '0';
                    clkCounter <= clkCounter + 1;</pre>
               elsif (clkCounter = N + 2) then
                    output(0 to N - 1) \leq Sin(1 to N)(0);
                    output((N * 2) - 1 downto N) \le Sin(N +
1);
                    clkCounter <= 0;
               else
                    rigLD(clkCounter - 1) <= '0';
                    rigLD(clkCounter) <= '1';
                    clkCounter <= clkCounter + 1;
```

