Лабораторная работа №2	M3138	2022
Моделирование схем в Verilog	Селезнев Дмитрий Алек	сандрович

Цель работы: построение кэша и моделирование системы "процессоркэш-память" на языке описания Verilog.

Инструментарий и требования к работе: весь код пишется на языке Verilog, компиляция и симуляция – Icarus Verilog 12.

Задача

Имеется следующее определение глобальных переменных и функций:

```
#define M 64
#define N 60
#define K 32
int8 a[M][K];
int16 b[K][N];
int32 c[M][N];
void mmul()
  int8 *pa = a;
  int32 *pc = c;
  for (int y = 0; y < M; y++)
   for (int x = 0; x < N; x++)
      int16 *pb = b;
      int32 s = 0;
      for (int k = 0; k < K; k++)
        s += pa[k] * pb[x];
        pb += N;
      pc[x] = s;
   pa += K;
   pc += N;
}
```

Необходимо определить процент попаданий для кэша и общее время (в тактах), затраченное на выполнение этой функции.

Вычисление недостающих параметров кэша CACHE_SIZE = CACHE_LINE_COUNT * CACHE_LINE_SIZE

CACHE_SETS_COUNT = CACHE_LINE_COUNT / CACHE_WAY CACHE_SET_SIZE = log2(CACHE_SETS_COUNT) CACHE_OFFSET_SIZE = log2(CACHE_LINE_SIZE) CACHE_ADDR_SIZE = log2(MEM_SIZE)

Параметры	Значение
CACHE_WAY – ассоциативность	2
CACHE_TAG_SIZE – размер тэга адреса	10 бит
CACHE_LINE_SIZE – размер кэш- линии	16 байт
CACHE_LINE_COUNT – кол-во кэш- линий	64
MEM_SIZE – размер памяти	512 Кбайт
CACHE_SIZE – размер кэша	1024 байт
CACHE_SETS_COUNT – кол-во наборов кэш-линий	32
CACHE_SET_SIZE – размер индекса в наборе кэш-линий	5 бит
CACHE_OFFSET_SIZE – размер смещения	4 бит
CACHE_ADDR_SIZE – размер адреса	19 бит

Таблица 1 – параметры (вариант 1)

Шина	Обозначение	Размерность
A1, A2	ADDR1_BUS_SIZE, ADDR2_BUS_SIZE	15 бит
D1, D2	DATA1_BUS_SIZE, DATA2_BUS_SIZE	16 бит
C1, C2	CTR1_BUS_SIZE, CTR2_BUS_SIZE	3 бита 2 бита

Таблица 2 – размерность шин

Аналитическое решение задачи

Для того чтобы я решить задачу аналитически я решил написать эмуляцию работы системы на языке программирования C++.

```
void mmul()
   time ++; // int8 *pa = a;
    time ++; // int32 *pc = c;
    time ++; // int y = 0
    for (int y = 0; y < M; y++) {</pre>
        time ++; // int x = 0
        for (int x = 0; x < N; x++) {
            time ++; // int16 *pb = b;
            time_++; // int32 s = 0;
            time ++; // int k = 0
            for (int k = 0; k < K; k++) {</pre>
                int addr a = get addr(0, y, k);
                int addr b = get addr(1, k, x);
                get from cache (addr a);
                get from cache (addr b);
                time_ += 9; // s += pa[k] * pb[x]; pb += N;
                time ++; // new iteration
            int addr c = get addr(2, y, x);
            write to cache(addr c);
            time ++; // pc[x] = s;
            time ++; // new iteration
        time ++; // pa += K;
        time ++; // pc += N;
       time ++; // new iteration
```

Листинг 1 – Функция mmul

По сути это функция из задания, только адаптированная под решение задачи. time_ – это общее время в тактах, в принципе напротив каждого увеличения time_ написано, почему оно происходит (ровно по тем правилам, что даны в задании).

Далее будут приведены куски кода, показывающие реализацию тех, или иных функции, с минимальными пояснениями, так как основные пояснения будут даны в листинге кода на verilog, а здесь лишь эмуляция поведения системы. Все константы соответствуют данным в задании. Также все названия переменных соответствуют переменным из verilog.

Функция get_addr возвращает адрес первого байта ячейки массива в памяти. Вот ее реализация:

```
int get_addr(int m, int k, int n) {
   if (m == 0) return k * K + n;
   if (m == 1) return M * K + 2 * (k * N + n);
   return M * K + K * N * 2 + 4 * (k * N + n);
}
```

Листинг 2 – Функция get_addr

m=0 означает, что это массив а, тогда адрес байта в памяти считается, как (количество строк)*(размер строки) + позиция в строке. Аналогично m=0 означает массив b, m=2 массив c, и считаются по той же формуле, учитывая, что массивы лежат последовательно, поэтому нужно прибавлять размер предыдущих массивов.

Функция get_from_cache эмулирует поведения системы при чтении.

```
void get from cache(int n) {
    int set = (n >> CACHE OFFSET SIZE) % (1 << CACHE SET SIZE);</pre>
    int tag = n >> (CACHE SET SIZE + CACHE OFFSET SIZE);
    auto block = cache sets[set];
    for (int i = 0; i < CACHE WAY; i++) {</pre>
        if (tag == block[i] && valid[set * CACHE WAY + i] == 1) {
            cache hit++;
           time += 6; // wait
            if (i == 1) swap_(set);
            return;
   cache miss++;
   if (dirty[set * CACHE_WAY + 1] == 1) time_ += 101;
   valid[set * CACHE_WAY + 1] = 1;
   dirty[set * CACHE WAY + 1] = 0;
   cache sets[set][1] = tag;
    time += 104 + CACHE LINE SIZE / DATA1 BUS SIZE;
    swap (set);
```

Листинг 3 – Функция get_from_cache

В начале из адреса выделяются сет и тэг. Затем идет проверка на кэш попадание и соответствующие действия, если оно произошло, иначе считаем кэш промах и выполняем соответствующие действия.

Функция write_to_cache эмулирует поведение системы при чтении.

```
void write to cache(int n) {
    int set = (n >> CACHE OFFSET SIZE) % (1 << CACHE SET SIZE);</pre>
    int tag = n >> (CACHE SET SIZE + CACHE OFFSET SIZE);
   auto block = cache sets[set];
    for (int i = 0; i < CACHE_WAY; i++) {</pre>
        if (tag == block[i] && valid[set * CACHE WAY + i] == 1) {
            dirty[set * CACHE WAY + i] = 1;
            cache hit++;
            time += 6; // wait
           if (i == 1) swap (set);
            return;
        }
   cache miss++;
   if (dirty[set * CACHE WAY + 1] == 1) time += 101;
   valid[set * CACHE WAY + 1] = 1;
   dirty[set * CACHE WAY + 1] = 1;
```

```
cache_sets[set][1] = tag;
time_ += 96 + CACHE_LINE_SIZE / DATA2_BUS_SIZE + CACHE_LINE_SIZE /
DATA1_BUS_SIZE;
swap_(set);
}
```

Листинг $4 - \Phi$ ункция write_to_cache

Функция практически идентична предыдущей, за исключением того, что иногда нужно пометить кэш-линию, что в ней есть данные, которых нет в памяти.

```
void swap_(int idx) {
    swap(cache_sets[idx][0], cache_sets[idx][1]);
    swap(dirty[idx * CACHE_WAY], dirty[idx * CACHE_WAY + 1]);
    swap(valid[idx * CACHE_WAY], valid[idx * CACHE_WAY + 1]);
}
```

Листинг 5 – Функция swap_

Меняет местами линии внутри одного блока.

В итоге программа вывела:

time: 5202517

Cache_hit: 228080 cache_miss: 21520

Percent: 0.913782

Моделирование заданной системы на Verilog

Я использовал system verilog, так как некоторые конструкции отсутствовали в стандартной версии (например, отсутствие int).

В моей модели три основных блока: CPU, cache, MemCTR, также есть testbench, в котором блоки соединяются проводами в соответствии с данной нам схемой, за исключением того что есть еще один провод STATS, который проведен из CPU в cache, и нужен затем, чтобы сасhе вывел в консоль статистику попаданий, после завершения работы функции из задачи. Также по шинам D1 и D2 все данные посылаются в little endian, то есть начиная со старших битов.

Для начала рассмотрим функцию, которая есть в каждом блоке: wait_(n), она задерживает выполнение программы на n тактов.

```
task automatic wait_(int time_);
  for (int i = 0; i < time_; i++) begin
    @(posedge CLK);
  end
endtask</pre>
```

Листинг 6 – Функция wait_

Теперь подробнее о каждом из блоков. Начнем с MemCTR.

Для начала, рассмотрим, как подключаются шины.

```
input wire[`ADDR2_BUS_SIZE-1:0] A2,
inout wire[`DATA2_BUS_SIZE-1:0] D2,
inout wire[`CTR2_BUS_SIZE-1:0] C2,
input wire CLK,
input wire M_DUMP,
input wire RESET
/* some code */
reg[`DATA2_BUS_SIZE-1:0] D2_ = 'bz;
reg[`CTR2_BUS_SIZE-1:0] C2_ = 'bz;
assign D2 = D2_;
assign C2 = C2_;
```

Листинг 7 – Подключение проводов

Как видно переменные, названные как шины, но с нижним подчеркиванием это регистры, к которым подключены шины. По умолчанию, на регистрах высокоимпедансное состояние

Память умеет лишь записывать кэш-линию из кэша по заданному адресу, возвращать кэш-линию кэшу, а также сбрасывать данные в память(DUMP) и заполнять ячейки значениями по умолчанию(RESET).

```
always @ (posedge CLK && C2 === 2) begin
    a2 = A2;
    C2_ = 0;
    wait_(100);
    C2_ = 1;
    for (int i = 7; i >= 0; i--) begin
        D2_ = mem[a2 * `CACHE_LINE_SIZE + i * 2] + (mem[a2 * `CACHE_LINE_SIZE +
i * 2 + 1] << 8);
        wait_(1);
    end
    D2_ = 'bz;
    C2_ = 'bz;
    end</pre>
```

Листинг 8 – Чтение из памяти

Строка wait_(100) имитирует задержку в 100 тактов, которая требуется памяти на поиск нужных байтов. После этого память должна начать отвечать, и раз в такт, отдавать по 2 байта данных по нужному адресу, записывая данные на регистр, подключенный к шине данных (для того чтобы это работало, нужно быть уверенным, что со стороны кэша на регистре высокоимпедансное состояние, иначе на проводе будет х). То есть в сумме данная функция работает 108 тактов.

```
always @ (posedge CLK && C2 === 3) begin
    a2 = A2;
    for (int i = 7; i >= 0; i--) begin
        mem[a2 * `CACHE_LINE_SIZE + i * 2] = D2 % (1 << 8);
        mem[a2 * `CACHE_LINE_SIZE + i * 2 + 1] = D2 >> 8;
```

```
wait_(1);
end

C2_ = 0;
wait_(92);
C2_ = 1;
wait_(1);
C2_ = 'bz;
end
```

Листинг 9 – Запись в память

Сразу, как только пришел запрос на запись, начинаем записывать, по указанному на шине А адресу, затем имитируем задержку так, чтобы в сумме память начала отвечать через 100 тактов. Также в обеих приведенных выше функциях в конце нужно поставить на регистры высокоимпедансное состояние, чтобы кэш мог послать следующий запрос.

Далее рассмотрим работу кэша(module cache).

В задании дан look-through write-back кэш с политикой вытеснения LRU.

Look-through — это значит, что у нас CPU не общается напрямую с памятью, только с кэшем. Write-back — это значит, что при получении команды на запись, данные для начала записываются в кэш и данная кэшлиния помечается dirty, и если нам поступила команда инвалидации или по какой либо другой причине нам нужно убрать кэш-линию из кэша, то нужно для начала выписать данную кэш-линию в память. При политике вытеснения LRU при кэш промахе вытесняется та линия, к которой не обращались дольше.

Для начала рассмотрим инициализации переменных и подключение шин к регистрам.

```
reg[`ADDR2 BUS SIZE-1:0] A2 out = 'bz;
reg[`DATA1 BUS SIZE-1:0] D1 = 'bz;
reg[`CTR1_BUS_SIZE-1:0] C1_ = 'bz;
reg[`DATA2_BUS_SIZE-1:0] D2_ = 'bz;
reg[`CTR2_BUS_SIZE-1:0] C2_ = 0;
assign A2 = A2 out;
assign D1 = D1;
assign D2 = D2;
assign C1 = C1;
assign C2 = C2;
reg[`DATA1_BUS_SIZE-1:0] save data1;
reg[`DATA1 BUS SIZE-1:0] save data2;
reg[`CTR1 BUS SIZE-1:0] save c1;
reg[`CACHE_TAG_SIZE*2-1:0] Cache Set[0:`CACHE SETS COUNT-1];
reg[7:0] Cache[0:`CACHE SIZE-1];
reg valid[0:`CACHE LINE COUNT-1];
reg dirty[0: `CACHE LINE COUNT-1];
int cache miss = 0;
```

```
int cache_hit = 0;
integer SEED = 225526;
integer fd;
int h;
int al;
int offset = 0;
int set = 0;
int tag = 0;
int tags_line[0:`CACHE_WAY - 1];
int idx = 0;
int pos;
int flag;
```

Листинг 10 – Инициализация

Так как данные из CPU отсылаются в два такта, то нужно где-то их сохранять, для этого созданы save_data и save_c1, а также a1, set, tag, offset — для хранения адреса. В Cache_set лежат тэги из одного сета, причем с 0 по 9 биты всегда лежит тэг, по которому обращались позднее. Cache — хранит кэш-линии в байтах по порядку. valid и dirty хранят соответственно биты валидности и изменяемости. cahce_miss и cache_hit — счетчики числа промахов и попаданий. В tags_line в некоторые моменты времени записываются тэги из Cache_set (для этого реализована функция get_tags_from_set). Остальные переменные вспомогательные и о них будет чуть позже.

Теперь рассмотрим функции, которые взаимодействуют с MemCTR.

```
task automatic read mem(int A);
 A2 out = \mathbf{A};
 C2 = `CTR2 BUS SIZE'b10;
 wait (1);
 A2_out = 'bz;
  C2 = 'bz;
endtask
task automatic write mem(int A, int tag in set);
  get set(A);
 A2 out = A;
 C2_ = `CTR2_BUS_SIZE'b11;
 pos = (set * `CACHE WAY + tag in set) * `CACHE LINE SIZE;
  for (int i = 7; i \ge 0; i--) begin
      D2 = (Cache[pos + i * 2 + 1] << 8) + Cache[pos + i * 2];</pre>
      wait (1);
      A2 out = 'bz;
  end
 D2_ = 'bz;
  C2 = 'bz;
endtask
```

Листинг 11 – Функции read_mem и write_mem

Как видно read_mem, посылает запрос на чтение данных по адресу, который ей передали, причем адрес сразу без offset, так как при взаимодействии с памятью он не нужен. Что происходит со стороны памяти,

я уже писал выше. Функция write_mem посылает команду на запись, и за 8 тактов отсылает кэш-линию, которую надо записать в память.

Функции get_set, get_tag, get_offset достают из переданного им адреса set, tag, offset соответственно (причем get_set, get_tag работают с учетом того, что им дали адрес с обрезанным offset, a get_offset так, что нет тэга и сета).

```
task automatic swap(int idx);
    reg[`CACHE_TAG_SIZE-1:0] first_tag = Cache_Set[idx] % (1 <<</pre>
`CACHE TAG SIZE);
   Cache Set[idx] >>= `CACHE TAG SIZE;
   Cache Set[idx] = Cache Set[idx] + (first tag << `CACHE TAG SIZE);</pre>
   h = valid[idx * `CACHE WAY];
   valid[idx * `CACHE WAY] = valid[idx * `CACHE WAY + 1];
   valid[idx * `CACHE WAY + 1] = h;
   h = dirty[idx * `CACHE WAY];
   dirty[idx * `CACHE_WAY] = dirty[idx * `CACHE_WAY + 1];
   dirty[idx * `CACHE WAY + 1] = h;
    for (int i = 0; i < `CACHE LINE SIZE; i++) begin</pre>
     reg[7:0] t = Cache[idx * `CACHE WAY * `CACHE LINE SIZE + i];
     Cache[idx * `CACHE WAY * `CACHE LINE SIZE + i] = Cache[idx * `CACHE WAY
 `CACHE_LINE_SIZE + i + `CACHE_LINE_SIZE];
     Cache[idx * `CACHE WAY * `CACHE LINE SIZE + i + `CACHE LINE SIZE] = t;
 endtask
```

Листинг 12 – Функция swap

Так как мне необходимо всегда держать тэги в определенном порядке (чтобы знать какой был раньше), то иногда нужно менять кэш-линии местами, для этого, и предназначена эта функция. Ей на вход передается индекс сета, где нужно поменять линии местами.

Далее рассмотрим функцию, которая после отправки запроса на чтение из памяти, принимает оттуда ответ.

```
task automatic read_from_mem(int A);
    wait(C2 === 1);
    get_set(A);
    get_tag(A);
    swap(set);
    Cache_Set[set] = ((Cache_Set[set] >> 8) << 8) + tag;
    valid[set * `CACHE_WAY] = 1;
    dirty[set * `CACHE_WAY] = 0;
    for (int i = 7; i >= 0; i--) begin
        Cache[set * `CACHE_LINE_SIZE * `CACHE_WAY + i * 2] = D2 % (1 << 8);
        Cache[set * `CACHE_LINE_SIZE * `CACHE_WAY + i * 2 + 1] = (D2 >> 8);
        wait_(1);
    end
endtask
```

Листинг 13 – Функция read_from_mem

Ей на вход передается адрес кэш-линии и в самом начале она ждет ответ из памяти. Затем записывает данные вместо той линии, адрес которой

передали. Попутно нужно еще поменять местами кэш линии, так как нужно поддерживать инвариант того, что сначала идет линия, к которой обращались последней.

Теперь рассмотрим функции взаимодействующие с CPU.

Далее несколько частей кода будут взяты из одного always блока, они разбиты на несколько вставок для лучшей читаемости.

```
if (C1 === 4) begin
    a1 = A1;
    invalid(a1);
    wait_(1);
    C2_ = 0;
    C1_ = 3'b111;
    wait_(1);
    C1_ = 'bz;
end
```

Листинг 14 – Запрос инвалидации

Когда приходит запрос инвалидации вызывается функция, в которой и реализована инвалидация. Здесь же она лишь вызывается, а потом отсылает CPU ответ, что инвалидация успешно завершилась.

Реализация этой функции.

```
task automatic invalid(int A);
   get_set(A);
   get_tag(A);
   get_tags_from_set(set);
   if (tags_line[0] === tag) begin
        if (dirty[set * `CACHE_WAY] == 1 && valid[set * `CACHE_WAY] == 1)

begin write_mem(A, 0); @ (posedge C2); end
        valid[set * `CACHE_WAY] = 0;
        swap(set);
   end else if (tags_line[1] === tag) begin
        if (dirty[set * `CACHE_WAY + 1] == 1 && valid[set * `CACHE_WAY + 1]

== 1) begin write_mem(A, 1); @ (posedge C2); end
        valid[set * `CACHE_WAY + 1] = 0;
   end
   endtask
```

Листинг 15 – Функция invalid

По указанному адресу находит кэш-линию, и если она помечена dirty (то есть ее нет в mem), то она записывается в память. Затем обнуляется валидность и на этом функция заканчивает работу.

Далее рассмотрим часть кода, отвечающую за регистрацию кэшпопадания.

```
save_c1 = C1;
a1 = A1;
save_data1 = D1;
get_set(a1);
```

```
get_tag(a1);
get_tags_from_set(set);
flag = 0;
```

Листинг 16 – Сохранение значений с шин

Для начала сохраним все переданные нам значения с проводов во вспомогательные регистры.

Листинг 17 – Проверка на кэш попадание

Затем идет перебор тэгов из соответствующего сета, если находим совпадения, то считаем кэш-попадание, принимаем вторую половину адреса и данных и выставляем в ответ на шину команд NOP.

```
if (save_c1 > 0 && save_c1 < 4) begin</pre>
 wait (5);
 C1_ = `CTR1_BUS_SIZE'b111;
 if (save c1 === 1) begin
   D1 = Cache[idx];
 end else if (save c1 === 2) begin
   D1_ = (Cache[idx + 1] << 8) + Cache[idx];</pre>
 end else if (save c1 === 3) begin
   D1_ = (Cache[idx + 3] << 8) + Cache[idx + 2];</pre>
   wait (1);
   D1 = (Cache[idx + 1] << 8) + Cache[idx];</pre>
  end
  if (i == 1) swap(set);
 wait_{(1)};
 C1_ = 'bz;
 D1 = 'bz;
end
```

Листинг 18 – Запрос на чтение

Далее, если у нас команда на чтение, то записываем данные с шины данных, имитируем задержку до 6 тактов до ответа и отсылаем запрошенные данные. После меняем местами линии, если мы записывали во вторую, так как нужно сохранить инвариант.

```
if (save_c1 > 4 && save_c1 < 8) begin</pre>
```

```
dirty[set * `CACHE WAY + i] = 1;
 if (save c1 === 5) begin
   Cache[idx] = save data1 % (1 << 8);
 end else if (save c1 === 6) begin
   Cache[idx] = save data1 % (1 << 8);
   Cache[idx + 1] = save data1 >> 8;
 end else if (save c1 === 7) begin
   Cache[idx] = save data2 % (1 << 8);
   Cache[idx + 1] = save data2 >> 8;
   Cache[idx + 2] = save data1 % (1 << 8);
   Cache[idx + 3] = save data1 >> 8;
 if (i == 1) begin swap(set); end
 wait_(5);
 C1 = `CTR1 BUS SIZE'b111;
 wait (1);
 C1_ = 'bz;
end
```

Листинг 19 – Запрос на запись

Если же пришел запрос на запись, то записываем данные и ждем до 6 тактов, чтобы ответить успешным завершением записи.

Если же кэш-попадания не было, то происходит следующее.

Листинг 20 – Кэш-промах

Увеличиваем счетчик, получаем вторую порцию данных с шины. Делаем проверку, что на кэш-линии, которую мы хотим заменить, данные уже есть в памяти, иначе записываем их в память. Далее читаем из памяти нужную нам линию, и отсылаем СРU ответ о завершении работы.

```
task automatic answer_for_CPU(int A);
   get_set(A);
   get_tag(A);
   idx = set * `CACHE_WAY * `CACHE_LINE_SIZE + offset;
   if (save_c1 === 1) begin
        dirty[set * `CACHE_WAY] = 0;
        C1_ = `CTR1_BUS_SIZE'b111;
```

```
D1 = Cache[idx];
  end else if (save c1 === 2) begin
   dirty[set * `CACHE WAY] = 0;
    C1_ = `CTR1_BUS_SIZE'b111;
       = (Cache[idx + 1] << 8) + Cache[idx];
  end else if (save c1 === 3) begin
   dirty[set * `CACHE WAY] = 0;
   C1 = `CTR1 BUS SIZE'b111;
   D1 = (Cache[idx + 3] << 8) + Cache[idx + 2];
   wait (1);
   D1_ = (Cache[idx + 1] << 8) + Cache[idx];</pre>
  end
  if (save c1 === 5) begin
   dirty[set * `CACHE WAY] = 1;
   Cache[idx] = save data1 % (1 << 8);
  end else if (save c1 === 6) begin
   dirty[set * `CACHE_WAY] = 1;
   Cache[idx] = save data1 % (1 << 8);
   Cache[idx + 1] = save data1 >> 8;
  end else if (save c1 === 7) begin
   dirty[set * `CACHE_WAY] = 1;
   Cache[idx] = save data2 % (1 << 8);
   Cache[idx + 1] = save_data2 >> 8;
   Cache[idx + 2] = save data1 % (1 << 8);
   Cache[idx + 3] = save data1 >> 8;
  end
 C1 = `CTR1_BUS_SIZE'b111;
 wait (1);
 D1_ = 'bz;
  C1_ = 'bz;
endtask
```

Листинг 21 – Функция answer_for_CPU

Помимо отправки response, данная функция также обновляет данные в кэше и помечает эту линию, если был запрос на запись, и отсылает данные, если был запрос на чтение.

Теперь рассмотрим модуль СРИ.

```
reg[`ADDR1 BUS SIZE-1:0] A1 out = 'bz;
 reg[`DATA1_BUS_SIZE-1:0] D1_ = 'bz;
 reg[`CTR1_BUS_SIZE-1:0] C1_ = 3'b0;
 reg stats = 0;
 assign STATS = stats;
 assign A1 = A1 out;
 assign D1 = D1;
 assign C1 = C1_;
 reg[`DATA1 BUS SIZE * 2 - 1 : 0] reg a;
 reg[`DATA1 BUS SIZE * 2 - 1 : 0] reg b;
 reg[`DATA1_BUS_SIZE * 2 - 1 : 0] reg c;
 reg[`DATA1 BUS SIZE - 1 : 0] reg d;
 int pa = 0;
 int command = 0;
 int s;
 int pb;
 int pc = `M * `K + `K * `N * 2;
 int addr a;
```

```
int addr_b;
int addr_c;
int a, b, c;
int all_tic = 0;
int tacts = 0;
int fd = $fopen("input.txt", "w");
```

Листинг 22 – Инициализация переменных в СРИ

Здесь подключается провод STATS, по которому CPU отправляет запрос к кэшу на вывод кэш-попаданий и промахов. На регистрах reg_a, reg_b, reg_c, сохраняются данные из запросов на чтение 1, 2, 4, байт соответственно. Смысл остальных станет понятен позже.

```
task automatic inval(int A);
    C1_ = 4;
    A1_out = A >> `CACHE_OFFSET_SIZE;
    wait_(1);
    C1_ = 'bz;
    A1_out = 'bz;
    wait(C1 === 7);
    C1_ = 0;
endtask
```

Листинг 23 – Функция отправки запроса на инвалидацию

Ничего необычного, просто отправка запроса на инвалидацию, с ожиданием ответа от кэша.

```
task write(int A, int cc);
   C1 = cc;
   command = cc;
   A1 out = A >> `CACHE OFFSET SIZE;
   if (cc === 5) begin
     D1_ = reg_a % (1 << 8);</pre>
     wait (1);
     A1 out = A % (1 << `CACHE OFFSET SIZE);
    end else if (cc === 6) begin
     reg d = reg b;
     D1_ = reg b;
     wait_(1);
     A1 out = A % (1 << `CACHE OFFSET SIZE);
    end else if (cc === 7) begin
     reg d = reg c >> `DATA1_BUS_SIZE;
     D1_ = reg_d;
     wait (1);
     A1 out = A % (1 << `CACHE_OFFSET_SIZE);
     reg d = reg c % (1 << `DATA1 BUS SIZE);</pre>
     D1 = reg d;
   end
   wait (1);
   D1_ = 'bz;
   C1_ = 'bz;
    A1 out = 'bz;
  endtask
```

Листинг 24 – Функция write

Функция запоминает, что был отправлен запрос на запись, затем отправляет данные за 1 или 2 такта, в зависимости от команды. Отмечу, что функция не ждет ответа, так как за это отвечает другая.

```
task read(int A, int cc);
    C1_ = cc;
    command = cc;
    A1_out = A >> `CACHE_OFFSET_SIZE;
    wait_(1);
    A1_out = A % (1 << `CACHE_OFFSET_SIZE);
    wait_(1);
    c1_ = 'bz;
    A1_out = 'bz;
endtask</pre>
```

Листинг 25 – Функция read

Функция также запоминает, что был послан запрос на чтение, затем отсылает сам запрос.

Далее будет приведена функция, которая ждет ответ после отправки запросов, и в зависимости от него делает соответствующие действия. При записи просто идет дальше, при чтении записывает данные в регистры за 1 или 2 такта.

```
task automatic answer_from();
    wait(C1 == 7);
    if (command == 1) begin
        reg_a = D1;
    end else if (command == 2) begin
        reg_b = D1;
    end else if (command == 3) begin
        reg_c = D1;
        wait_(1);
        reg_c <<= 16;
        reg_c = D1 + reg_c;
    end
    C1_ = 0;
    command = 0;
endtask</pre>
```

Листинг 26 – Функция answer_from

```
wait_(2);
pa = 0;
pc = `M * `K + `K * `N * 2;
wait_(1); // int y = 0;
for (int y = 0; y < `M; y++) begin
    wait_(1); // int x = 0;
    for (int x = 0; x < `N; x++) begin
    pb = `M * `K;
    s = 0;
    wait_(2);
    wait_(1); // int k = 0;
    for (int k = 0; k < `K; k++) begin
        read(pa + k, 1);
        all_tic++;</pre>
```

```
answer from();
      all tic++;
      wait (1);
      read(pb + x * 2, 2);
      answer from();
      a = reg a;
     b = reg b;
      s += a * b;
     wait (8);
     pb += `N * 2;
     wait (1); // new iteration
    addr c = get addr(2, y, x);
   reg c = s;
    all tic++;
   write(pc + x * 4, 7);
   answer from();
   wait (1);
   wait (1); // new iteration
 end
 pa += `K;
 pc += `N * 4;
 wait_(2);
 if (y % 10 == 0) begin
   $display(y, tacts);
   stats = 1;
 wait (1); // new iteration
 stats = 0;
$display("Time: %0d", tacts);
stats = 1;
```

Листинг 27- Реализация задачи в СРИ

Все wait_ имитируют те или иные задержки согласно условию задачи, подробнее о каждой можно увидеть в аналитическом решении. ра, рb, рс – хранят адрес первого байта текущей ячейки памяти в соответствующем массиве. В переменной all_tic считаются все обращения к кэшу. В самом внутреннем for происходит два чтения из памяти и получения ответа, с помощью функций, которые я описал выше, а также подсчет значения, которое в последствии запишется в с. После этого происходит запись в память значения из массива с, также используя приведенные выше функции. Также раз в 10 итераций самого внешнего массива я вывожу логи, чтобы удобнее было смотреть за выполнением программы. В конце я вывожу общее количество тактов, которое потребовалось на выполнение программы (это переменная tacts, она увеличивается в другом always блоке, но он буквально из 1 строки). Также стоит отметить, что в коде в данном always блоке в конце будет несколько for, которые записывают массив с в файл input.txt. Это сделано для проверки работоспособности чтения и записи 4 байтовых чисел.

Все блоки соединяются в еще одном блоке testbench, как это выглядит:

```
reg clk = 0;
   reg c dum = 0;
   reg m dum = 0;
   reg res = 0;
   wire STATS;
   wire C_DUM;
   wire M_DUM;
   wire RES;
   wire CLK;
   wire[`ADDR1 BUS SIZE-1:0] A1;
   wire[`DATA1_BUS_SIZE-1:0] D1;
   wire[`CTR1 BUS SIZE-1:0] C1;
   wire[`ADDR2 BUS SIZE-1:0] A2;
   wire[`DATA2 BUS SIZE-1:0] D2;
   wire[`CTR2 BUS SIZE-1:0] C2;
   assign CLK = clk;
   assign C DUM = c dum;
   assign M DUM = m dum;
   assign RES = res;
    \texttt{CPU} \texttt{ cpu (.A1 (A1), .D1 (D1), .C1 (C1), .CLK (CLK), .STATS (STATS)); } 
   \texttt{cache} \ \ \textbf{CACHE} \ (.\textbf{A1} \ (\textbf{A1}) \ , \ \ .\textbf{A2} \ (\textbf{A2}) \ , \ \ .\textbf{C1} \ (\textbf{C1}) \ , \ \ .\textbf{C2} \ (\textbf{C2}) \ , \ \ .\textbf{D1} \ (\textbf{D1}) \ , \ \ .\textbf{D2} \ (\textbf{D2}) \ , \\
\tt.CLK\,(CLK)\;,\quad .C\_DUMP\,(C\_DUM)\;,\quad .RESET\,(RES)\;,\quad .STATS\,(STATS)\;)\;;
  \texttt{MemCTR} \ \ \textbf{MEM} \ (\ . \ \textbf{A2} \ (\textbf{A2}) \ , \quad . \ \textbf{D2} \ (\textbf{D2}) \ , \quad . \ \textbf{C2} \ (\textbf{C2}) \ , \quad . \ \textbf{CLK} \ (\textbf{CLK}) \ , \quad . \ \textbf{M} \ \ \textbf{DUMP} \ (\textbf{M} \ \ \textbf{DUM}) \ ,
.RESET(RES));
   always #1 clk = ~clk;
   initial begin
      res = 1;
      #1;
      res = 0;
   end
```

Листинг 28 – Соединение модулей

Также здесь происходит изменение тактов и reset всей памяти с кэшем.

Логи программы:

```
0 82016

cache_hit: 3552, cache_miss: 348

10 897974

cache_hit: 39161, cache_miss: 3739

20 1712832

cache_hit: 74788, cache_miss: 7112

30 2521400

cache_hit: 110461, cache_miss: 10439
```

```
40 3337792
```

cache_hit: 146064, cache_miss: 13836

50 4149682

cache_hit: 181719, cache_miss: 17181

60 4961218

cache_hit: 217364, cache_miss: 20536

Time: 5202517

cache_hit: 228080, cache_miss: 21520

Эти данные полностью совпадают со значениями, полученными в аналитическом решении, так что, я считаю, что система работает верно.

Листинг кода

```
#include <bits/stdc++.h>
using namespace std;
// const for cache
const int CACHE WAY = 2;
const int CACHE TAG SIZE = 10;
const int CACHE LINE SIZE = 16;
const int CACHE LINE COUNT = 64;
const int MEM SIZE = (1 << 19);</pre>
const int CACHE SIZE = (1 << 10);</pre>
const int CACHE SETS COUNT = 32;
const int CACHE SET SIZE = 5;
const int CACHE OFFSET SIZE = 4;
const int CACHE ADDR SIZE = 19;
// const for bus
const int ADDR1 BUS SIZE = 15;
const int ADDR2 BUS SIZE = 15;
const int DATA1 BUS SIZE = 2;
const int DATA2 BUS SIZE = 2;
const int CTR1 BUS SIZE = 3;
const int CTR2 BUS SIZE = 2;
// const for task
const int M = 64;
const int N = 60;
const int K = 32;
int time = 0;
int cache hit = 0, cache miss = 0;
// int8 a[M][K];
// int16 b[K][N];
// int32 c[M][N];
int cache_sets[CACHE SETS COUNT][CACHE WAY];
int valid[CACHE LINE COUNT];
int dirty[CACHE LINE COUNT];
```

```
void swap (int idx) {
    swap(cache sets[idx][0], cache sets[idx][1]);
    swap(dirty[idx * CACHE WAY], dirty[idx * CACHE WAY + 1]);
    swap(valid[idx * CACHE_WAY], valid[idx * CACHE_WAY + 1]);
void get from cache(int n) {
    int set = (n >> CACHE OFFSET SIZE) % (1 << CACHE SET SIZE);</pre>
    int tag = n >> (CACHE SET SIZE + CACHE OFFSET SIZE);
    auto block = cache_sets[set];
    for (int i = 0; i < CACHE WAY; i++) {</pre>
        if (tag == block[i] \&\& valid[set * CACHE WAY + i] == 1) {
            cache_hit++;
            time_ += 6; // wait
if (i == 1) swap_(set);
            return;
        }
    }
    cache miss++;
    if (dirty[set * CACHE_WAY + 1] == 1) time_ += 101;
    valid[set * CACHE WAY + 1] = 1;
    dirty[set * CACHE_WAY + 1] = 0;
    cache sets[set][1] = tag;
    time += 104 + CACHE LINE SIZE / DATA1 BUS SIZE;
    swap (set);
void write to cache(int n) {
    int set = (n >> CACHE OFFSET SIZE) % (1 << CACHE SET SIZE);</pre>
    int tag = n >> (CACHE SET SIZE + CACHE OFFSET SIZE);
    auto block = cache sets[set];
    for (int i = 0; i < CACHE WAY; i++) {</pre>
        if (tag == block[i] && valid[set * CACHE WAY + i] == 1) {
            dirty[set * CACHE WAY + i] = 1;
            cache hit++;
            time_ += 6; // wait
            if (i == 1) swap (set);
            return;
        }
    cache miss++;
    if (\overline{dirty}[\text{set * CACHE WAY + 1}] == 1) time += 101;
    valid[set * CACHE WAY + 1] = 1;
    dirty[set * CACHE WAY + 1] = 1;
    cache_sets[set][1] = tag;
    time_ += 96 + CACHE_LINE_SIZE / DATA2_BUS_SIZE + CACHE_LINE_SIZE /
DATA1 BUS SIZE;
    swap (set);
int get addr(int m, int k, int n) {
    if (m == 0) return k * K + n;
    if (m == 1) return M * K + 2 * (k * N + n);
    return M * K + K * N * 2 + 4 * (k * N + n);
}
```

```
void mmul() {
    time ++; // int8 *pa = a;
    time ++; // int32 *pc = c;
    time ++; // int y = 0
    for (int y = 0; y < M; y++) {
        time ++; // int x = 0
        for (int x = 0; x < N; x++) {
            time ++; // int16 *pb = b;
            time ++; // int32 s = 0;
            time ++; // int k = 0
            for (int k = 0; k < K; k++) {</pre>
                int addr a = get addr(0, y, k);
                int addr b = get addr(1, k, x);
                get_from_cache(addr_a);
                get_from_cache(addr b);
                time_ += 9; // s += pa[k] * pb[x]; pb += N;
                time ++; // new iteration
            int addr c = get addr(2, y, x);
            write to cache(addr c);
            time_++; // pc[x] = s;
            time_++; // new iteration
        }
        time ++; // pa += K;
        time ++; // pc += N;
        time ++; // new iteration
int main() {
    for (auto &i : cache sets) for (auto &j : i) j = -1;
    cout << "time: " << time_ << "\n";
    cout << cache hit << "" " << cache miss << " " " << cache hit + cache miss
<< "\n";
    cout << "percent: " << (double) cache hit / (double) (cache hit +</pre>
cache miss) << "\n";</pre>
```

Листинг 29 – Аналитическое решение

```
`define CACHE WAY 2
`define CACHE_TAG SIZE 10
`define CACHE LINE SIZE 16
`define CACHE LINE COUNT 64
`define MEM SIZE (1 << 19)
`define CACHE_SIZE (1 << 10)
`define CACHE_SETS_COUNT 32
`define CACHE SET SIZE 5
`define CACHE OFFSET SIZE 4
`define CACHE ADDR SIZE 19
`define ADDR1 BUS SIZE 15
`define ADDR2_BUS_SIZE 15
`define DATA1 BUS SIZE 16
`define DATA2 BUS SIZE 16
`define CTR1 BUS SIZE 3
`define CTR2 BUS SIZE 2
`define M 64
```

```
define N 60
`define K 32
module CPU (
  output wire[`ADDR1_BUS_SIZE-1:0] A1,
  inout wire[`DATA1_BUS_SIZE-1:0] D1,
 inout wire[`CTR1_BUS_SIZE-1:0] C1,
  input wire CLK,
  output wire STATS
  );
 reg[`ADDR1 BUS SIZE-1:0] A1 out = 'bz;
 reg[`DATA1_BUS_SIZE-1:0] D1_ = 'bz;
  reg[`CTR1 BUS SIZE-1:0] C1 = 3'b0;
 reg stats = 0;
  assign STATS = stats;
  assign A1 = A1 out;
  assign D1 = D1_;
  assign C1 = C1;
  reg[`DATA1 BUS SIZE * 2 - 1 : 0] reg a;
  reg[`DATA1_BUS_SIZE * 2 - 1 : 0] reg_b;
  reg[`DATA1_BUS_SIZE * 2 - 1 : 0] reg c;
  reg[`DATA1 BUS SIZE - 1 : 0] reg d;
 int pa = 0;
  int command = 0;
  int s;
  int pb;
  int pc = `M * `K + `K * `N * 2;
  int addr a;
  int addr b;
  int addr c;
  int a, b, c;
 int all tic = 0;
  int tacts = 0;
  int fd = $fopen("input.txt", "w");
  task automatic wait (int time );
   for (int i = 0; i < time ; i++) begin</pre>
     @ (posedge CLK);
    end
  endtask
  function int get addr(int m, int k, int n);
   if (m == 0) return k * `K + n;
   if (m == 1) return `M * `K + 2 * (k * `N + n);
   return `M * `K + `K * `N * 2 + 4 * (k * `N + n);
  endfunction
  always @ (posedge CLK && 1) tacts++;
  always @ (posedge CLK) begin
   $display("MAIN------
-----");
   C1 = 0;
   wait (2);
   pa = 0;
   pc = M * K + K * N * 2;
   wait_(1); // int y = 0;
   for (int y = 0; y < M; y++) begin
     wait (1); // int x = 0;
```

```
for (int x = 0; x < `N; x++) begin
      pb = M * K;
      s = 0;
      wait_(2);
      wait_(1); // int k = 0;
      for (int k = 0; k < K; k++) begin
       read(pa + k, 1);
       all tic++;
       answer from();
        all tic++;
       wait_(1);
       read(pb + x * 2, 2);
       answer from();
       a = reg_a;
       b = reg_b;
        s += a * b;
       wait (8);
       pb += `N * 2;
       wait (1); // new iteration
      end
      addr c = get addr(2, y, x);
     reg_c = s;
      all tic++;
     write(pc + x * 4, 7);
     answer from();
      wait (1);
      wait (1); // new iteration
   end
   pa += `K;
   pc += N * 4;
   wait (2);
   if (y % 10 == 0) begin
      $display(y, tacts);
      stats = 1;
    end
   wait (1); // new iteration
    stats = 0;
  end
  $display("Time: %0d", tacts);
  stats = 1;
  wait_(1);
  for (int y = 0; y < M; y++) begin
   for (int x = 0; x < `N; x++) begin
     addr c = get addr(2, y, x);
     read(addr_c, 3);
     answer from();
     $fdisplay(fd, "%d", reg c);
      wait (1);
   end
  end
  $fclose(fd);
  $finish;
end
task automatic inval(int A);
  C1_ = 4;
 A1 out = A >> `CACHE_OFFSET_SIZE;
 wait_(1);
  C1 = 'bz;
```

```
A1 out = 'bz;
    wait(C1 === 7);
    C1 = 0;
  endtask
 task automatic answer from();
   wait(C1 === 7);
   if (command == 1) begin
     reg a = D1;
    end else if (command == 2) begin
     reg b = D1;
    end else if (command == 3) begin
     reg c = D1;
     wait_(1);
     reg_c <<= 16;
     reg c = D1 + reg c;
    end
   C1_{-} = 0;
   command = 0;
 endtask
 task write(int A, int cc);
   C1_ = cc;
   command = cc;
   A1 out = A >> `CACHE OFFSET SIZE;
    if (cc === 5) begin
     D1_ = reg_a % (1 << 8);</pre>
     wait (1);
     A1 out = A % (1 << `CACHE_OFFSET_SIZE);
    end else if (cc === 6) begin
     reg d = reg b;
     D1_ = reg b;
     wait (1);
     A1_out = A % (1 << `CACHE OFFSET SIZE);
    end else if (cc === 7) begin
     reg d = reg c >> `DATA1 BUS SIZE;
     D1 = reg_d;
     wait_(1);
     A1_out = A % (1 << `CACHE_OFFSET_SIZE);
     reg_d = reg_c % (1 << `DATA1_BUS_SIZE);</pre>
     D1_ = reg_d;
    end
   wait (1);
   D1_ = 'bz;
   C1 = 'bz;
   A1 out = 'bz;
  endtask
 task read(int A, int cc);
   C1_ = cc;
   command = cc;
   A1 out = A >> `CACHE OFFSET SIZE;
   A1 out = A % (1 << `CACHE OFFSET SIZE);
   wait_(1);
   C1_ = 'bz;
   A1 out = 'bz;
  endtask
endmodule
```

Листинг 30 – CPU.sv

```
`define CACHE WAY 2
`define CACHE TAG SIZE 10
`define CACHE LINE SIZE 16
`define CACHE LINE COUNT 64
`define MEM SIZE (1 << 19)
`define CACHE SIZE (1 << 10)
`define CACHE_SETS_COUNT 32
`define CACHE SET SIZE 5
`define CACHE OFFSET SIZE 4
`define CACHE ADDR SIZE 19
`define ADDR1 BUS SIZE 15
`define ADDR2_BUS_SIZE 15
`define DATA1 BUS SIZE 16
`define DATA2 BUS SIZE 16
`define CTR1 BUS SIZE 3
`define CTR2 BUS SIZE 2
`define M 64
`define N 60
`define K 32
module cache (
  input wire[`ADDR1_BUS_SIZE-1:0] A1,
  output wire[`ADDR2 BUS SIZE-1:0] A2,
  inout wire[`DATA1 BUS SIZE-1:0] D1,
  inout wire[`DATA2_BUS_SIZE-1:0] D2,
  inout wire[`CTR1 BUS SIZE-1:0] C1,
  inout wire[`CTR2 BUS SIZE-1:0] C2,
  input wire CLK,
  input wire C DUMP,
  input wire RESET,
  input wire STATS
  reg[`ADDR2 BUS SIZE-1:0] A2 out = 'bz;
  reg[`DATA1 BUS SIZE-1:0] D1 = 'bz;
  reg[`CTR1 BUS SIZE-1:0] C1 = 'bz;
  reg[`DATA2_BUS_SIZE-1:0] D2_ = 'bz;
  reg[`CTR2 BUS SIZE-1:0] C2 = 0;
  assign A2 = A2 out;
  assign D1 = D1;
  assign D2 = D2;
  assign C1 = C1;
  assign C2 = C2;
  reg[`DATA1 BUS SIZE-1:0] save data1;
  reg[`DATA1 BUS SIZE-1:0] save data2;
  reg[`CTR1 BUS SIZE-1:0] save c1;
  reg[`CACHE TAG SIZE*2-1:0] Cache Set[0:`CACHE SETS COUNT-1];
  reg[7:0] Cache[0:`CACHE SIZE-1];
  reg valid[0:`CACHE LINE COUNT-1];
  reg dirty[0: CACHE LINE COUNT-1];
  int cache miss = 0;
  int cache hit = 0;
  integer SEED = 225526;
  integer fd;
  int h;
```

```
int a1;
  int offset = 0;
 int set = 0;
  int tag = 0;
 int tags line[0: CACHE WAY - 1];
 int idx = 0;
 int pos;
 int flag;
 initial begin
    for (int i = 0; i < `CACHE_LINE_COUNT; i++) Cache Set[i] = 0;</pre>
    for (int i = 0; i < `CACHE SIZE; i++) Cache[i] = 0;</pre>
 task automatic get_set(int A);
    set = A % (1 << `CACHE_SET SIZE);</pre>
  endtask
 task automatic get offset(int A);
   offset = A % (1 << `CACHE OFFSET SIZE);
  endtask
 task automatic get_tag(int A);
   tag = A >> `CACHE_SET_SIZE;
 endtask
 task automatic get tags from set(int set1);
    tags line[0] = Cache Set[set1] % (1 << `CACHE_TAG_SIZE);</pre>
    tags line[1] = Cache Set[set1] >> `CACHE_TAG_SIZE;
  endtask
 always @ (posedge RESET) begin
   reset();
 end
 always @ (posedge C DUMP) begin
   // $display("cache hit: %d, cache miss1: %d, cache miss2: %d", cache hit,
cache miss1, cache miss2);
   dump();
 end
 always @ (posedge STATS) begin
    $display("cache hit: %0d, cache miss: %0d", cache hit, cache miss);
 end
 task automatic swap(int idx);
   reg[`CACHE_TAG_SIZE-1:0] first tag = Cache Set[idx] % (1 <</pre>
`CACHE TAG SIZE);
   Cache Set[idx] >>= `CACHE_TAG_SIZE;
   Cache Set[idx] = Cache Set[idx] + (first tag << `CACHE_TAG_SIZE);</pre>
   h = valid[idx * `CACHE WAY];
   valid[idx * `CACHE WAY] = valid[idx * `CACHE WAY + 1];
   valid[idx * `CACHE WAY + 1] = h;
   h = dirty[idx * `CACHE WAY];
    dirty[idx * `CACHE WAY] = dirty[idx * `CACHE WAY + 1];
   dirty[idx * `CACHE WAY + 1] = h;
    for (int i = 0; i < `CACHE_LINE_SIZE; i++) begin</pre>
      reg[7:0] t = Cache[idx * `CACHE_WAY * `CACHE_LINE_SIZE + i];
      Cache[idx * `CACHE WAY * `CACHE LINE SIZE + i] = Cache[idx * `CACHE WAY
```

```
CACHE LINE SIZE + i + `CACHE_LINE_SIZE];
      Cache[idx * `CACHE WAY * `CACHE LINE SIZE + i + `CACHE LINE SIZE] = t;
    end
  endtask
  always @ (posedge CLK && (C1 === 1 || C1 === 2 || C1 === 3 || C1 === 4 || C1
=== 5 || C1 === 6 || C1 === 7)) begin
    if (C1 === 4) begin
      a1 = A1;
      invalid(a1);
      wait_(1);
      C2_ = 0;
      C1 = 3'b111;
      wait_(1);
      C1 = 'bz;
    end else begin
      save c1 = C1;
     a1 = A1;
      save data1 = D1;
     get set(a1);
      get tag(a1);
      get_tags_from set(set);
      flag = 0;
      for (int i = 0; i < `CACHE_WAY; i++) begin</pre>
          if (tags line[i] === tag && valid[set * `CACHE WAY + i] === 1 &&
flag == 0) begin
              flag = 1;
              cache hit++;
              wait (1);
              save data2 = D1;
              get offset(A1);
              C1_{-} = 0;
              idx = (set * `CACHE WAY + i) * `CACHE LINE SIZE + offset;
              if (save c1 > 0 && save c1 < 4) begin</pre>
                wait (5);
                C1 = `CTR1 BUS SIZE'b111;
                if (save c1 === 1) begin
                  D1 = Cache[idx];
                end else if (save c1 === 2) begin
                  D1_ = (Cache[idx + 1] << 8) + Cache[idx];
                end else if (save c1 === 3) begin
                  D1 = (Cache[idx + 3] << 8) + Cache[idx + 2];
                  wait (1);
                  D1 = (Cache[idx + 1] << 8) + Cache[idx];</pre>
                if (i == 1) swap(set);
                wait (1);
                C1 = 'bz;
                D1_ = 'bz;
              end
              if (save c1 > 4 && save c1 < 8) begin</pre>
                dirty[set * `CACHE WAY + i] = 1;
                if (save_c1 === 5) begin
                  Cache[idx] = save data1 % (1 << 8);
                end else if (save c1 === 6) begin
                  Cache[idx] = save data1 % (1 << 8);
                  Cache[idx + 1] = save_data1 >> 8;
                end else if (save c1 === 7) begin
                  Cache[idx] = save data2 % (1 << 8);
```

```
Cache[idx + 1] = save data2 >> 8;
                   Cache[idx + 2] = save data1 % (1 << 8);
                  Cache[idx + 3] = save data1 >> 8;
                end
                if (i == 1) begin swap(set); end
                wait (5);
                C1_ = `CTR1_BUS_SIZE'b111;
                wait (1);
                C1 = 'bz;
              end
          end
      end
      if (flag == 0) begin
        cache_miss++;
        wait_(1);
        get offset(A1);
        save data2 = D1;
        C1_ = 0;
        wait (3);
        if (dirty[set * `CACHE WAY + 1] === 1 && valid[set * `CACHE WAY + 1]
=== 1) begin
          invalid((tags line[1] << `CACHE SET SIZE) + set);</pre>
          wait_(1);
        end
        read mem(a1);
        read from mem(a1);
        answer for CPU(a1);
      end
    end
  end
  task automatic read from mem(int A);
    wait(C2 === 1);
    get_set(A);
    get tag(\mathbf{A});
    swap(set);
    Cache Set[set] = ((Cache Set[set] >> 8) << 8) + tag;</pre>
    valid[set * `CACHE WAY] = 1;
    dirty[set * `CACHE_WAY] = 0;
    for (int i = 7; i \ge 0; i--) begin
      Cache [set * `CACHE LINE SIZE * `CACHE WAY + i * 2] = D2 % (1 << 8);
      Cache[set * `CACHE LINE SIZE * `CACHE WAY + i * 2 + 1] = (D2 >> 8);
      wait (1);
    end
  endtask
  task automatic answer for CPU(int A);
    get set(A);
    get tag(A);
    idx = set * `CACHE_WAY * `CACHE_LINE_SIZE + offset;
    if (save c1 === 1) begin
      dirty[set * `CACHE WAY] = 0;
      C1 = `CTR1 BUS SIZE'b111;
      D1 = Cache[idx];
    end else if (save c1 === 2) begin
      dirty[set * `CACHE WAY] = 0;
      C1_ = `CTR1_BUS_SIZE'b111;
      D1_{-} = (Cache[idx + 1] << 8) + Cache[idx];
    end else if (save c1 === 3) begin
```

```
dirty[set * `CACHE WAY] = 0;
      C1 = `CTR1 BUS SIZE'b111;
      D1_ = (Cache[idx + 3] << 8) + Cache[idx + 2];
      wait (1);
      D1 = (Cache[idx + 1] << 8) + Cache[idx];
    end
    if (save c1 === 5) begin
     dirty[set * `CACHE WAY] = 1;
     Cache[idx] = save data1 % (1 << 8);</pre>
    end else if (save c1 === 6) begin
     dirty[set * `CACHE_WAY] = 1;
      Cache[idx] = save_data1 % (1 << 8);
     Cache[idx + 1] = save data1 >> 8;
    end else if (save_c1 === 7) begin
      dirty[set * `CACHE_WAY] = 1;
      Cache[idx] = save data2 % (1 << 8);
     Cache[idx + 1] = save data2 >> 8;
      Cache[idx + 2] = save data1 % (1 << 8);
     Cache[idx + 3] = save data1 >> 8;
    end
   C1_ = `CTR1_BUS_SIZE'b111;
   wait_{(1)};
   D1_{-} = 'bz;
    C1_ = 'bz;
  endtask
  task automatic invalid(int A);
   get set(A);
   get_tag(A);
   get tags from set(set);
    if (tags line[0] === tag) begin
        if (dirty[set * `CACHE_WAY] == 1 && valid[set * `CACHE_WAY] == 1)
begin write mem(A, 0); @(posedge C2); end
        valid[set * `CACHE WAY] = 0;
        swap(set);
    end else if (tags line[1] === tag) begin
       if (dirty[set * `CACHE WAY + 1] == 1 && valid[set * `CACHE WAY + 1]
== 1) begin write mem(A, 1); @(posedge C2); end
        valid[set * `CACHE_WAY + 1] = 0;
    end
  endtask
  task automatic read mem(int A);
   A2 out = A;
   C2_ = `CTR2_BUS_SIZE'b10;
   wait (1);
   A2 out = 'bz;
   C2 = 'bz;
  endtask
  task automatic write mem(int A, int tag in set);
   get set(A);
   A2 out = A;
   C2 = `CTR2 BUS SIZE'b11;
   pos = (set * `CACHE_WAY + tag_in_set) * `CACHE_LINE_SIZE;
    for (int i = 7; i >= 0; i--) begin
        D2_ = (Cache[pos + i * 2 + 1] << 8) + Cache[pos + i * 2];</pre>
        wait (1);
        A2 out = 'bz;
```

```
end
    D2_ = bz;
    C2 = 'bz;
  endtask
  task automatic reset();
    for (int i = 0; i < `CACHE_LINE_COUNT; i++) begin</pre>
      valid[i] = 0;
    end
  endtask
  task automatic wait_(int time_);
    for (int i = 0; i < time ; i++) begin</pre>
      @ (posedge CLK);
    end
  endtask
  task automatic dump();
    fd = $fopen("output.txt", "w");
    for (int i = 0; i < `CACHE LINE COUNT; i++) begin</pre>
      $fdisplay(fd, "%0d", i);
      if (i % 2 == 0) $fdisplay(fd, "%b", (Cache Set[i/2] % (1 <<</pre>
`CACHE_TAG_SIZE)));
      else $fdisplay(fd, "%b", (Cache Set[i/2] >> `CACHE_TAG_SIZE));
      $fdisplay(fd, "Valid: %b", valid[i]);
      $fdisplay(fd, "Dirty: %b", dirty[i]);
      for (int j = 0; j < `CACHE_LINE_SIZE; j++)</pre>
        $fdisplay(fd, Cache[i * `CACHE_LINE_SIZE + j]);
    end
    $fclose(fd);
  endtask
endmodule
```

Листинг 31 – cache.sv

```
`define CACHE WAY 2
`define CACHE TAG SIZE 10
`define CACHE LINE SIZE 16
`define CACHE LINE COUNT 64
`define MEM SIZE (1 << 19)
`define CACHE SIZE (1 << 10)
`define CACHE SETS COUNT 32
`define CACHE_SET_SIZE 5
`define CACHE OFFSET SIZE 4
`define CACHE ADDR SIZE 19
`define ADDR1 BUS SIZE 15
`define ADDR2 BUS SIZE 15
`define DATA1_BUS_SIZE 16
`define DATA2_BUS_SIZE 16
`define CTR1 BUS SIZE 3
`define CTR2 BUS SIZE 2
`define M 64
`define N 60
`define K 32
module MemCTR (
 input wire[`ADDR2 BUS SIZE-1:0] A2,
  inout wire[`DATA2 BUS SIZE-1:0] D2,
  inout wire[`CTR2 BUS SIZE-1:0] C2,
```

```
input wire CLK,
  input wire M DUMP,
  input wire RESET
 reg[`DATA2_BUS_SIZE-1:0] D2_ = 'bz;
 reg[`CTR2_BUS_SIZE-1:0] C2_ = 'bz;
 assign D2 = D2_;
 assign C2 = C2;
 reg[7:0] mem[0: MEM SIZE-1];
 integer SEED = 225526;
 int fd;
 int a2;
 always @ (posedge RESET) begin
   reset();
  end
 always @ (posedge M DUMP) begin
   dump();
 end
 always @ (posedge CLK & & C2 === 2) begin
   a2 = A2;
   C2_ = 0;
   wait (100);
   C2 = 1;
    for (int i = 7; i >= 0; i--) begin
     D2_ = mem[a2 * `CACHE_LINE_SIZE + i * 2] + (mem[a2 * `CACHE_LINE_SIZE +
i * 2 + 1] << 8);
    wait (1);
   end
   D2_{-} = 'bz;
   C2 = 'bz;
 always @ (posedge CLK && C2 === 3) begin
   a2 = A2;
   for (int i = 7; i >= 0; i--) begin
     mem[a2 * `CACHE LINE SIZE + i * 2] = D2 % (1 << 8);
     mem[a2 * `CACHE_LINE_SIZE + i * 2 + 1] = D2 >> 8;
     wait (1);
    end
   C2 = 0;
   wait (92);
   C2_ = 1;
   wait_(1);
   C2_ = 'bz;
 end
 task automatic reset();
    for (int i = 0; i < `MEM_SIZE; i++) begin</pre>
     mem[i] = $random(SEED)>>16;
    end
 endtask
  task automatic wait_(int time_);
    for (int i = 0; i < time ; i++) begin</pre>
      @ (posedge CLK);
    end
```

```
endtask

task automatic dump();
  fd = $fopen("output.txt", "w");
  for (int i = 0; i < `MEM_SIZE; i++)
        $fdisplay(fd, "%b", mem[i]);
        $fclose(fd);
  endtask

endmodule</pre>
```

Листинг 32 – MemCTR.sv

```
`define CACHE WAY 2
define CACHE TAG SIZE 10
`define CACHE LINE SIZE 16
`define CACHE LINE COUNT 64
`define MEM SIZE (1 << 19)
`define CACHE SIZE (1 << 10)
`define CACHE_SETS_COUNT 32
`define CACHE SET SIZE 5
`define CACHE OFFSET SIZE 4
`define CACHE ADDR SIZE 19
`define ADDR1_BUS_SIZE 15
`define ADDR2 BUS SIZE 15
`define DATA1_BUS_SIZE 16
`define DATA2 BUS SIZE 16
`define CTR1 BUS SIZE 3
`define CTR2 BUS SIZE 2
`define M 64
`define N 60
`define K 32
`include "MemCTR.sv"
`include "cache.sv"
`include "CPU.sv"
module test #(parameter _SEED = 225526);
  integer SEED = SEED;
 byte mem[0:`MEM SIZE-1];
  integer i = 0;
  initial begin
    for (i = 0; i < MEM SIZE; i += 1) begin
     mem[i] = $random(SEED)>>16;
    end
  end
endmodule
module testbench;
 int count = 0;
 reg clk = 0;
 reg c dum = 0;
 reg m dum = 0;
  reg res = 0;
  wire STATS;
  wire C DUM;
  wire M DUM;
  wire RES;
  wire CLK;
```

```
wire[`ADDR1 BUS SIZE-1:0] A1;
  wire[`DATA1 BUS SIZE-1:0] D1;
  wire[`CTR1_BUS_SIZE-1:0] C1;
  wire[`ADDR2_BUS_SIZE-1:0] A2;
  wire[`DATA2_BUS_SIZE-1:0] D2;
  wire[`CTR2_BUS_SIZE-1:0] C2;
  assign CLK = clk;
  assign C DUM = c dum;
  assign M_DUM = m_dum;
  assign RES = res;
   \texttt{CPU} \texttt{ cpu (.A1 (A1), .D1 (D1), .C1 (C1), .CLK (CLK), .STATS (STATS)); } 
  cache CACHE(.A1(A1), .A2(A2), .C1(C1), .C2(C2), .D1(D1), .D2(D2),
\tt.CLK\,(CLK)\;,\quad .C\_DUMP\,(C\_DUM)\;,\quad .RESET\,(RES)\;,\quad .STATS\,(STATS)\;)\;;
  \texttt{MemCTR} \ \ \textbf{MEM} \ (\ . \ \textbf{A2} \ (\textbf{A2}) \ , \quad . \ \textbf{D2} \ (\textbf{D2}) \ , \quad . \ \textbf{C2} \ (\textbf{C2}) \ , \quad . \ \textbf{CLK} \ (\textbf{CLK}) \ , \quad . \ \textbf{M\_DUMP} \ (\textbf{M\_DUM}) \ ,
.RESET(RES));
  always #1 clk = ~clk;
  initial begin
     res = 1;
     #1;
     res = 0;
  end
  always @ (posedge CLK) begin
     count++;
   end
endmodule
```

Листинг 33 – testbench.sv