1 module --- end module の端哨(建义) Input output inout 双向,但并不智能. 3 M2 13 2 田功能定义。e.g. j级建模 结构方式·····e.g. assigr 数据的赋值。 assign (wire) (行为方式,

2. 操作效类型.

o parameter, 单广模块内建文.

def para 伯罗与拉坎内声明回级

@ wire: 线网型. 深随赋值,输出深随输入设度 3 reg : register reg [n-1:0] m 单陷/多陷落格。 还可用于产工行体路。 (boolean)? (true): (false) 可嵌套。数据流动。 4. Verilog 行为描述方式. Oinitia 活句:只执行一次 (一般用了仿真测试) initia begin

end.

always 语句.循环重复执行。 always @ (事件列表)

RM:从上两种语可在同一下module中可多了。 但不支持散食,并行执行。

J. 时序控制方式.

0基于延迟的控制。

常用平单倍号

0基于敏感电平的控制.

a ways @ (*) 文章 科

3基于边沿取成的控制.

always @ (posedge clock)
neg edge clock)

在单个可以吸引语可中,敏感信号到表最好完了类。

6. 扶强句。

D begin-end 语可顺序科行。

① +xk-join 语句序纤持(不被练句)

7. it-ese

条件需产品,否则将绕立出 latcher.

即使else为空语句。

小水,什两风格..

veg temp.

保持 in.out 为wire

而使冲倒多量。

temp=···
从而iten assign

assign wire = ()

8. case [express]

[分支]: 一种级、可认为是并行。

default:) B'Éll atchor.

end case

全等比较: 按位主等比较 其系还有: 0.1.X. 元

7净高阻.

casex/case-7. 局部分支控制.

9, 进程赋值证的.

区别于 assign 的连续赋值语句。

0 阻差. (组合)

四排阻塞(时序)

阻差/排避产品的是时间顺序.

而非数据的传递

10. FSM 的设计流程

11. Test bench 测试模块. 常用了 module Test----()

待测试信号名.
initial、always 产生 溶励/控制信号。
待测模块 买例化,注意传参。

endmodule

所有输出:wire.

