基于 Zynq 的旋转机械振动状态监测系统

摘要

面向旋转机械运行过程中的振动状态观测，设计并实现了一套基于 AMD Zynq-7000 SoC 的振动监测原型系统。系统选用 370 型直流电机作为目标实验对象，使用 LIS3DH 三轴加速度传感器获取加速度数据，经 SPI 接入 Zynq。PL 端完成传感器初始化、XYZ 连续读出、8 帧 FIFO 缓冲和 16 点 X 轴窗口特征提取，输出绝对峰值、平方和与样本数，并通过自主设计的 AXI4-Lite 从机向处理系统提供窗口结果快照。PS 端 ARM Cortex-A9 经 AXI 读取结果，由 UART0 以固定 CSV 格式发送至电脑。Python 上位机实时绘制曲线、计算原始窗口 RMS 并保存 CSV，同时提供基线采集和阈值设置功能。工程使用 ZYNQ7 Processing System、AXI Interconnect 和 Processor System Reset 等 IP，打通了“传感器—PL—AXI—PS—PC”的数据通路。AXI 从机通过 46 项 XSim 测试；实板上 PS 读到 DEVICE_ID 为 0x56494231，窗口序号持续更新，UART0 连续传输正常；电机状态变化时，Peak 随之变化。

关键词：Zynq-7000；LIS3DH；SPI；FPGA；AXI4-Lite；振动状态监测；串口可视化

第一部分　作品概述

1.1 功能与特性

系统具有三轴加速度采集、FPGA 端 16 点 X 轴窗口特征提取、结果寄存器映射、ARM 端读取和串口上位机可视化等功能。LIS3DH 通过四线 SPI 与 PL 连接，PL 缓存有效 XYZ 样本并计算 Peak、平方和与样本数；PS 经 AXI4-Lite 读取一致快照，定期由 UART0 输出。Python 软件显示实时 Peak、原始 RMS、窗口序号、状态字和丢样计数，支持基线采集、规则阈值提示以及 CSV 保存和比较。现阶段侧重旋转机械的工况变化监测。

1.2 应用领域

可用于电机、风机、泵、减速机构等旋转设备的教学演示、实验室试验和低成本在线监测原型，观察加速度特征随运行状态变化的趋势。本作品选取 370 直流电机作为工况实验对象，以已验证的真实传感器数据通路为基础开展后续试验。

1.3 主要技术特点

采用 Zynq PS/PL 协同架构：PL 硬件状态机完成传感器配置、约 1 MHz SPI 通信、8 帧 FIFO 和定长窗口处理；PS 的 ARM 负责 AXI 寄存器访问、串口报文和状态应用。PL 内部处理模块与 AXI 接口共用 PS 的 FCLK_CLK0（50 MHz），窗口结果在同一时钟域内传递。AXI 从机采用结果快照和 RESULT_SEQ 序号；PS 前后两次读取序号一致时，接收对应窗口的 Peak、平方和与样本数。电脑端复用已验证的 UART CSV 协议，提供实机模式和明确标记的离线 Demo 模式。

1.4 主要性能指标

指标	设计配置
SoC / 处理器	XC7Z020CLG400-2；双核 Cortex-A9
振动采集	LIS3DH；100 Hz ODR；四线 SPI 约 1 MHz
窗口处理	X 轴 16 点；FIFO 深度 8 帧；Peak、SUMSQ、COUNT
窗口与输出节奏	约 6.25 窗/s；PS 约 500 ms 读取最新快照
PL / PS 通信	AXI4-Lite 32 位；FCLK 50 MHz；基地址 0x40000000
数据输出	PS UART0（MIO14/15）；115200，8N1；约 500 ms 一行 CSV
验证证据	AXI 从机 46 项 XSim PASS；ARM 读取 ID=0x56494231

1.5 主要创新点

本作品的自主设计与工程特点主要体现在以下方面。一、以 SystemVerilog 实现 LIS3DH 配置、六字节连续读取、XYZ 帧缓冲与 16 点 X 轴特征提取，将传感器数据整理为可直接访问的窗口结果。二、设计 AXI4-Lite 结果快照寄存器和序号一致性读取机制，解决 ARM 分次读取多个寄存器时可能混入不同窗口数据的问题。三、固定窗口结果的 UART 字段与编码，贯通原始报文核验、Python 趋势展示和 CSV 留存，并分别记录传感器覆盖、PL 丢样与 PS 跳过窗口，便于定位数据通路中的不同事件。

1.6 设计流程

设计按“需求与器件选型 → Python 信号和特征仿真 → SPI/采集/FIFO/窗口模块 RTL 设计 → XSim 验证 → LIS3DH 上板读数 → AXI4-Lite 从机自检 → Zynq Block Design

与 XSA 导出 → Vitis ARM 程序联调 → 串口/Python 实测”推进。仿真、串口报文和界面截图构成各阶段的验证记录；后续以电机工况对比和阈值标定完善应用验证。

第二部分　系统组成及功能说明

2.1 整体介绍

系统由机械激励、传感器采集、PL 实时处理、AXI 寄存器接口、PS 软件和电脑上位机六部分组成。机械部分选用 370 直流电机，传感器测量位置设在静止机壳，以观察运行时的加速度变化。PL 周期性读取 LIS3DH 三轴数据，形成 16 点 X 轴窗口并输出特征结果；ARM 经 AXI4-Lite 读取快照，将结果编码为 ASCII CSV。PC 通过 USB-UART 接收报文，XCOM 用于原始文本核验，Python 用于实时绘图、保存和标注工况；两个程序分时使用同一串口。系统框图见图 2-1。




图 2-1　系统总体结构与 PS/PL 数据流

主数据流使用 LIS3DH 内置数字化输出和自主编写的 SystemVerilog RTL，不依赖外部 ADC、DMA 或 FFT IP；ARM 侧运行 standalone 裸机程序。传感器采集和基础运算保留在 FPGA，通信、显示和状态规则交给软件层。

2.2 硬件系统介绍

2.2.1 硬件整体介绍

核心板采用领航者 Zynq-7000 平台，目标芯片 XC7Z020CLG400-2，底板为 V2.6 版本。PS 侧启用 ZYNQ7 Processing System IP、DDR3 控制器、UART0 与 AXI GP0 主接口；PL 侧例化自定义 LIS3DH 振动 AXI 外设，经 AXI Interconnect 接入 PS。PS 产生 FCLK_CLK0=50 MHz，并经 Processor System Reset IP 提供同步复位。DDR3 已通过 1 KiB 基础读写测试。

器件/模块	功能
Zynq XC7Z020	PL 采集与特征；PS ARM 通信控制
LIS3DH 模块	三轴数字加速度

器件/模块	功能
370 直流电机	旋转机械试验对象
PWM 调速板	手动调节电机运行工况
USB-JTAG / USB-UART	程序运行调试 / 数据传输
Windows PC	XCOM 串口核验、Python 可视化




图 2-2 领航者 Zynq 开发板实物

2.2.2 机械设计介绍

试验机械采用 370 有刷直流电机和独立 PWM 调速器，通过旋钮设置不同调速档位。LIS3DH 的测量位置选在电机静止机壳，工况对比时保持安装位置、方向和固定方式一致。电机与 FPGA 分别供电，杜邦线远离旋转轴布置。规范的机械固定、实际转速测量和工况数据采集按 4.1 节开展。




图 2-3 370 电机与 PWM 调速模块实物

2.2.3 电路各模块介绍

传感器使用 3.3 V 供电，SPI 信号经开发板 J3 扩展引脚接入 PL，引脚映射如下表，已在实板调试中确认。本工程仅为这些 SPI 外部端口设置 XDC，时钟使用 PS 的 FCLK，不再占用外部 50 MHz 时钟引脚。

SPI 信号	方向	管脚	端子
CS_N	输出	T14	J3-9
SCLK	输出	V12	J3-11
MOSI	输出	T12	J3-13
MISO	输入	V15	J3-15

LIS3DH 初始化流程先读取 WHO_AM_I=0x33，再写 CTRL_REG4=0x88（BDU=1、±2g、高分辨率、四线 SPI）及 CTRL_REG1=0x57（100 Hz、使能 XYZ）。读取 STATUS_REG 判断数据就绪后使用 0xE8 命令连续获取 X/Y/Z 六字节。综合配置中，50 MHz 系统时钟与半周期参数 25 对应约 1 MHz SPI SCLK。



图 2-4 PL 采集—缓存—窗口计算—AXI 功能关系图

采集端产生 xyz_valid，FIFO 和后级按照 valid/ready 握手处理样本；FIFO 深度为 8 个 XYZ 帧。特征模块对已接受的 X 轴样本累计 16 点，求原始计数绝对峰值与平方和。计算结果在 result_valid 与 result_ready 同时有效时锁存到 AXI 快照寄存器，并令 RESULT_SEQ 递增。内部平方和宽度为 35 位，映射到 AXI 时扩展为 64 位，由 SUMSQ_LO 和 SUMSQ_HI 读取。快照字段包括 Peak、平方和与样本数；STATUS 和 DROP_COUNT 作为实时诊断值独立读取。




图 2-5 Vivado Block Design：PS7、AXI Interconnect、Reset IP 与自定义 PL 外设

2.3 软件系统介绍

2.3.1 软件整体介绍

软件由 Vitis 2023.2 standalone ARM 程序、串口调试助手 XCOM V2.6 与 Python 上位机组成。ARM 程序通过 AXI 基地址访问设备标识及窗口快照，约每 500 ms 输出一行固定 CSV。XCOM 用于核对原始文本；Python 直接通过 pyserial 接收串口数据，并用曲线、指标卡和事件日志展示运行状态。实测端口为 COM8，换用电脑时按实际枚举端口选择。同一串口一次由一个程序打开，现场按“XCOM 接收 → 关闭串口 → Python 连接”切换。




图 2-6 ARM 寄存器读取、串口发送与 Python 上位机处理流程

2.3.2 软件各模块介绍

（1）ARM 寄存器读取与完整性检查。程序先读取 DEVICE_ID 和 VERSION 验证硬件接口，随后前后两次读取 RESULT_SEQ，序号一致才采用该窗口的 Peak、平方和与样本数，避免窗口更新期间读到混合字段。STATUS 和 DROP_COUNT 为独立读取的实时诊断值。STATUS 提供初始化完成、初始化错误、传感器覆盖、FIFO 溢出、结果可用等状态；DROP_COUNT 统计 PL 采集帧未被下游接收的事件，skipped 统计 PS 两次读取最新结果之间跳过的窗口数。

偏移	寄存器	定义
0x00	DEVICE_ID	固定 0x56494231
0x04	VERSION	当前 0x00010000
0x08	CONTROL	预留，写入忽略
0x0C	RESULT_SEQ	每次被接收的窗口结果递增
0x10	PEAK	X 轴原始计数绝对峰值
0x14	SUMSQ_LO	平方和低 32 位
0x18	SUMSQ_HI	平方和高 32 位
0x1C	SAMPLE_COUNT	窗口样本数，配置为 16
0x24	DROP_COUNT	PL 流水线下游未就绪时的丢样统计

（2）串口报文协议。UART0 使用 115200、8N1、无流控、ASCII/CRLF。数据列顺序固定为 seq、peak_raw、sumsq_hi_hex、sumsq_lo_hex、n、skipped、status_live_hex、drops_live；其中第 3、4、7 列为无“0x”前缀的十六进制，其他列为十进制。启动信息、表头和诊断行不视作窗口样本。

（3）上位机解析与可视化。Python 采用非阻塞串口接收与固定 CSV 解析，动态绘制 Peak 和原始窗口 RMS。计算关系为 RMS_raw= √(SUMSQ/N)，其中 SUMSQ=(SUMSQ_HI

×2^{32})+SUMSQ_LO，RMS_raw 的单位为未标定 counts。界面提供 30 条接收窗口的正常基线采集、Peak 阈值输入、状态变化提示、CSV 记录及两组实测 CSV 对比功能。阈值提示用于描述特征相对所选基线的偏离；实测标定和工况对比的验证安排见 4.1 节。

（4）工程开发与验证。Verilog/SystemVerilog 模块通过 Vivado 2023.2 XSim 仿真，其中 AXI4-Lite 从机的独立 Testbench 46 项检查全部通过。Python 上位机 9 项自动测试和接收模块 11 项回归测试均通过，并于 2026 年 10 月 31 日完成 COM8 实机连接，取得连续窗口数据和实时曲线。

第三部分　完成情况及性能参数

3.1 整体介绍

已完成真实 LIS3DH 数字采集、PL 窗口特征计算、AXI4-Lite 寄存器通路、PS ARM 读取、UART0 传输和 Python 实机实时显示，形成从传感器、FPGA、ARM 到 PC 的数据通路。实测结果包括设备标识读取、连续窗口输出和姿态 A→B→A 响应。370 直流电机及 PWM 调速模块作为工况实验组件，实物见图 2-3；电机运行条件、特征变化与阈值输出的对应关系在后续工况试验中验证。

3.2 工程成果

3.2.1 机械成果

已配置 370 直流电机与 PWM 调速板试验组件，用于设置可重复的手动调速工况，实物见图 2-3。后续完成电机支架与传感器机壳固定，记录安装位置和方向，并同步保存工况照片与采集数据，形成可复现的机械实验条件。

3.2.2 电路成果

实际完成 XC7Z020 板级 LIS3DH SPI 读数和 PS/PL AXI 集成。PL 处理模块与 AXI 接口使用 PS 输出的 50 MHz FCLK；实板上读取到 DEVICE_ID=0x56494231、VERSION=0x00010000，RESULT_SEQ 连续增长，UART0 持续输出 Peak、平方和及状态字。ILA 在线调试确认 WHO_AM_I=0x33、init_done=1、init_error=0，姿态改变时 XYZ 变化与重力方向一致。

3.2.3 软件成果

XCOM V2.6 已在真实 USB-UART COM8 上接收到固定 CSV 报文；随后关闭 XCOM 串口，由 Python 上位机连接 COM8，界面显示“实机串口 LIVE”，并连续更新序号、Peak、原始 RMS、STATUS、DROP 和时间趋势（图 3-1、图 3-2）。



图 3-1　Python 上位机实板 LIVE 截图：真实窗口接收、指标更新与双曲线显示




图 3-2　XCOM V2.6 接收 ARM UART0 实际 CSV 报文的截图

3.3 特性成果

验证结果按接口仿真、软件回归、真实上板和应用标定分别记录。下表给出已取得的结果及其验证范围。

验证项	已知结果	验证等级

验证项	已知结果	验证等级
LIS3DH 身份	WHO_AM_I=0x33	真实传感器上板
AXI4-Lite Slave	XSim PASS；checks=46	独立接口仿真
PS/PL 实时通路	ID=0x56494231；VER=0x00010000；SEQ 持续增加	实际 ARM 经 AXI 读取 PL 寄存器
Python 实机监控	示例 SEQ=8654，Peak=169 counts，RMS_raw=159.39 counts，N=16	2026-10-31 COM8 实机接收截图；当前未标定
STATUS / DROP	STATUS=0x00000015 ； DROP=0 ； skipped=2	历史覆盖事件已锁存；稳态覆盖情况待验证
UART 数据节奏	约 500 ms 一条 CSV	PS 应用发送周期
上位机测试	虚拟串口测试通过	软件回归通过
DDR3 基本功能	1 KiB 基础测试通过	1 KiB 范围基础读写
运行状态变化提示	基线采集 30 条、Peak 阈值设置与偏离提示功能	软件功能已实现

STATUS=0x15 表示 bit0 初始化成功、bit2 传感器覆盖已锁存、bit4 有可用结果。RTL 在复位时清零 sensor_overrun；读取到 LIS3DH STATUS_REG[7]=1 后，该标志保持置位。100 Hz 输出启动后约 100 ms 才首次轮询，因此启动等待是覆盖标志的一个可能来源。当前锁存值只能说明本复位周期曾发生覆盖，稳态期间是否继续发生覆盖仍需通过原始状态寄存器或 ILA 记录验证。DROP_COUNT 统计下游未接收完整 XYZ 帧的事件，实测为 0；该计数与传感器覆盖标志分别反映不同环节的事件。

当前采样和指标的适用范围如下。100 Hz ODR 的奈奎斯特频率为 50 Hz；370 电机铭牌 6000 RPM 对应轴转频约 100 Hz，实际转速需另行测量，较高频率的振动分量存在混叠风险。窗口平方和与原始 RMS 含重力和直流偏置，姿态变化本身会改变指标；去直流 RMS 需要窗口均值或原始波形。

3.3.1 两组实测 CSV 运行记录对比

为验证运行状态变化的可观测性，对上位机保存的两组实测记录进行逐条核算。1.csv 标注为“正常运行”，采集于 2026 年 11 月 3 日 18:57:45—18:58:37，共 105 条记录；3.csv 标注为“受控扰动”，采集于同日 19:05:48—19:06:11，共 47 条记录。两组来源均为 PL，每条为 16 点 X 轴窗口结果。统计使用各文件全部记录，不剔除较大值。

表 3-1　正常运行与受控扰动记录的特征统计

统计项	正常运行 1.csv	受控扰动 3.csv
保存的窗口结果条数	105	47
首末接收时间跨度 / s	52.05	22.85
Peak 中位数 / counts	66.00	606.00
Peak 均值 / counts	97.82	940.77
Peak 最小值—最大值 / counts	13—348	153—2005
原始窗口 RMS 中位数 / counts	35.59	464.67
原始窗口 RMS 均值 / counts	59.78	676.67
原始窗口 RMS 范围 / counts	6.15—270.79	87.16—1516.55
每窗口样本数 N	16	16
STATUS / DROP_COUNT	0x15 / 0	0x15 / 0

受控扰动组的 Peak 中位数为正常运行组的约 9.18 倍，原始窗口 RMS 中位数为约 13.06 倍。该次对比表明系统能记录并呈现两组已标注工况的原始 X 轴幅值差异。正常运行组亦存在瞬态较大值，因此采用中位数和均值共同描述，而不将任一单点作为通用报警阈值。

记录质量方面，两组文件内部 RESULT_SEQ 均严格递增，无重复或回退；DROP_COUNT 始终为 0，说明记录期间该统计口径下未报告下游拒收。配套日志的解析错误和串口错误均为 0。两组 STATUS 均为 0x15，其中 sensor_overrun 是本次复位周期内的历史锁存标志，不等同于实时持续覆盖。



图 3-3　两组实测记录的对比

第四部分　总结

4.1 可扩展之处

未来计划进一步拓展系统的实验对象与应用场景，引入直流电机、交流电机、步进电机等不同类型的旋转机械，构建更加丰富的振动信号样本库。在检测运行状态变化方面，进一步增加 CSV 内容，包含实际 RPM、安装姿态和扰动施加过程，推断具体转速或故障类型，由样本数据对比给出故障识别准确率。

在此基础上，进一步优化 FPGA 端的信号处理算法，增加频谱分析、数字滤波及多维特征提取功能，并结合机器学习方法建立异常状态识别模型，实现由简单阈值判断向多类型异常识别与故障分类的拓展。同时，完善上位机的数据管理和可视化功能，支持多设备监测、历史数据分析及异常预警，从而提升系统的实际应用价值，为工业设备状态监测与预测性维护提供技术支持。

4.2 心得体会

本次项目开发让我们对 FPGA 系统设计、软硬件协同以及完整工程的实现过程有了更加深入的认识。从最初和指导老师确定旋转机械振动监测的研究方向，到最终完成真实传

感器采集、FPGA 特征计算、ARM 数据读取和 Python 上位机展示，整个过程不仅是对专业知识的综合运用，也是一次从理论设计走向实际应用的工程实践。

在项目初期，我们首先利用 Python 构建振动信号仿真模型，学习频谱分析、窗口处理与特征提取的基本原理，再逐步将算法转化为 FPGA 中可实现的数字逻辑。随着项目推进，我们完成了 LIS3DH 的 SPI 通信、三轴加速度数据采集、FIFO 缓冲和窗口特征计算，并借助 Vivado 仿真和 ILA 调试工具进行验证。

团队合作是本次项目顺利推进的重要因素。我们根据系统架构进行了明确分工，一方面负责 PL 端的传感器驱动、数据采集、特征提取以及硬件实验，另一方面负责 PS 端的 Vitis 裸机程序、AXI 寄存器读取、UART 串口通信和电脑端数据接收。两个部分虽然能够分别开发，但最终必须通过统一的硬件平台和通信协议连接起来。因此，我们提前约定了 AXI 寄存器地址、数据格式和接口规范，并通过 XSA 文件完成软硬件交接。在联合调试过程中，双方及时交流测试结果，共同排查 UART 配置、工程文件依赖、程序下载和串口通信等问题，逐步实现了从 LIS3DH 到电脑上位机的完整数据传输链路。

团队成员在协作过程中提升了技术沟通、问题定位、任务协调和工程文档整理能力。这些经验不仅帮助我们完成了本次作品，也为今后开展更加复杂的 FPGA 与嵌入式系统开发奠定了基础。

参考文献

[1] STMicroelectronics. LIS3DH: MEMS digital output motion sensor, ultra-low-power high-performance 3-axis accelerometer [EB/OL].

[2] STMicroelectronics. AN3308: LIS3DH MEMS digital output motion sensor application note [EB/OL].

[3] AMD. Zynq-7000 SoC Technical Reference Manual (UG585) [EB/OL].

[4] AMD. Vivado Design Suite User Guide: Designing IP Subsystems Using IP Integrator (UG994), 2023.2 [EB/OL].

[5] AMD. Vitis Unified Software Platform Documentation: Embedded Software Development (UG1400), 2023.2 [EB/OL].