AVP32F335 数字信号处理器

PLL 配置说明

编号：JXDZ7.381.004 PZSM

Advancechip Electronics

湖南进芯电子科技有限公司

2021 年 3 月

V1.0

历史版本记录

版本号	时间	起草/修改人	内容描述	审核人	批准人
V1.0	2021-03-29		首次发布	刘律辑	张巍

1. 问题概述

OSC 与 PLL 模块框图如下图 1 所示，时钟丢失检测电路如下图 2 所示，在上电复位过程，PLL 处于旁路模式，13 位计数器时钟源由 PLL 内部提供且频率易受温度影响，7 位计数器时钟源由外部 OSC 提供，两个计数器工作在不同时钟域，当温度变化时，7 位计数器溢出标志会出现阻塞状态，无法清除 13 位计数器值，导致 13 位计数器周期性产生溢出，13 位计数器溢出将产生外部时钟丢失标志位。




图 1 OSC 与 PLL 模块框图




图 2 时钟丢失检测电路图

2. 解决方案

PLL 默认初始化程序如下图 3，解决办法禁用时钟丢失检测，修改 PLL 初始化程序如下图 4。

```
void InitPll(Uint16 val, Uint16 divsel)
{
    if (SysCtrlRegs.PLLSTS.bit.MCLKSTS != 0)
    {
        asm("        ESTOP0");
    }
    if (SysCtrlRegs.PLLSTS.bit.DIVSEL != 0)
    {
        EALLOW;
        SysCtrlRegs.PLLSTS.bit.DIVSEL = 0;
        EDIS;
    }
    if (SysCtrlRegs.PLLCR.bit.DIV != val)
    {
        EALLOW;
        SysCtrlRegs.PLLSTS.bit.MCLKOFF = 1;
        SysCtrlRegs.PLLCR.bit.DIV = val;
        EDIS;
        DisableDog();
        while(SysCtrlRegs.PLLSTS.bit.PLLLOCKS != 1);
        EALLOW;
        SysCtrlRegs.PLLSTS.bit.MCLKOFF = 0;
        EDIS;
    }
    if((divsel == 1)||(divsel == 2))
    {
        EALLOW;
        SysCtrlRegs.PLLSTS.bit.DIVSEL = divsel;
        EDIS;
    }
    if(divsel == 3)
    {
        EALLOW;
        SysCtrlRegs.PLLSTS.bit.DIVSEL = 2;
        DELAY_US(50L);
        SysCtrlRegs.PLLSTS.bit.DIVSEL = 3;
        EDIS;
    }
}
```

图 3 PLL 默认初始化程序图

```
void InitPll(Uint16 val, Uint16 divsel)
{
    EALLOW;                                          新增此处代码
    SysCtrlRegs.PLLSTS.all|=0x0050;
    SysCtrlRegs.PLLCR.bit.DIV=0x0000;
    EDIS;
    if (SysCtrlRegs.PLLSTS.bit.MCLKSTS != 0)
    {
        asm("        ESTOP0");
    }
    if (SysCtrlRegs.PLLSTS.bit.DIVSEL != 0)
    {
        EALLOW;
        SysCtrlRegs.PLLSTS.bit.DIVSEL = 0;
        EDIS;
    }
    if (SysCtrlRegs.PLLCR.bit.DIV != val)
    {
        EALLOW;
        SysCtrlRegs.PLLSTS.bit.MCLKOFF = 1;
        SysCtrlRegs.PLLCR.bit.DIV = val;
        EDIS;
        DisableDog();
        while(SysCtrlRegs.PLLSTS.bit.PLLLOCKS != 1);
        //EALLOW;                                    屏蔽
        //SysCtrlRegs.PLLSTS.bit.MCLKOFF = 0;        此处
        //EDIS;                                      代码
    }
    if((divsel == 1)||(divsel == 2))
    {
        EALLOW;
        SysCtrlRegs.PLLSTS.bit.DIVSEL = divsel;
        EDIS;
    }
    if(divsel == 3)
    {
        EALLOW;
        SysCtrlRegs.PLLSTS.bit.DIVSEL = 2;
        DELAY_US(50L);
        SysCtrlRegs.PLLSTS.bit.DIVSEL = 3;
        EDIS;
    }
}
```

图

图 4 修改 PLL 初始化程序

3. 影响范围

a）PLL 初始化程序默认配置如上图 3，芯片在温循过程会产生周期性局部复位，以致用户程序无法正常运行。

b）当外部时钟源丢失，禁用与使能时钟丢失检测功能，此时时钟源都会自动切入到 PLL 提供的跛行时钟（频率 200~500KHz）。

c）按如上图 4 修改初始化程序，当外部时钟源真实丢失，时钟丢失标志位无法产生。