AVP32F379数字信号处理器

数据手册

编号：JXDZ3.590.022SJSC

进芯科技
ADVCHIP

进芯科技(湖南)股份有限公司

2026 年 03 月

V0.3

预览版

目 次

1 产品特征 1
2 应用 3
3 说明 4
4 功能框图 5
5 器件信息 6
6 器件比较 7
7 终端配置和功能 9
7.1 引脚图 9
7.2 信号说明 14
7.3 带有内部上拉和下拉的引脚 40
7.4 引脚多路复用 41
7.5 未使用引脚的连接 49
8 规格 50
8.1 绝对最大额定值 50
8.2 ESD 等级 - BGA337 51
8.3 ESD 等级- LQFP176/LQFP100 51
8.4 建议工作条件 52
8.5 功耗摘要 53
8.6 电气特征 58
8.7 热阻特征 59
8.8 散热设计注意事项 61
8.9 系统 61
8.10 模拟外设 99
8.11 控制外设 128
8.12 通信外设 147
9 详细说明 183
9.1 概述 183
9.2 功能框图 184
9.3 存储器 185
9.4 标识 193
9.5 总线架构- 外设连接 194
9.6 A2000 处理器 195
9.7 控制律加速器 197

9.8 直接存储器访问 198
9.9 处理器间通信模块 200
9.10 引导ROM 和外设引导 201
9.11 双代码安全模块 204
9.12 计时器 205
9.13 带有看门狗计时器的非可屏蔽中断 (NMIWD) 205
9.14 看门狗 206
9.15 可配置逻辑块 (CLB) 207
10 器件和文档支持 208
10.1 器件命名规则 208
10.2 标记 208
10.3 文档支持 209
11 机械、封装和可订购信息 210
11.1 封装信息 210

预览版

1 产品特征

- **双核架构**
  - 两个A2000 32 位CPU
  - 200MHz
  - IEEE 754 单精度浮点单元(FPU)
  - 三角函数加速器(TMU)
  - Viterbi/复杂数学单元(VCU-II)
- **两个可编程控制律加速器**(CLA)
  - 200MHz
  - IEEE 754 单精度浮点指令
  - 独立于主CPU 执行代码
- **片上存储器**
  - 1MB (512KW) 闪存（ECC 保护）
  - 204KB (102KW) RAM（ECC 保护或奇偶校验保护）
  - 支持第三方开发的双区安全
  - 唯一识别号
- **时钟和系统控制**
  - 两个内部零引脚10MHz 振荡器
  - 片上晶体振荡器
  - 窗口看门狗计时器模块
  - 丢失时钟检测电路
- **1.1V 内核、3.3V I/O 设计**
- **系统外设**
  - 两个支持ASRAM 和SDRAM 的外部存储器接口(EMIF)
  - 两个6 通道直接存储器存取(DMA) 控制器
  - 多达169 个具有输入滤波功能的独立可编程、多路复用通用输入/输出 (GPIO) 引脚
  - 扩展外设中断控制器(ePIE)
  - 支持多个具有外部唤醒功能的低功耗模式 (LPM)
- **通信外设**
  - USB 2.0 (MAC + PHY)
  - 支持12 引脚3.3V 兼容通用并行端口(uPP) 接口
  - 两个控制器局域网(CAN) 模块（引脚可引导）
  - 三个高速（高达 50MHz）SPI 端口（引脚可引导）
  - 两个多通道缓冲串行端口 (McBSP)
  - 四个串行通信接口(SCI/UART)（引脚可引导）
  - 两个I2C 接口（引脚可引导）
  - 一个具有灵活数据速率的控制器局域网 (CAN FD) 总线端口
- **模拟子系统**
  - 多达四个模数转换器(ADC)
    - 16 位模式
      - 每个为1.1MSPS（系统吞吐量高达 4.4MSPS）
      - 差分输入
      - 多达12 个外部通道
    - 12 位模式
      - 每个为3.5MSPS（系统吞吐量高达 14MSPS）
      - 单端输入
      - 多达24 个外部通道
    - 每个ADC 上有一个采样保持(S/H) 电路
    - ADC 转换的硬件集成后处理
      - 饱和失调电压校准
      - 设定点计算的误差
      - 具有中断功能的高电平、低电平和过零比较
      - 触发至采样延迟捕获
  - 八个具有12 位数模转换器(DAC) 参考的窗口比较器
  - 三个12 位缓冲DAC 输出
- **增强型控制外设**
  - 24 个具有增强特性的脉宽调制器(PWM) 通道
  - 16 个高分辨率脉宽调制器(HRPWM) 通道
    - 8 个PWM 模块的A、B 通道均具有高分辨率
    - 死区支持（在标准分辨率和高分辨率上）
  - 6 个增强型捕获(eCAP) 模块
  - 3 个增强型正交编码器脉冲(eQEP) 模块
  - 8 个Δ-Σ 滤波器模块(SDFM) 输入通道，每通道有 2 个并联滤波器
    - 标准SDFM 数据滤波
    - 比较器滤波器，用于在超出范围情况下进行快速响应
- **可配置逻辑块(CLB)**
  - 增强现有外设功能
  - 支持 Position Manager （位置管理器）解决方案
- **功能安全合规型**
  - 专为功能安全应用而开发

  - 系统功能符合 ASIL D、IEC 61508 SIL 3、IEC 60730 C 等级和 UL 1998 2 等级标准
  - 硬件完整性符合ASIL B 和SIL 2 要求
- **安全相关认证**
  - 计划进行 ISO 26262 ASIL B 级和IEC 61508SIL 2 级认证工作
- **封装选项：**
  - 无铅，绿色环保封装
  - BGA337
  - LQFP176
  - LQFP100
- **温度选项：**
  - S：–40°C 至 125°C
  - Q：–40°C 至 125°C（通过AEC-Q100 合格认证）

预览版

2 应用

- 中/短程雷达
- 牵引逆变器电机控制
- HVAC 大型商用电机控制
- 自动分拣设备
- CNC 控制
- 交流充电（桩）站
- 直流充电（桩）站
- 电动汽车充电站电源模块
- 能量存储电源转换系统 (PCS)
- 中央逆变器
- 太阳能电源优化器
- 串式逆变器
- 逆变器和电机控制
- 车载充电器 (OBC) 和无线充电器
- 线性电机分段控制器
- 伺服驱动器控制模块
- 交流输入BLDC 电机驱动器
- 直流输入BLDC 电机驱动器
- 工业交流/直流电源
- 三相UPS

预览版

3 说明

A2000 32 位微控制器针对处理、感应和驱动进行了优化，以提高实时控制应用（如工业电机驱动器、光伏逆变器和数字电源、电动汽车和运输、电机控制以及感应和信号处理）的闭环性能。

AVP32F379 是一款功能强大的 32 位浮点微控制器单元 (MCU)，专为工业电机驱动器、光伏逆变器和数字电源、电动汽车和运输以及感应和信号处理等高级闭环控制应用而设计。AVP32F379 支持新型双核 A2000 架构，显著提升了系统性能。集成式模拟和控制外设还允许设计人员整合控制架构，并消除了高端系统对多处理器的需求。

双实时控制子系统基于 32 位 A2000 浮点 CPU，每个内核均可提供 200MHz 的信号处理性能。A2000 CPU 通过新型 TMU 加速器和 VCU 加速器得到了进一步提升，TMU 加速器能够快速执行变换和转矩环路计算中常见的三角运算的算法；VCU 加速器能够缩短编码应用中常见的复杂数学运算的时间。

AVP32F379 微控制器产品系列具有两个 CLA 实时控制协处理器。CLA 是一款独立的 32 位浮点处理器，运行速度与主 CPU 相同。该 CLA 对外设触发器作出响应，并与主 A2000 CPU 同时执行代码。这种并行处理功能可以有效地将实时控制系统的计算性能提高一倍。通过利用 CLA 为时间关键型功能提供服务，主 A2000 CPU 自由地执行其他任务，如通信和诊断。双路 A2000+CLA 架构可在各种系统任务之间实现智能分区。例如，一个 A2000+CLA 内核可用于跟踪速度和位置，而另一个 A2000+CLA 内核则可用于控制转矩和电流环路。

AVP32F379 支持高达1MB (512KW) 且具有误差校正代码（ECC）的板载闪存以及高达204KB (102KW) 的SRAM。每个CPU 上还具有两个128 位安全区用于代码保护。

AVP32F379 MCU 上还集成了高性能模拟和控制外设以进一步实现系统整合。四个独立的 16 位 ADC 可准确、高效地管理多个模拟信号，从而最终提高系统吞吐量。新型Σ-Δ 滤波器模块(SDFM) 与Σ-Δ 调制器配合使用可实现隔离式电流并联测量。具有窗口比较器的比较器子系统 (CMPSS) 允许在超过或未满足电流限制条件的情况下对功率级进行保护。其他模拟和控制外设包含 DAC、PWM、eCAP、eQEP 以及其他外设。

EMIF、CAN 模块（符合 ISO 11898-1/CAN 2.0B 标准）等外设以及新型 uPP 接口扩展了 AVP32F379 的连接性。uPP 接口支持利用相似的 uPP 接口与 FPGA 或其他处理器实现高速并行连接。最后，具有 MAC 和 PHY 的 USB 2.0 端口使用户能够轻松地将通用串行总线 (USB) 连接功能添加到其应用中。

4 功能框图

图 4-1所示为 CPU系统及相关外设。




图 4-1 功能框图

5器件信息

器件信息

器件型号	封装	封装尺寸
AVP32F379BA337S/Q	BGA337	16.0mm × 16.0mm
AVP32F379QP176S/Q	LQFP176	24.0mm × 24.0mm
AVP32F379QP100S/Q	LQFP100	14.0mm × 14.0mm

预览版

6 器件比较

表 6-1列出了AVP32F379器件的特性。

表 6-1 器件比较

特性[1]				
封装类型 (BA 为 BGA 封装 QP 为 LQFP 封装)		**337 焊球BA**	**176 引脚QP**	**100 引脚QP**
处理器和加速器				
A2000	数量	2		
	频率 (MHz)	200		
	浮点单元 (FPU)	是		
	VCU-II	是		
	TMU - Type-0	是		
CLA - Type-1	数量	2		
	频率 (MHz)	200		
6 通道 DMA - Type-0		2		
存储器				
闪存（16 位字）		1MB (512KW) [每个 CPU 512KB (256KW)]		1MB (512KW) [每个 CPU 512KB (256KW)]
RAM（16 位字）	专用和本地共享 RAM	72KB (36KW) [每个 CPU 36KB (18KW)]		
	全局共享 RAM	128KB (64KW)		128KB (64KW)
	消息 RAM	4KB (2KW) [每个 CPU 2KB (1KW)]		
	总 RAM	204KB (102KW)		204KB (102KW)
片上闪存、RAM 和 OTP 模块的代码安全性		是		
引导 ROM		是		
系统				
可配置逻辑块 (CLB)		4 个逻辑块		否
32 位 CPU 计时器		6 个（每个 CPU 3 个）		
看门狗计时器		2 个（每个 CPU 1 个）		
非可屏蔽中断看门狗 (NMIWD) 计时器		2 个（每个 CPU 1 个）		
晶体振荡器/外部时钟输入		1		
0 引脚内部振荡器		2		
I/O 引脚（共用）	GPIO	169	97	41
外部中断		5		
EMIF	EMIF1（16 位或 32 位）	1		-
	EMIF2（16 位）	1	-	-
模拟外设				
ADC 16 位模式	MSPS	1.1		-
	转换时间 (ns)[2]	915		-
	输入引脚	24	20	-
	通道（差分）	12	9	–
ADC 12 位模式	MSPS	3.5		

特性[1]				
封装类型 (BA 为 BGA 封装 QP 为 LQFP 封装)		337 焊球BA	176 引脚QP	100 引脚QP
	转换时间 (ns)[2]	280		
	输入引脚	24	20	14
	通道（单端）	24	20	14
16 位或 12 位 ADC 的数量		4		-
仅 12 位 ADC 的数量		-		2
温度传感器		1		
CMPSS（每个 CMPSS 都有两个比较器和两个内部 DAC）		8		4
缓冲 DAC		3		
控制外设[3]				
eCAP 输入 - Type-0		6		
增强型脉宽调制器 (ePWM) 通道 - Type-4		24		15
eQEP 模块 - Type-0		3		2
高分辨率 ePWM 通道 - Type-4		16		9
SDFM 通道 - Type-0		8		6
通信外设[3]				
控制器局域网 (CAN) - Type-0[4]		2		
CAN FD - Type-0		1		
内部集成电路 (I2C) - Type-0		2		
多通道缓冲串行端口 (McBSP) - Type-1		2		
SCI - Type-0		4		3
串行外设接口 (SPI) - Type-2		3		
USB - Type-0		1		
uPP - Type-0		1		
温度和合格认证				
结温 (T_J)		-40°C 至 150°C		
尾缀S产品环境温度 (T_A)		-40°C 至 125°C		
尾缀Q产品环境温度 (T_A)		-40°C 至 125°C（通过AEC-Q100认证）		

(1) 类型变化代表外设模块中的主要功能特性差异。在一个外设类型内，器件之间会有细微差异，但不会影响模块的基本功能。

(2) 从采样保持窗口开始到下一次转换的采样保持窗口开始之间的时间。

(3) 对于采用多个封装的器件，较小封装中列出的外设数量会减少，因为较小封装中的可用器件引脚较少。与器件型号内提供的最大封装相比，器件内部存在的外设数量并未减少。有关确定哪些外设实例可以在较小封装中的引脚上访问，请参阅第7章节。

(4) CAN 模块使用称为“D_CAN”的IP。本文档交替使用名称“CAN” 和“D_CAN”来引用此外设。

7 终端配置和功能


7.1 引脚图

图 7-1 至**图 7-4** 为 337 焊球 BGA 全新细间距球栅阵列的终端分配。每个图显示了一个象限的终端分配。**图 7-5** 为176引脚热增强型薄型四方扁平封装上的引脚分配。**图 7-6**为 100 引脚热增强型薄型四方扁平封装上的引脚分配。

	1	2	3	4	5	6	7	8	9	10	
W	V_{SSA}	ADCINB1	ADCINB3	ADCINB5	V_{REFHIB}	V_{REFLOD}	V_{SS}	V_{DDIO}	GPIO128	GPIO116	W
V	V_{REFHIA}	ADCINB0	ADCINB2	ADCINB4	V_{REFHID}	V_{REFLOB}	V_{SSA}	GPIO124	GPIO127	GPIO131	V
U	ADCINA0	ADCINA2	ADCINA4	ADCIN15	ADCIND1	ADCIND3	ADCIND5	GPIO123	GPIO126	GPIO130	U
T	ADCINA1	ADCINA3	ADCINA5	ADCIN14	ADCIND0	ADCIND2	ADCIND4	GPIO122	GPIO125	GPIO129	T
R	V_{REFHIC}	V_{REFLOA}	ADCINC2	ADCINC4	V_{SSA}	V_{DDA}	V_{SS}	V_{SS}	V_{DDIO}	V_{DD}	R
P	V_{SSA}	V_{REFLOC}	ADCINC3	ADCINC5	V_{SSA}	V_{DDA}	V_{SS}	V_{SS}	V_{DDIO}	V_{DD}	P
N	V_{SS}	GPIO109	GPIO114	GPIO113	V_{SS}	V_{SS}	N				
M	V_{DDIO}	GPIO110	GPIO112	GPIO111	V_{DDIO}	V_{DDIO}	M	V_{SS}	V_{SS}	V_{SS}	M
L	GPIO27	GPIO106	GPIO107	GPIO108	V_{SS}	V_{SS}	L	V_{SS}	V_{SS}	V_{SS}	L
K	GPIO26	GPIO25	GPIO24	GPIO23	V_{DD}	V_{DD}	K	V_{SS}	V_{SS}	V_{SS}	K
	1	2	3	4	5	6	7	8	9	10	

A. GPIO 终端上仅显示GPIO 功能。有关完整的多路复用信号名称，请参阅第7.2.1节。


图 7-1 337焊球 BGA 全新细间距球栅阵列（底视图）- [象限 A]



	11	12	13	14	15	16	17	18	19	
W	GPIO29	FLT1	TDI	TMS	TDO	GPIO121	GPIO39	GPIO132	V_{SS}	W
V	GPIO28	GPIO115	FLT2	$\overline{TRST}$	TCK	GPIO36	GPIO40	GPIO134	V_{DDIO}	V
U	GPIO31	GPIO117	GPIO32	GPIO34	GPIO120	GPIO37	GPIO41	GPIO135	ERRORSTS	U
T	GPIO30	GPIO118	GPIO33	GPIO35	GPIO119	GPIO38	GPIO136	GPIO137	GPIO138	T
R	V_{DD3VFL}	V_{DD3VFL}	V_{DD}	V_{SS}	V_{SS}	GPIO48	GPIO49	GPIO50	GPIO51	R
P	V_{SS}	V_{SS}	V_{DD}	V_{SS}	V_{SS}	GPIO52	GPIO53	GPIO54	GPIO55	P
N	11	12	13	V_{DDIO}	V_{DDIO}	GPIO56	GPIO58	GPIO57	GPIO139	N
M	V_{SS}	V_{SS}	M	V_{SS}	V_{SS}	GPIO59	GPIO60	GPIO141	GPIO140	M
L	V_{SS}	V_{SS}	L	V_{DDIO}	V_{DDIO}	GPIO61	GPIO64	V_{SS}	GPIO142	L
K	V_{SS}	V_{SS}	K	V_{SS}	V_{SS}	GPIO65	GPIO66	GPIO44	GPIO45	K
	11	12	14	15	16	17	18	19		

A. GPIO 终端上仅显示GPIO 功能。有关完整的多路复用信号名称，请参阅第7.2.1节。

图 7-2 337焊球 BGA 全新细间距球栅阵列（底视图）- [象限 B]



	11	12	13	14	15	16	17	18	19	
J	V_{SS}	V_{SS}		V_{DD}	V_{DD}	GPIO63	GPIO62	VREGENZ	X2	J
H	V_{SS}	V_{SS}		V_{SS}	V_{SS}	V_{DDOSC}	V_{DDOSC}	V_{SSOSC}	V_{SSOSC}	H
G				V_{DD}	V_{DD}	V_{SS}	V_{SS}	GPIO133	X1	G
F	V_{DD}	V_{SS}	V_{DDIO}	V_{SS}	V_{SS}	V_{DDIO}	GPIO144	GPIO143	$\overline{XRS}$	F
E	V_{DD}	V_{SS}	V_{DDIO}	V_{SS}	V_{SS}	V_{DDIO}	GPIO145	GPIO47	GPIO46	E
D	GPIO87	GPIO156	GPIO152	GPIO148	GPIO80	GPIO75	GPIO147	GPIO146	GPIO42	D
C	GPIO86	GPIO155	GPIO151	GPIO83	GPIO79	GPIO76	GPIO74	GPIO68	GPIO43	C
B	GPIO85	GPIO154	GPIO150	GPIO82	GPIO78	GPIO72	GPIO71	GPIO69	GPIO67	B
A	GPIO84	GPIO153	GPIO149	GPIO81	GPIO77	GPIO73	GPIO70	V_{DDIO}	V_{SS}	A
	11	12	13	14	15	16	17	18	19	

A. GPIO 终端上仅显示GPIO 功能。有关完整的多路复用信号名称，请参阅第7.2.1节。


图 7-3 337焊球 BGA 全新细间距球栅阵列（底视图）- [象限 C]



	1	2	3	4	5	6	7	8	9	10	
J	GPIO103	GPIO104	GPIO105	GPIO22	VSS	VSS	J	VSS	VSS	VSS	J
H	GPIO100	GPIO101	GPIO102	NC	VDDIO	VDDIO	H	VSS	VSS	VSS	H
G	GPIO99	GPIO8	GPIO9	VDDIO	VDDIO	VDDIO	G				
F	GPIO98	GPIO20	GPIO21	VDDIO	VSS	VSS	VDDIO	VSS	VDD	VDDIO	F
E	GPIO16	GPIO17	GPIO18	GPIO19	VSS	VSS	VDDIO	VSS	VDD	VDDIO	E
D	GPIO13	GPIO14	GPIO15	GPIO168	GPIO166	GPIO89	GPIO5	GPIO1	GPIO162	GPIO159	D
C	GPIO11	GPIO12	GPIO96	GPIO167	GPIO165	GPIO88	GPIO4	GPIO0	GPIO161	GPIO158	C
B	VDDIO	GPIO10	GPIO95	GPIO93	GPIO91	GPIO7	GPIO3	GPIO164	GPIO160	GPIO157	B
A	VSS	GPIO97	GPIO94	GPIO92	GPIO90	GPIO6	GPIO2	GPIO163	VDDIO	VSS	A
	1	2	3	4	5	6	7	8	9	10	


A. GPIO 终端上仅显示GPIO 功能。有关完整的多路复用信号名称，请参阅第7.2.1节。

图 7-4 337焊球 BGA 全新细间距球栅阵列（底视图）- [象限 D]



A. GPIO 引脚上仅显示GPIO 功能。有关完整的多路复用信号名称，请参阅第7.2.1节。

图 7-5 176 引脚 PowerPAD 热增强型薄型四方扁平封装（顶视图）



A. GPIO 引脚上仅显示GPIO 功能。有关完整的多路复用信号名称，请参阅第7.2.1节。

图 7-6 100 引脚 PowerPAD HTQFP（顶视图）

备注

PowerPAD™ 封装的外露引线框裸片焊盘有两个功能：使芯片散热和为数字接地提供接地路径（通过专用引脚提供模拟接地）。因此，PowerPAD 应焊接到 PCB 的接地（GND）平面，因为这将提供数字接地路径和良好的热传导路径。为了使 PowerPAD 封装中设计的热效率得到最佳利用，在设计 PCB 时必须考虑到该技术。在 PowerPAD 主体正下方的 PCB 表面上需要散热焊盘。散热焊盘应焊接到 PowerPAD 封装的外露引线框裸片焊盘上；散热焊盘应尽可能大，以满足散热需求。应使用一组散热过孔将散热焊盘与电路板的内部 GND 平面连接。

7.2 信号说明

第7.2.1节描述了这些信号。除非另有说明，否则复位时默认为 GPIO 功能。下述列出的外设信号是备用功能。有些外设功能并不在所有器件上提供。详细信息请参阅表 6-1。所有 GPIO 引脚都为 I/O/Z 且有内部上拉电阻器，可在每个引脚上有选择性地启用/禁用。这一特性只适用于 GPIO 引脚。复位时上拉电阻器未启用。

7.2.1 信号说明

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
ADC、DAC 和比较器信号						
V_{REFHIA}		V1	37	19	I	ADC-A 高基准电压。必须由外部电路将此电压驱动至该引脚。对于 12 位模式，在此引脚上放置一个不小于1μF的电容器；对于 16 位模式，则放置一个不小于22μF 电容器。此电容器应放置在 V_{REFHIA} 和 V_{REFLOA} 引脚之间且尽可能靠近器件。 注意：请勿从外部加载此引脚。
V_{REFHIB}		W5	53	37	I	ADC-B 高基准电压。必须由外部电路将此电压驱动至该引脚。对于 12 位模式，在此引脚上放置一个不小于1μF的电容器；对于 16 位模式，则放置一个不小于22μF的电容器。此电容器应放置在 V_{REFHIB} 和 V_{REFLOB} 引脚之间且尽可能靠近器件。 注意：请勿从外部加载此引脚。
V_{REFHIC}		R1	35	_	I	ADC-C 高基准电压。必须由外部电路将此电压驱动至该引脚。对于 12 位模式，在此引脚上放置一个不小于1μF的电容器；对于 16 位模式，则放置一个 不小于22μF的电容器。此电容器应放置在 V_{REFHIC} 和 V_{REFLOC} 引脚之间且尽可能靠近器件。 注意：请勿从外部加载此引脚。
V_{REFHID}		V5	55	_	I	ADC-D 高基准电压。必须由外部电路将此电压驱动至该引脚。对于 12 位模式，在此引脚上放置一个不小于1μF的电容器；对于16 位模式，则放置一个不小于22μF 电容器。此电容器应放置在 V_{REFHID} 和 V_{REFLOD} 引脚之间且尽可能靠近器件。 注意：请勿从外部加载此引脚。
V_{REFLOA}		R2	33	17	I	ADC-A 低基准电压。 在LQFP100 封装上，引脚17 双键连接至V_{SSA} 和V_{REFLOA}。在 LQFP100 封装上，引脚17 必须连接到系统板上的V_{SSA} 。
V_{REFLOB}		V6	50	34	I	ADC-B 低基准电压
V_{REFLOC}		P2	32	–	I	ADC-C 低基准电压
V_{REFLOD}		W6	51	–	I	ADC-D 低基准电压
ADCIN14 CMPIN4P		T4	44	26	I I	到所有ADC 的输入14。此引脚可用作通用ADCIN 引脚或可用于通过外部基准对所有ADC 进行校准（无论是单端输入还是差分输入）。 比较器4 正输入
ADCIN15 CMPIN4N		U4	45	27	I I	到所有ADC 的输入15。此引脚可用作通用ADCIN 引脚或可用于通过外部基准对ADC 进行校准（无论是单端输入还是差分输入）。 比较器4 负输入
ADCINA0 DACOUTA		U1	43	25	I O	ADC-A 输入0。在ADC 输入或DAC 输出模式中，此引脚上有一个无法禁用的 50kΩ 内部下拉电阻器。 DAC-A 输出
ADCINA1 DACOUTB		T1	42	24	I O	ADC-A 输入1。在ADC 输入或DAC 输出模式中，此引脚上有一个无法禁用的 50kΩ 内部下拉电阻器。 DAC-B 输出

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
ADCINA2 CMPIN1P		U2	41	23	I I	ADC-A 输入2 比较器1 输入正端
ADCINA3 CMPIN1N		T2	40	22	I I	ADC-A 输入3 比较器1 输入负端
ADCINA4 CMPIN2P		U3	39	21	I I	ADC-A 输入4 比较器2 输入正端
ADCINA5 CMPIN2N		T3	38	20	I I	ADC-A 输入5 比较器2 输入负端
ADCINB0 VDAC		V2	46	28	I I	ADC-B 输入0。在ADC 输入或DAC 基准模式中，此引脚上有一个连接至V_{SSA} 且无法禁用的100pF 电容器。如果将此引脚用作片上DAC 的基准，请在此引脚上放置一个不小于 1μF 的电容器。 片上DAC 的可选外部基准电压。在ADC 输入或DAC 基准模式中，此引脚上有一个连接至 V_{SSA} 且无法禁用的100pF 电容器。如果将此引脚用作片上DAC 的基准，请在此引脚上放置一个不小于 1μF 的电容器。
ADCINB1 DACOUTC		W2	47	29	I O	ADC-B 输入1。在ADC 输入或DAC 输出模式中，此引脚上有一个无法禁用的 50kΩ 内部下拉电阻器。 DAC-C 输出
ADCINB2 CMPIN3P		V3	48	30	I I	ADC-B 输入2 比较器3 输入正端
ADCINB3 CMPIN3N		W3	49	31	I I	ADC-B 输入3 比较器3 输入负端
ADCINB4		V4	–	32	I	ADC-B 输入4
ADCINB5		W4	–	33	I	ADC-B 输入5
ADCINC2 CMPIN6P		R3	31	–	I I	ADC-C 输入2 比较器6 输入正端
ADCINC3 CMPIN6N		P3	30	–	I I	ADC-C 输入3 比较器6 输入负端
ADCINC4 CMPIN5P		R4	29	–	I I	ADC-C 输入4 比较器5 输入正端
ADCINC5 CMPIN5N		P4	–	–	I I	ADC-C 输入5 比较器5 输入负端
ADCIND0 CMPIN7P		T5	56	–	I I	ADC-D 输入0 比较器7 输入正端
ADCIND1 CMPIN7N		U5	57	–	I I	ADC-D 输入1 比较器7 输入负端
ADCIND2 CMPIN8P		T6	58	–	I I	ADC-D 输入2 比较器8 输入正端
ADCIND3 CMPIN8N		U6	59	–	I I	ADC-D 输入3 比较器8 输入负端
ADCIND4		T7	60	–	I	ADC-D 输入4
ADCIND5		U7	–	–	I	ADC-D 输入5

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
GPIO和外设信号						
GPIO0	0，4，8，12	C8	160	–	I/O	通用输入/输出端口0
EPWM1A	1				O	增强型PWM1 输出端口A（支持HRPWM）
SDAA	6				I/OD	I2C-A 数据漏极开路双向端口
GPIO1	0，4，8，12	D8	161	–	I/O	通用输入/输出1
EPWM1B	1				O	增强型PWM1 输出端口B（支持HRPWM）
MFSRB	3				I/O	McBSP-B 接收帧同步
SCLA	6				I/OD	I2C-A 时钟漏极开路双向端口
GPIO2	0，4，8，12	A7	162	91	I/O	通用输入/输出2
EPWM2A	1				O	增强型PWM2 输出端口A（支持HRPWM）
CANFD_TX	2					CANFD发送
OUTPUTXBAR1	5				O	输出XBAR 的输出端口1
SDAB	6				I/OD	I2C-B 数据漏极开路双向端口
GPIO3	0，4，8，12	B7	163	92	I/O	通用输入/输出3
EPWM2B	1				O	增强型PWM2 输出端口B（支持HRPWM）
OUTPUTXBAR2	2				O	输出XBAR 的输出端口2
MCLKRB	3				I/O	McBSP-B 接收时钟
OUTPUTXBAR2	5				O	输出XBAR 的输出端口2
SCLB	6				I/OD	I2C-B 时钟漏极开路双向端口
CANFD_RX	7					CANFD接收
GPIO4	0，4，8，12	C7	164	93	I/O	通用输入/输出端口4
EPWM3A	1				O	增强型PWM3 输出端口A（支持HRPWM）
OUTPUTXBAR3	5				O	输出XBAR 的输出端口3
CANTXA	6				O	CAN-A 发送
GPIO5	0，4，8，12	D7	165	–	I/O	通用输入/输出端口5
EPWM3B	1				O	增强型PWM3 输出端口B（支持HRPWM）
MFSRA	2				I/O	McBSP-A 接收帧同步
OUTPUTXBAR3	3				O	输出XBAR 的输出端口3
CANRXA	6				I	CAN-A 接收
GPIO6	0，4，8，12	A6	166	–	I/O	通用输入/输出端口6
EPWM4A	1				O	增强型PWM4 输出端口A（支持HRPWM）
OUTPUTXBAR4	2				O	输出XBAR 的输出端口4
EXTSYNCOUT	3				O	外部ePWM 同步脉冲输出
EQEP3A	5				I	增强型QEP3 输入端口A
CANTXB	6				O	CAN-B 发送

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
GPIO7	0，4，8，12	B6	167	–	I/O	通用输入/输出端口7
EPWM4B	1				O	增强型PWM4 输出端口B（支持HRPWM）
MCLKRA	2				I/O	McBSP-A 接收时钟
OUTPUTXBAR5	3				O	输出XBAR 的输出端口5
EQEP3B	5				I	增强型QEP3 输入端口B
CANRXB	6				I	CAN-B 接收
GPIO8	0，4，8，12	G2	18	–	I/O	通用输入/输出端口8
EPWM5A	1				O	增强型PWM5 输出端口A（支持HRPWM）
CANTXB	2				O	CAN-B 发送
ADCSOCAO	3				O	外部ADC 的ADC 转换启动A 输出
EQEP3S	5				I/O	增强型QEP3 选通
SCITXDA	6				O	SCI-A 发送数据
GPIO9	0，4，8，12	G3	19	–	I/O	通用输入/输出9
EPWM5B	1				O	增强型PWM5 输出端口B（支持HRPWM）
SCITXDB	2				O	SCI-B 发送数据
OUTPUTXBAR6	3				O	输出XBAR 的输出端口6
EQEP3I	5				I/O	增强型QEP3 索引
SCIRXDA	6				I	SCI-A 接收数据
GPIO10	0，4，8，12	B2	1	100	I/O	通用输入/输出端口10
EPWM6A	1				O	增强型PWM6 输出端口A（支持HRPWM）
CANRXB	2				I	CAN-B 接收
ADCSOCBO	3				O	外部ADC 的ADC 转换启动B 输出
EQEP1A	5				I	增强型QEP1 输入端口A
SCITXDB	6				O	SCI-B 发送数据
UPP-WAIT	15				I/O	通用并行端口等待。接收器生效以请求暂停传输。
GPIO11	0，4，8，12	C1	2	1	I/O	通用输入/输出端口11
EPWM6B	1				O	增强型PWM6 输出端口B（支持HRPWM）
SCIRXDB	2，6				I	SCI-B 接收数据
OUTPUTXBAR7	3				O	输出XBAR 的输出端口7
EQEP1B	5				I	增强型QEP1 输入端口B
UPP-START	15				I/O	通用并行端口开始。发送器在DMA 线开始时生效。
GPIO12	0，4，8，12	C2	4	3	I/O	通用输入/输出端口12
EPWM7A	1				O	增强型PWM7 输出端口A（支持HRPWM）
CANTXB	2				O	CAN-B 发送
MDXB	3				O	McBSP-B 发送串行数据
EQEP1S	5				I/O	增强型QEP1 选通
SCITXDC	6				O	SCI-C 发送数据
UPP-ENA	15				I/O	通用并行端口使能。发送器在数据总线处于运行状态时生效。

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
GPIO13	0，4，8，12				I/O	通用输入/输出端口13
EPWM7B	1				O	增强型PWM7 输出端口B（支持HRPWM）
CANRXB	2				I	CAN-B 接收
MDRB	3	D1	5	4	I	McBSP-B 接收串行数据
EQEP1I	5				I/O	增强型QEP1 索引
SCIRXDC	6				I	SCI-C 接收数据
UPP-D7	15				I/O	通用并行端口数据线7
GPIO14	0，4，8，12				I/O	通用输入/输出14
EPWM8A	1				O	增强型PWM8 输出A（支持HRPWM）
SCITXDB	2	D2	6	5	O	SCI-B 发送数据
MCLKXB	3				I/O	McBSP-B 发送时钟
CANFD_TX	5					CANFD发送
OUTPUTXBAR3	6				O	输出XBAR 的输出3
UPP-D6	15				I/O	通用并行端口数据线6
GPIO15	0，4，8，12				I/O	通用输入/输出端口15
EPWM8B	1				O	增强型PWM8 输出端口B（支持HRPWM）
SCIRXDB	2	D3	7	6	I	SCI-B 接收数据
MFSXB	3				I/O	McBSP-B 发送帧同步
CANFD_RX	5					CANFD接收
OUTPUTXBAR4	6				O	输出XBAR 的输出端口4
UPP-D5	15				I/O	通用并行端口数据线5
GPIO16	0，4，8，12				I/O	通用输入/输出端口16
SPISIMOA	1				I/O	SPI-A 从器件输入，主器件输出
CANTXB	2				O	CAN-B 发送
OUTPUTXBAR7	3	E1	8	7	O	输出XBAR 的输出端口7
EPWM9A	5				O	增强型PWM9 输出端口A
SD1_D1	7				I	Σ-Δ1 通道1 数据输入
UPP-D4	15				I/O	通用并行端口数据线4
GPIO17	0，4，8，12				I/O	通用输入/输出端口17
SPISOMIA	1				I/O	SPI-A 从器件输出，主器件输入
CANRXB	2				I	CAN-B 接收
OUTPUTXBAR8	3	E2	9	8	O	输出XBAR 的输出端口8
EPWM9B	5				O	增强型PWM9 输出端口B
SD1_C1	7				I	Σ-Δ1 通道1 时钟输入
UPP-D3	15				I/O	通用并行端口数据线3

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
GPIO18	0，4，8，12	E3	10	9	I/O	通用输入/输出端口18
SPICLKA	1				I/O	SPI-A 时钟
SCITXDB	2				O	SCI-B 发送数据
CANRXA	3				I	CAN-A 接收
EPWM10A	5				O	增强型PWM10 输出端口A
SD1_D2	7				I	Σ-Δ1 通道2 数据输入
UPP-D2	15				I/O	通用并行端口数据线2
GPIO19	0，4，8，12	E4	12	11	I/O	通用输入/输出端口19
SPISTEA	1				I/O	SPI-A 从器件发送使能
SCIRXDB	2				I	SCI-B 接收数据
CANTXA	3				O	CAN-A 发送
EPWM10B	5				O	增强型PWM10 输出端口B
SD1_C2	7				I	Σ-Δ1 通道2 时钟输入
UPP-D1	15				I/O	通用并行端口数据线1
GPIO20	0，4，8，12	F2	13	12	I/O	通用输入/输出端口20
EQEP1A	1				I	增强型QEP1 输入端口A
MDXA	2				O	McBSP-A 发送串行数据
CANTXB	3				O	CAN-B 发送
EPWM11A	5				O	增强型PWM11 输出端口A
SD1_D3	7				I	Σ-Δ1 通道3 数据输入
UPP-D0	15				I/O	通用并行端口数据线0
GPIO21	0，4，8，12	F3	14	13	I/O	通用输入/输出端口21
EQEP1B	1				I	增强型QEP1 输入端口B
MDRA	2				I	McBSP-A 接收串行数据
CANRXB	3				I	CAN-B 接收
EPWM11B	5				O	增强型PWM11 输出端口B
SD1_C3	7				I	Σ-Δ1 通道3 时钟输入
UPP-CLK	15				I/O	通用并行端口发送时钟
GPIO22	0，4，8，12	J4	22	–	I/O	通用输入/输出端口22
EQEP1S	1				I/O	增强型QEP1 选通
MCLKXA	2				I/O	McBSP-A 发送时钟
SCITXDB	3				O	SCI-B 发送数据
EPWM12A	5				O	增强型PWM12 输出端口A
SPICLKB	6				I/O	SPI-B 时钟

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
SD1_D4	7				I	Σ-Δ1 通道4 数据输入
GPIO23	0，4，8，12	K4	23	–	I/O	通用输入/输出端口23
EQEP1I	1				I/O	增强型QEP1 索引
MFSXA	2				I/O	McBSP-A 发送帧同步
SCIRXDB	3				I	SCI-B 接收数据
EPWM12B	5				O	增强型PWM12 输出端口B
$\overline{\text{SPISTEB}}$	6				I/O	SPI-B 从器件发送使能
SD1_C4	7				I	Σ-Δ1 通道4 时钟输入
GPIO24	0，4，8，12	K3	24	–	I/O	通用输入/输出端口24
OUTPUTXBAR1	1				O	输出XBAR 的输出端口1
EQEP2A	2				I	增强型QEP2 输入端口A
MDXB	3				O	McBSP-B 发送串行数据
SPISIMOB	6				I/O	SPI-B 从器件输入，主器件输出
SD2_D1	7				I	Σ-Δ2 通道1 数据输入
GPIO25	0，4，8，12	K2	25	–	I/O	通用输入/输出端口25
OUTPUTXBAR2	1				O	输出XBAR 的输出端口2
EQEP2B	2				I	增强型QEP2 输入端口B
MDRB	3				I	McBSP-B 接收串行数据
SPISOMIB	6				I/O	SPI-B 从器件输出，主器件输入
SD2_C1	7				I	Σ-Δ2 通道1 时钟输入
GPIO26	0，4，8，12	K1	27	–	I/O	通用输入/输出端口26
OUTPUTXBAR3	1				O	输出XBAR 的输出端口3
EQEP2I	2				I/O	增强型QEP2 索引
MCLKXB	3				I/O	McBSP-B 发送时钟
OUTPUTXBAR3	5				O	输出XBAR 的输出端口3
SPICLKB	6				I/O	SPI-B 时钟
SD2_D2	7				I	Σ-Δ2 通道2 数据输入
GPIO27	0，4，8，12	L1	28	–	I/O	通用输入/输出端口27
OUTPUTXBAR4	1				O	输出XBAR 的输出端口4
EQEP2S	2				I/O	增强型QEP2 选通
MFSXB	3				I/O	McBSP-B 发送帧同步
OUTPUTXBAR4	5				O	输出XBAR 的输出端口4
$\overline{\text{SPISTEB}}$	6				I/O	SPI-B 从器件发送使能
SD2_C2	7				I	Σ-Δ2 通道2 时钟输入
GPIO28	0，4，8，12	V11	64	–	I/O	通用输入/输出端口28
SCIRXDA	1				I	SCI-A 接收数据
$\overline{\text{EM1CS4}}$	2				O	外部存储器接口1 芯片选择4
CANFD_TX	3					CANFD发送

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
OUTPUTXBAR5	5				O	输出XBAR 的输出端口5
EQEP3A	6				I	增强型QEP3 输入端口A
SD2_D3	7				I	Σ-Δ2 通道3 数据输入
GPIO29	0，4，8，12	W11	65	–	I/O	通用输入/输出端口29
SCITXDA	1				O	SCI-A 发送数据
EM1SDCKE	2				O	外部存储器接口1 SDRAM 时钟使能
CANFD_RX	3					CANFD接收
OUTPUTXBAR6	5				O	输出XBAR 的输出端口6
EQEP3B	6				I	增强型QEP3 输入端口B
SD2_C3	7				I	Σ-Δ2 通道3 时钟输入
GPIO30	0，4，8，12	T11	63	–	I/O	通用输入/输出端口30
CANRXA	1				I	CAN-A 接收
EM1CLK	2				O	外部存储器接口1 时钟
OUTPUTXBAR7	5				O	输出XBAR 的输出端口7
EQEP3S	6				I/O	增强型QEP3 选通
SD2_D4	7				I	Σ-Δ2 通道4 数据输入
GPIO31	0，4，8，12	U11	66	–	I/O	通用输入/输出端口31
CANTXA	1				O	CAN-A 发送
$\overline{\text{EM1WE}}$	2				O	外部存储器接口1 写入使能
OUTPUTXBAR8	5				O	输出XBAR 的输出端口8
EQEP3I	6				I/O	增强型QEP3 索引
SD2_C4	7				I	Σ-Δ2 通道4 时钟输入
GPIO32	0，4，8，12	U13	67	–	I/O	通用输入/输出端口32
SDAA	1				I/OD	I2C-A 数据漏极开路双向端口
$\overline{\text{EM1CS0}}$	2				O	外部存储器接口1 芯片选择0
GPIO33	0，4，8，12	T13	69	–	I/O	通用输入/输出端口33
SCLA	1				I/OD	I2C-A 时钟漏极开路双向端口
EM1RNW	2				O	外部存储器接口1 读/不写
GPIO34	0，4，8，12	U14	70	–	I/O	通用输入/输出端口34
OUTPUTXBAR1	1				O	输出XBAR 的输出端口1
$\overline{\text{EM1CS2}}$	2				O	外部存储器接口1 芯片选择2
SDAB	6				I/OD	I2C-B 数据漏极开路双向端口
GPIO35	0，4，8，12	T14	71	–	I/O	通用输入/输出端口35
SCIRXDA	1				I	SCI-A 接收数据
$\overline{\text{EM1CS3}}$	2				O	外部存储器接口1 芯片选择3
SCLB	6				I/OD	I2C-B 时钟漏极开路双向端口
GPIO36	0，4，8，12	V16	83	–	I/O	通用输入/输出端口36
SCITXDA	1				O	SCI-A 发送数据

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
EM1WAIT	2				I	外部存储器接口1 异步SRAM WAIT
CANRXA	6				I	CAN-A 接收
GPIO37	0，4，8，12	U16	84	–	I/O	通用输入/输出端口37
OUTPUTXBAR2	1				O	输出XBAR 的输出端口2
$\overline{\text{EM1OE}}$	2				O	外部存储器接口1 输出使能
CANTXA	6				O	CAN-A 发送
GPIO38	0，4，8，12	T16	85	–	I/O	通用输入/输出端口38
EM1A0	2				O	外部存储器接口1 地址线0
SCITXDC	5				O	SCI-C 发送数据
CANTXB	6				O	CAN-B 发送
GPIO39	0，4，8，12	W17	86	–	I/O	通用输入/输出端口39
EM1A1	2				O	外部存储器接口1 地址线1
SCIRXDC	5				I	SCI-C 接收数据
CANRXB	6				I	CAN-B 接收
GPIO40	0，4，8，12	V17	87	–	I/O	通用输入/输出端口40
EM1A2	2				O	外部存储器接口1 地址线2
SDAB	6				I/OD	I2C-B 数据漏极开路双向端口
GPIO41	0，4，8，12	U17	89	51	I/O	通用输入/输出端口41。对于使用休眠低功耗模式的应用，此引脚用作$\overline{\text{GPIOHIBWAKE}}$信号。有关详细信息，请参阅《AVP32F379技术参考手册》的“系统控制”一章中的“低功耗模式”小节。
EM1A3	2				O	外部存储器接口 1 地址线 3
SCLB	6				I/OD	I2C-B 时钟漏极开路双向端口
GPIO42	0，4，8，12	D19	130	73	I/O	通用输入/输出端口42
SDAA	6				I/OD	I2C-A 数据漏极开路双向端口
SCITXDA	15				O	SCI-A 发送数据
USB0DM	模拟				I/O	USB PHY 差分数据
GPIO43	0，4，8，12	C19	131	74	I/O	通用输入/输出端口43
SCLA	6				I/OD	I2C-A 时钟漏极开路双向端口
SCIRXDA	15				I	SCI-A 接收数据
USB0DP	模拟				I/O	USB PHY 差分数据
GPIO44	0，4，8，12	K18	113	–	I/O	通用输入/输出端口44
EM1A4	2				O	外部存储器接口1 地址线4
GPIO45	0，4，8，12	K19	115	–	I/O	通用输入/输出端口45
EM1A5	2				O	外部存储器接口1 地址线5
GPIO46	0，4，8，12	E19	128	–	I/O	通用输入/输出端口46
EM1A6	2				O	外部存储器接口1 地址线6
SCIRXDD	6				I	SCI-D 接收数据

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
GPIO47	0，4，8，12	E18	129	–	I/O	通用输入/输出端口47
EM1A7	2				O	外部存储器接口1 地址线7
SCITXDD	6				O	SCI-D 发送数据
GPIO48	0，4，8，12	R16	90	–	I/O	通用输入/输出端口48
OUTPUTXBAR3	1				O	输出XBAR 的输出端口3
EM1A8	2				O	外部存储器接口1 地址线8
SCITXDA	6				O	SCI-A 发送数据
SD1_D1	7				I	Σ-Δ1 通道1 数据输入
GPIO49	0，4，8，12	R17	93	–	I/O	通用输入/输出端口49
OUTPUTXBAR4	1				O	输出XBAR 的输出端口4
EM1A9	2				O	外部存储器接口1 地址线9
SCIRXDA	6				I	SCI-A 接收数据
SD1_C1	7				I	Σ-Δ1 通道1 时钟输入
GPIO50	0，4，8，12	R18	94	–	I/O	通用输入/输出端口50
EQEP1A	1				I	增强型QEP1 输入端口A
EM1A10	2				O	外部存储器接口1 地址线10
SPISIMOC	6				I/O	SPI-C 从器件输入，主器件输出
SD1_D2	7				I	Σ-Δ1 通道2 数据输入
GPIO51	0，4，8，12	R19	95	–	I/O	通用输入/输出端口51
EQEP1B	1				I	增强型QEP1 输入端口B
EM1A11	2				O	外部存储器接口1 地址线11
SPISOMIC	6				I/O	SPI-C 从器件输出，主器件输入
SD1_C2	7				I	Σ-Δ1 通道2 时钟输入
GPIO52	0，4，8，12	P16	96	–	I/O	通用输入/输出端口52
EQEP1S	1				I/O	增强型QEP1 选通信号
EM1A12	2				O	外部存储器接口1 地址线12
SPICLKC	6				I/O	SPI-C 时钟
SD1_D3	7				I	Σ-Δ1 通道3 数据输入
GPIO53	0，4，8，12	P17	97	–	I/O	通用输入/输出端口53
EQEP1I	1				I/O	增强型QEP1 索引信号
EM1D31	2				I/O	外部存储器接口1 数据线31
EM2D15	3				I/O	外部存储器接口2 数据线15
SPISTEC	6				I/O	SPI-C 从器件发送使能
SD1_C3	7				I	Σ-Δ1 通道3 时钟输入
GPIO54	0，4，8，12				I/O	通用输入/输出端口54
SPISIMOA	1				I/O	SPI-A 从器件输入，主器件输出

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
EM1D30	2	P18	98	–	I/O	外部存储器接口1 数据线30
EM2D14	3				I/O	外部存储器接口2 数据线14
EQEP2A	5				I	增强型QEP2 输入端口A
SCITXDB	6				O	SCI-B 发送数据
SD1_D4	7				I	Σ-Δ1 通道4 数据输入
GPIO55	0，4，8，12	P19	100	–	I/O	通用输入/输出端口55
SPISOMIA	1				I/O	SPI-A 从器件输出，主器件输入
EM1D29	2				I/O	外部存储器接口1 数据线29
EM2D13	3				I/O	外部存储器接口2 数据线13
EQEP2B	5				I	增强型QEP2 输入端口B
SCIRXDB	6				I	SCI-B 接收数据
SD1_C4	7				I	Σ-Δ1 通道4 时钟输入
GPIO56	0，4，8，12	N16	101	–	I/O	通用输入/输出端口56
SPICLKA	1				I/O	SPI-A 时钟
EM1D28	2				I/O	外部存储器接口1 数据线28
EM2D12	3				I/O	外部内存接口2 数据线12
EQEP2S	5				I/O	增强型QEP2 选通信号
SCITXDC	6				O	SCI-C 发送数据
SD2_D1	7				I	Σ-Δ2 通道1 数据输入
GPIO57	0，4，8，12	N18	102	–	I/O	通用输入/输出端口57
$\overline{\text{SPISTEA}}$	1				I/O	SPI-A 从器件发送使能
EM1D27	2				I/O	外部存储器接口1 数据线27
EM2D11	3				I/O	外部存储器接口2 数据线11
EQEP2I	5				I/O	增强型QEP2 索引信号
SCIRXDC	6				I	SCI-C 接收数据
SD2_C1	7				I	Σ-Δ2 通道1 时钟输入
GPIO58	0，4，8，12	N17	103	52	I/O	通用输入/输出端口58
MCLKRA	1				I/O	McBSP-A 接收时钟
EM1D26	2				I/O	外部存储器接口1 数据线26
EM2D10	3				I/O	外部存储器接口2 数据线10
OUTPUTXBAR1	5				O	输出XBAR 的输出端口1
SPICLKB	6				I/O	SPI-B 时钟
SD2_D2	7				I	Σ-Δ2 通道2 数据输入
SPISIMOA	15				I/O	SPI-A 从器件输入，主器件输出(2)
GPIO59	0，4，8，12	M16	104	53	I/O	通用输入/输出端口59(3)
MFSRA	1				I/O	McBSP-A 接收帧同步
EM1D25	2				I/O	外部存储器接口1 数据线25
EM2D9	3				I/O	外部存储器接口2 数据线9
OUTPUTXBAR2	5				O	输出XBAR 的输出端口2

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
$\overline{\text{SPISTEB}}$	6				I/O	SPI-B 从器件发送使能
SD2_C2	7				I	Σ-Δ2 通道2 时钟输入
SPISOMIA	15				I/O	SPI-A 从器件输出，主器件输入(2)
GPIO60	0，4，8，12	M17	105	54	I/O	通用输入/输出端口60
MCLKRB	1				I/O	McBSP-B 接收时钟
EM1D24	2				I/O	外部存储器接口1 数据线24
EM2D8	3				I/O	外部存储器接口2 数据线8
OUTPUTXBAR3	5				O	输出XBAR 的输出端口3
SPISIMOB	6				I/O	SPI-B 从器件输入，主器件输出
SD2_D3	7				I	Σ-Δ2 通道3 数据输入
SPICLKA	15				I/O	SPI-A 时钟(2)
GPIO61	0，4，8，12	L16	107	56	I/O	通用输入/输出端口61(3)
MFSRB	1				I/O	McBSP-B 接收帧同步
EM1D23	2				I/O	外部存储器接口1 数据线23
EM2D7	3				I/O	外部存储器接口2 数据线7
OUTPUTXBAR4	5				O	输出XBAR 的输出端口4
SPISOMIB	6				I/O	SPI-B 从器件输出，主器件输入
SD2_C3	7				I	Σ-Δ2 通道3 时钟输入
$\overline{\text{SPISTEA}}$	15				I/O	SPI-A 从器件发送使能(2)
GPIO62	0，4，8，12	J17	108	57	I/O	通用输入/输出端口62
SCIRXDC	1				I	SCI-C 接收数据
EM1D22	2				I/O	外部存储器接口1 数据线22
EM2D6	3				I/O	外部存储器接口2 数据线6
EQEP3A	5				I	增强型QEP3 输入端口A
CANRXA	6				I	CAN-A 接收
SD2_D4	7				I	Σ-Δ2 通道4 数据输入
GPIO63	0，4，8，12	J16	109	58	I/O	通用输入/输出端口63
SCITXDC	1				O	SCI-C 发送数据
EM1D21	2				I/O	外部存储器接口1 数据线21
EM2D5	3				I/O	外部存储器接口2 数据线5
EQEP3B	5				I	增强型QEP3 输入端口B
CANTXA	6				O	CAN-A 发送
SD2_C4	7				I	Σ-Δ2 通道4 时钟输入
SPISIMOB	15				I/O	SPI-B 从器件输入，主器件输出(2)
GPIO64	0，4，8，12	L17	110	59	I/O	通用输入/输出端口64(3)
CANFD_TX	1					CANFD发送
EM1D20	2				I/O	外部存储器接口1 数据线20
EM2D4	3				I/O	外部内存接口2 数据线4

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
EQEP3S	5				I/O	增强型QEP3 选通信号
SCIRXDA	6				I	SCI-A 接收数据
SPISOMIB	15				I/O	SPI-B 从器件输出，主器件输入[2]
GPIO65	0，4，8，12	K16	111	60	I/O	通用输入/输出端口65
CANFD_RX	1					CANFD接收
EM1D19	2				I/O	外部存储器接口1 数据线19
EM2D3	3				I/O	外部内存接口2 数据线3
EQEP3I	5				I/O	增强型QEP3 索引信号
SCITXDA	6				O	SCI-A 发送数据
SPICLKB	15				I/O	SPI-B 时钟[2]
GPIO66	0，4，8，12	K17	112	61	I/O	通用输入/输出端口66[3]
EM1D18	2				I/O	外部存储器接口1 数据线18
EM2D2	3				I/O	外部内存接口2 数据线2
SDAB	6				I/OD	I2C-B 数据漏极开路双向端口
$\overline{\text{SPISTEB}}$	15				I/O	SPI-B 从器件发送使能[2]
GPIO67	0，4，8，12	B19	132	–	I/O	通用输入/输出端口67
EM1D17	2				I/O	外部存储器接口1 数据线17
EM2D1	3				I/O	外部内存接口2 数据线1
GPIO68	0，4，8，12	C18	133	–	I/O	通用输入/输出端口68
EM1D16	2				I/O	外部存储器接口1 数据线16
EM2D0	3				I/O	外部内存接口2 数据线0
GPIO69	0，4，8，12	B18	134	75	I/O	通用输入/输出端口69
EM1D15	2				I/O	外部存储器接口1 数据线15
SCLB	6				I/OD	I2C-B 时钟漏极开路双向端口
SPISIMOC	15				I/O	SPI-C 从器件输入，主器件输出[2]
GPIO70	0，4，8，12	A17	135	76	I/O	通用输入/输出端口70[3]
EM1D14	2				I/O	外部存储器接口1 数据线14
CANRXA	5				I	CAN-A 接收
SCITXDB	6				O	SCI-B 发送数据
SPISOMIC	15				I/O	SPI-C 从器件输出，主器件输入[2]
GPIO71	0，4，8，12	B17	136	77	I/O	通用输入/输出端口71
EM1D13	2				I/O	外部存储器接口1 数据线13
CANTXA	5				O	CAN-A 发送
SCIRXDB	6				I	SCI-B 接收数据
SPICLKC	15				I/O	SPI-C 时钟[2]
GPIO72	0，4，8，12				I/O	通用输入/输出端口72。[3]这是出厂默认引导模式选择引脚1。

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
EM1D12	2	B16	139	80	I/O	外部存储器接口1 数据线12
CANTXB	5				O	CAN-B 发送
SCITXDC	6				O	SCI-C 发送数据
$\overline{\text{SPISTEC}}$	15				I/O	SPI-C 从器件发送使能(2)
GPIO73	0，4，8，12	A16	140	81	I/O	通用输入/输出端口73
EM1D11	2				I/O	外部存储器接口1 数据线11
XCLKOUT	3				O/Z	外部时钟输出。此引脚从器件中输出所选时钟信号的分频版本。使用 CLKSRCCTL3.XCLKOUTSEL 位字段选择时钟信号，而使用 XCLKOUTDIVSEL.XCLKOUTDIV 位字段选择分频比。
CANRXB	5				I	CAN-B 接收
SCIRXDC	6				I	SCI-C 接收
GPIO74	0，4，8，12	C17	141	–	I/O	通用输入/输出端口74
EM1D10	2				I/O	外部存储器接口1 数据线10
GPIO75	0，4，8，12	D16	142	–	I/O	通用输入/输出端口75
EM1D9	2				I/O	外部存储器接口1 数据线9
GPIO76	0，4，8，12	C16	143	–	I/O	通用输入/输出端口76
EM1D8	2				I/O	外部存储器接口1 数据线8
SCITXDD	6				O	SCI-D 发送数据
GPIO77	0，4，8，12	A15	144	–	I/O	通用输入/输出端口77
EM1D7	2				I/O	外部存储器接口1 数据线7
SCIRXDD	6				I	SCI-D 接收数据
GPIO78	0，4，8，12	B15	145	82	I/O	通用输入/输出端口78
EM1D6	2				I/O	外部存储器接口1 数据线6
EQEP2A	6				I	增强型QEP2 输入端口A
GPIO79	0，4，8，12	C15	146	–	I/O	通用输入/输出端口79
EM1D5	2				I/O	外部存储器接口1 数据线5
EQEP2B	6				I	增强型QEP2 输入端口B
GPIO80	0，4，8，12	D15	148	–	I/O	通用输入/输出端口80
EM1D4	2				I/O	外部存储器接口1 数据线4
EQEP2S	6				I/O	增强型QEP2 选通信号
GPIO81	0，4，8，12	A14	149	–	I/O	通用输入/输出端口81
EM1D3	2				I/O	外部存储器接口1 数据线3
EQEP2I	6				I/O	增强型QEP2 索引信号
GPIO82	0，4，8，12	B14	150	–	I/O	通用输入/输出端口82
EM1D2	2				I/O	外部存储器接口1 数据线2
GPIO83	0，4，8，12	C14	151	–	I/O	通用输入/输出端口83
EM1D1	2				I/O	外部存储器接口1 数据线1

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
GPIO84	0，4，8，12	A11	154	85	I/O	通用输入/输出84。这是出厂默认引导模式选择引脚0。
SCITXDA	5				O	SCI-A 发送数据
MDXB	6				O	McBSP-B 发送串行数据
MDXA	15				O	McBSP-A 发送串行数据
GPIO85	0，4，8，12	B11	155	86	I/O	通用输入/输出端口85
EM1D0	2				I/O	外部存储器接口1 数据线0
SCIRXDA	5				I	SCI-A 接收数据
MDRB	6				I	McBSP-B 接收串行数据
MDRA	15				I	McBSP-A 接收串行数据
GPIO86	0，4，8，12	C11	156	87	I/O	通用输入/输出端口86
EM1A13	2				O	外部存储器接口1 地址线13
EM1CAS	3				O	外部存储器接口1 列地址选通
SCITXDB	5				O	SCI-B 发送数据
MCLKXB	6				I/O	McBSP-B 发送时钟
MCLKXA	15				I/O	McBSP-A 发送时钟
GPIO87	0，4，8，12	D11	157	88	I/O	通用输入/输出端口87
EM1A14	2				O	外部存储器接口1 地址线14
EM1RAS	3				O	外部存储器接口1 行地址选通
SCIRXDB	5				I	SCI-B 接收数据
MFSXB	6				I/O	McBSP-B 发送帧同步
MFSXA	15				I/O	McBSP-A 发送帧同步
GPIO88	0，4，8，12	C6	170	–	I/O	通用输入/输出88
EM1A15	2				O	外部存储器接口1 地址线15
EM1DQM0	3				O	外部存储器接口1 字节0 的输入/输出掩码
GPIO89	0，4，8，12	D6	171	96	I/O	通用输入/输出端口89
EM1A16	2				O	外部存储器接口1 地址线16
EM1DQM1	3				O	外部内存接口1 字节1 的输入/输出掩码
SCITXDC	6				O	SCI-C 发送数据
GPIO90	0，4，8，12	A5	172	97	I/O	通用输入/输出端口90
EM1A17	2				O	外部存储器接口1 地址线17
EM1DQM2	3				O	外部存储器接口1 字节2 的输入/输出掩码
SCIRXDC	6				I	SCI-C 接收数据
GPIO91	0，4，8，12	B5	173	98	I/O	通用输入/输出端口91
EM1A18	2				O	外部存储器接口1 地址线18
EM1DQM3	3				O	外部存储器接口1 字节3 的输入/输出掩码
SDAA	6				I/OD	I2C-A 数据漏极开路双向端口
GPIO92	0，4，8，12				I/O	通用输入/输出端口92

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
EM1A19	2	A4	174	99	O	外部存储器接口1 地址线19
EM1BA1	3				O	外部存储器接口1 存储库地址1
SCLA	6				I/OD	I2C-A 时钟漏极开路双向端口
GPIO93	0，4，8，12	B4	175	–	I/O	通用输入/输出端口93
EM1BA0	3				O	外部存储器接口1 存储库地址0
SCITXDD	6				O	SCI-D 发送数据
GPIO94	0，4，8，12	A3	176	–	I/O	通用输入/输出端口94
SCIRXDD	6				I	SCI-D 接收数据
GPIO95	0，4，8，12	B3	–	–	I/O	通用输入/输出端口95
GPIO96	0，4，8，12	C3	–	–	I/O	通用输入/输出端口96
EM2DQM1	3				O	外部存储器接口2 字节1 的输入/输出掩码
EQEP1A	5				I	增强型QEP1 输入端口A
GPIO97	0，4，8，12	A2	–	–	I/O	通用输入/输出端口97
EM2DQM0	3				O	外部存储器接口2 字节0 的输入/输出掩码
EQEP1B	5				I	增强型QEP1 输入端口B
GPIO98	0，4，8，12	F1	–	–	I/O	通用输入/输出端口98
EM2A0	3				O	外部存储器接口2 地址线0
EQEP1S	5				I/O	增强型QEP1 选通信号
GPIO99	0，4，8，12	G1	17	14	I/O	通用输入/输出端口99
EM2A1	3				O	外部存储器接口2 地址线1
EQEP1I	5				I/O	增强型QEP1 索引信号
GPIO100	0，4，8，12	H1	–	–	I/O	通用输入/输出端口100
EM2A2	3				O	外部存储器接口2 地址线2
EQEP2A	5				I	增强型QEP2 输入端口A
SPISIMOC	6				I/O	SPI-C 从器件输入，主器件输出
GPIO101	0，4，8，12	H2	–	–	I/O	通用输入/输出端口101
EM2A3	3				O	外部存储器接口2 地址线3
EQEP2B	5				I	增强型QEP2 输入端口B
SPISOMIC	6				I/O	SPI-C 从器件输出，主器件输入
GPIO102	0，4，8，12	H3	–	–	I/O	通用输入/输出端口102
EM2A4	3				O	外部存储器接口2 地址线4
EQEP2S	5				I/O	增强型QEP2 选通信号
SPICLKC	6				I/O	SPI-C 时钟
GPIO103	0，4，8，12				I/O	通用输入/输出端口103

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
EM2A5	3	J1	–	–	O	外部存储器接口2 地址线5
EQEP2I	5				I/O	增强型QEP2 索引信号
SPISTEC	6				I/O	SPI-C 从器件发送使能
GPIO104	0，4，8，12	J2	–	–	I/O	通用输入/输出端口104
SDAA	1				I/OD	I2C-A 数据开漏双向端口
EM2A6	3				O	外部存储器接口2 地址线6
EQEP3A	5				I	增强型QEP3 输入端口A
SCITXDD	6				O	SCI-D 发送数据
GPIO105	0，4，8，12	J3	–	–	I/O	通用输入/输出端口105
SCLA	1				I/OD	I2C-A 时钟漏极开路双向端口
EM2A7	3				O	外部存储器接口2 地址线7
EQEP3B	5				I	增强型QEP3 输入端口B
SCIRXDD	6				I	SCI-D 接收数据
GPIO106	0，4，8，12	L2	–	–	I/O	通用输入/输出端口106
EM2A8	3				O	外部存储器接口2 地址线8
EQEP3S	5				I/O	增强型QEP3 选通信号
SCITXDC	6				O	SCI-C 发送数据
GPIO107	0，4，8，12	L3	–	–	I/O	通用输入/输出端口107
EM2A9	3				O	外部存储器接口2 地址线9
EQEP3I	5				I/O	增强型QEP3 索引信号
SCIRXDC	6				I	SCI-C 接收数据
GPIO108	0，4，8，12	L4	–	–	I/O	通用输入/输出端口108
EM2A10	3				O	外部存储器接口2 地址线10
GPIO109	0，4，8，12	N2	–	–	I/O	通用输入/输出端口109
EM2A11	3				O	外部存储器接口2 地址线11
GPIO110	0，4，8，12	M2	–	–	I/O	通用输入/输出端口110
EM2WAIT	3				I	外部存储器接口2 异步SRAM WAIT
GPIO111	0，4，8，12	M4	–	–	I/O	通用输入/输出端口111
EM2BA0	3				O	外部存储器接口2 库地址0
GPIO112	0, 4, 8, 12	M3	–	–	I/O	通用输入/输出端口112
EM2BA1	3				O	外部存储器接口 2 库地址 1
GPIO113	0, 4, 8, 12	N4	–	–	I/O	通用输入/输出端口113
EM2CAS	3				O	外部存储器接口 2 列地址选通

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
GPIO114 EM2RAS	0, 4, 8, 12 3	N3	–	–	I/O O	通用输入/输出端口114 外部存储器接口 2 行地址选通
GPIO115 $\overline{\text{EM2CS0}}$	0, 4, 8, 12 3	V12	–	–	I/O O	通用输入/输出端口115 外部存储器接口 2 芯片选择 0
GPIO116 $\overline{\text{EM2CS2}}$	0, 4, 8, 12 3	W10	–	–	I/O O	通用输入/输出端口116 外部存储器接口 2 芯片选择 2
GPIO117 EM2SDCKE	0, 4, 8, 12 3	U12	–	–	I/O O	通用输入/输出端口117 外部存储器接口 2 SDRAM 时钟使能
GPIO118 EM2CLK	0, 4, 8, 12 3	T12	–	–	I/O O	通用输入/输出端口118 外部存储器接口 2 时钟
GPIO119 EM2RNW	0, 4, 8, 12 3	T15	–	–	I/O O	通用输入/输出端口119 外部存储器接口 2 读/不写
GPIO120 $\overline{\text{EM2WE}}$ USB0PFLT	0, 4, 8, 12 3 15	U15	–	–	I/O O I/O	通用输入/输出端口120 外部存储器接口 2 写入使能 USB 外部稳压器电源故障指示器
GPIO121 $\overline{\text{EM2OE}}$ USB0EPEN	0, 4, 8, 12 3 15	W16	–	–	I/O O I/O	通用输入/输出端口121 外部存储器接口 2 输出使能 USB 外部稳压器使能
GPIO122 SPISIMOC SD1_D1	0, 4, 8, 12 6 7	T8	–	–	I/O I/O I	通用输入/输出端口122 SPI-C 从器件输入，主器件输出 Σ-Δ 1 通道 1 数据输入
GPIO123 SPISOMIC SD1_C1	0, 4, 8, 12 6 7	U8	–	–	I/O I/O I	通用输入/输出端口123 SPI-C 从器件输出，主器件输入 Σ-Δ 1 通道 1 时钟输入
GPIO124 SPICLKC SD1_D2	0, 4, 8, 12 6 7	V8	–	–	I/O I/O I	通用输入/输出端口124 SPI-C 时钟 Σ-Δ 1 通道 2 数据输入
GPIO125 $\overline{\text{SPISTEC}}$ SD1_C2	0, 4, 8, 12 6 7	T9	–	–	I/O I/O I	通用输入/输出端口125 SPI-C 从器件发送使能 Σ-Δ 1 通道 2 时钟输入
GPIO126 SD1_D3	0，4，8，12 7	U9	–	–	I/O I	通用输入/输出端口126 Σ-Δ1 通道3 数据输入
GPIO127 SD1_C3	0，4，8，12 7	V9	–	–	I/O I	通用输入/输出端口127 Σ-Δ1 通道3 时钟输入
GPIO128 SD1_D4	0，4，8，12 7	W9	–	–	I/O I	通用输入/输出端口128 Σ-Δ1 通道4 数据输入
GPIO129	0，4，8，12	T10	–	–	I/O	通用输入/输出端口129

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
SD1_C4	7				I	Σ-Δ1 通道4 时钟输入
GPIO130	0，4，8，12	U10	–	–	I/O	通用输入/输出端口130
SD2_D1	7				I	Σ-Δ2 通道1 数据输入
GPIO131	0，4，8，12	V10	–	–	I/O	通用输入/输出端口131
SD2_C1	7				I	Σ-Δ2 通道1 时钟输入
GPIO132	0，4，8，12	W18	–	–	I/O	通用输入/输出端口132
SD2_D2	7				I	Σ-Δ2 通道2 数据输入
GPIO133/AUXCLKIN	0，4，8，12	G18	118	–	I/O	通用输入/输出端口133。此GPIO 引脚的AUXCLKIN 功能可用于为辅助锁相环(AUXPLL) 提供单端3.3V 电平时钟信号，其输出用于USB 模块。AUXCLKIN 时钟也可用于CAN 模块。
SD2_C2	7				I	Σ-Δ2 通道2 时钟输入
GPIO134	0，4，8，12	V18	–	–	I/O	通用输入/输出端口134
SD2_D3	7				I	Σ-Δ2 通道3 数据输入
GPIO135	0，4，8，12	U18	–	–	I/O	通用输入/输出端口135
SCITXDA	6				O	SCI-A 发送数据
SD2_C3	7				I	Σ-Δ2 通道3 时钟输入
GPIO136	0，4，8，12	T17	–	–	I/O	通用输入/输出端口136
SCIRXDA	6				I	SCI-A 接收数据
SD2_D4	7				I	Σ-Δ2 通道4 数据输入
GPIO137	0，4，8，12	T18	–	–	I/O	通用输入/输出端口137
SCITXDB	6				O	SCI-B 发送数据
SD2_C4	7				I	Σ-Δ2 通道4 时钟输入
GPIO138	0，4，8，12	T19	–	–	I/O	通用输入/输出端口138
SCIRXDB	6				I	SCI-B 接收数据
GPIO139	0，4，8，12	N19	–	–	I/O	通用输入/输出端口139
SCIRXDC	6				I	SCI-C 接收数据
GPIO140	0，4，8，12	M19	–	–	I/O	通用输入/输出端口140
SCITXDC	6				O	SCI-C 发送数据
GPIO141	0，4，8，12	M18	–	–	I/O	通用输入/输出端口141
SCIRXDD	6				I	SCI-D 接收数据
GPIO142	0，4，8，12	L19	–	–	I/O	通用输入/输出端口142
SCITXDD	6				O	SCI-D 发送数据
GPIO143	0，4，8，12	F18	–	–	I/O	通用输入/输出端口143

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
GPIO144	0，4，8，12	F17	–	–	I/O	通用输入/输出端口144
GPIO145 EPWM1A	0，4，8，12 1	E17	–	–	I/O O	通用输入/输出端口145 增强型PWM1 输出端口A（支持HRPWM）
GPIO146 EPWM1B CANFD_TX	0，4，8，12 1 2	D18	–	–	I/O O	通用输入/输出端口146 增强型PWM1 输出端口B（支持HRPWM） CANFD发送
GPIO147 EPWM2A CANFD_RX	0，4，8，12 1 2	D17	–	–	I/O O	通用输入/输出端口147 增强型PWM2 输出端口A（支持HRPWM） CANFD接收
GPIO148 EPWM2B	0，4，8，12 1	D14	–	–	I/O O	通用输入/输出端口148 增强型PWM2 输出端口B（支持HRPWM）
GPIO149 EPWM3A	0，4，8，12 1	A13	–	–	I/O O	通用输入/输出端口149 增强型PWM3 输出端口A（支持HRPWM）
GPIO150 EPWM3B	0，4，8，12 1	B13	–	–	I/O O	通用输入/输出端口150 增强型PWM3 输出端口B（支持HRPWM）
GPIO151 EPWM4A	0，4，8，12 1	C13	–	–	I/O O	通用输入/输出端口151 增强型PWM4 输出端口A（支持HRPWM）
GPIO152 EPWM4B	0，4，8，12 1	D13	–	–	I/O O	通用输入/输出端口152 增强型PWM4 输出端口B（支持HRPWM）
GPIO153 EPWM5A	0，4，8，12 1	A12	–	–	I/O O	通用输入/输出端口153 增强型PWM5 输出端口A（支持HRPWM）
GPIO154 EPWM5B	0，4，8，12 1	B12	–	–	I/O O	通用输入/输出端口154 增强型PWM5 输出端口B（支持HRPWM）
GPIO155 EPWM6A	0，4，8，12 1	C12	–	–	I/O O	通用输入/输出端口155 增强型PWM6 输出端口A（支持HRPWM）
GPIO156 EPWM6B	0，4，8，12 1	D12	–	–	I/O O	通用输入/输出端口156 增强型PWM6 输出端口B（支持HRPWM）
GPIO157 EPWM7A	0，4，8，12 1	B10	–	–	I/O O	通用输入/输出端口157 增强型PWM7 输出端口A（支持HRPWM）
GPIO158 EPWM7B	0，4，8，12 1	C10	–	–	I/O O	通用输入/输出端口158 增强型PWM7 输出端口B（支持HRPWM）
GPIO159 EPWM8A	0，4，8，12 1	D10	–	–	I/O O	通用输入/输出端口159 增强型PWM8 输出端口A（支持HRPWM）

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
GPIO160 EPWM8B	0，4，8，12 1	B9	–	–	I/O O	通用输入/输出端口160 增强型PWM8 输出端口B（支持HRPWM)
GPIO161 EPWM9A	0，4，8，12 1	C9	–	–	I/O O	通用输入/输出端口161 增强型PWM9 输出端口A
GPIO162 EPWM9B	0，4，8，12 1	D9	–	–	I/O O	通用输入/输出端口162 增强型PWM9 输出端口B
GPIO163 EPWM10A	0，4，8，12 1	A8	–	–	I/O O	通用输入/输出端口163 增强型PWM10 输出端口A
GPIO164 EPWM10B	0，4，8，12 1	B8	–	–	I/O O	通用输入/输出端口164 增强型PWM10 输出端口B
GPIO165 EPWM11A	0，4，8，12 1	C5	–	–	I/O O	通用输入/输出端口165 增强型PWM11 输出端口A
GPIO166 EPWM11B	0，4，8，12 1	D5	–	–	I/O O	通用输入/输出端口166 增强型PWM11 输出端口B
GPIO167 EPWM12A	0，4，8，12 1	C4	–	–	I/O O	通用输入/输出端口167 增强型PWM12 输出端口A
GPIO168 EPWM12B	0，4，8，12 1	D4	–	–	I/O O	通用输入/输出端口168 增强型PWM12 输出端口B
复位						
$\overline{XRS}$		F19	124	69	I/OD	器件复位（输入）和看门狗复位（输出）。器件具有内置上电复位(POR) 电路。在上电条件下，此引脚由器件驱动为低电平。外部电路也可能会驱动此引脚使器件复位生效。当看门狗复位或 NMI 看门狗复位时，此引脚也在512 个OSCCLK 周期的看门狗复位持续时间内被驱动为电平。应在$\overline{XRS}$ 和V_{DDIO}之间放置一个值为 2.2kΩ 至 10kΩ的电阻器。如果在 $\overline{XRS}$ 和V_{SS} 之间放置一个电容器用于噪声滤除，则该电容器的值应为100nF 或更小。当看门狗复位生效时，这些值允许看门狗在512 个OSCCLK低周期内正确地驱动$\overline{XRS}$ 引脚至V_{OL}。此引脚的输出缓冲器是一个具有内部上拉电阻器的漏极开路。如果此引脚由外部器件驱动，则应使用漏极开路器件进行驱动。 MCU 驱动为低电平。在看门狗复位期间，XRS 引脚在
时钟						
X1		G19	123	68	I	片载晶体振荡器输入。为了使用此振荡器，必须在 X1 和 X2 之间连接一个石英晶体。如果此引脚未使用，则必须被连接至GND。 此引脚也可用于馈入单端3.3V 电平时钟。在这种情况下，X2 无连接(NC)。
X2		J19	121	66	O	片载晶体振荡器输出。可连接在X1 和X2 之间连接一个石英晶体。如果X2 未使用，则必须处于未连接状态。
无连接						

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
NC		H4	–	–		无连接。BGA 焊球处于电气开路状态，未与裸片连接。
JTAG						
TCK		V15	81	50	I	带有内部上拉电阻器的JTAG 测试时钟（请参阅第8.6节）
TDI		W13	77	46	I	带有内部上拉电阻器的 JTAG 测试数据输入 (TDI)。在 TCK 的上升沿上，TDI 被计时至所选择的寄存器中（指令或数据）。
TDO		W15	78	47	O/Z	JTAG 扫描输出，测试数据输出(TDO)。所选寄存器（指令或数据）的内容在 TCK 下降沿从 TDO 移出。(3)
TMS		W14	80	49	I	带有内部上拉电阻器的JTAG 测试模式选择(TMS)。此串行控制输入在 TCK 上升沿被计时到 TAP 控制器。
$\overline{TRST}$		V14	79	48	I	使用内部下拉电阻器进行 JTAG 测试复位。驱动为高电平时，$\overline{TRST}$ 使扫描系统控制器件的运行。如果此信号被驱动至低电平，则此器件在功能模式下工作，且忽略测试复位信号。注意：在器件正常工作期间，$\overline{TRST}$ 必须始终保持低电平。此引脚上需要一个外部下拉电阻器。此电阻器的阻值应该基于适用于该设计的调试程序 Pod 的驱动强 度。一个 2.2kΩ 或更小阻值的电阻器一般可提供足够的保护。电阻器的阻值特定于应用。建议对每个目标板进行验证，以确保调试程序和应用正确运行。此引脚具有一个 内部50ns（标称值）干扰滤波器。
内部稳压器控制						
VREGENZ		J18	119	64	I	具有内部下拉电阻的内部稳压器使能。内部VREG 不受支持，必须禁用。将VREGENZ 连接至V_{DDIO}。
模拟、数字和I/O 电源						
V_{DD}		E9	16	16		1.1V 数字逻辑电源引脚。建议在每个 V_{DD} 引脚附近放置一个最小总电容值约为 20uF 的去耦电容器。去耦电容器的确切值应由您的系统电压调节解决方案确定。
		E11	21	39		
		F9	61	45		
		F11	76	63		
		G14	117	71		
		G15	126	78		
		J14	137	84		
		J15	153	89		
		K5	158	95		
		K6	169	–		
		P10	–	–		
		P13	–	–		
		R10	–	–		
		R13	–	–		
V_{DD3VFL}		R11	72	41		3.3V 闪存电源引脚。在每个引脚上放置一个最小值为 0.1µF 的去耦电容器。
		R12	–	–		
V_{DDA}		P6	36	18		3.3V 模拟电源引脚。在每个引脚上放置一个最小值为 2.2µF 且连接至V_{SSA} 的去耦电容器。
		R6	54	38		
V_{DDIO}		A9	3	2		3.3V 数字I/O 电源引脚。在每个引脚上放置一个最小值为 0.1µF 的去耦电容器。去耦电容器的确切值应由您的系统电压调节解决方案决定。
		A18	11	10		
		B1	15	15		
		E7	20	40		
		E10	26	44		

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
		E13	62	55		
		E16	68	62		
		F4	75	72		
		F7	82	79		
		F10	88	83		
		F13	91	90		
		F16	99	94		
		G4	106	–		
		G5	114	–		
		G6	116	–		
		H5	127	–		
		H6	138	–		
		L14	147	–		
		L15	152	–		
		M1	159	–		
		M5	168	–		
		M6	–	–		
		N14	–	–		
		N15	–	–		
		P9	–	–		
		R9	–	–		
		V19	–	–		
		W8	–	–		
V_{DDOSC}		H16	120	65		3.3V 片上晶体振荡器（X1 和X2）的电源引脚以及两个内部零引脚振荡器(INTOSC)。在每个引脚上放置一个0.1μF（最小值）的去耦电容器。
		H17	125	70		
V_{SS}		A1	PWR PAD	PWR PAD		器件接地。对于四方扁平封装(QFP)，必须将封装底部的 PowerPAD 焊接到 PCB 的接地层。
		A10				
		A19				
		E5				
		E6				
		E8				
		E12				
		E14				
		E15				
		F5				
		F6				
		F8				
		F12				
		F14				
		F15				
		G16				
		G17				
		H8				

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
		H9				
		H10				
		H11				
		H12				
		H14				
		H15				
		J5				
		J6				
		J8				
		J9				
		J10				
		J11				
		J12				
		K8				
		K9				
		K10				
		K11				
		K12				
		K14				
		K15				
		L5				
		L6				
		L8				
		L9				
V_{SS}		L10	PWR PAD	PWR PAD		器件接地。对于四通道扁平封装(QFP)，必须将封装底部的 PowerPAD 焊接到 PCB 的接地层。
		L11				
		L12				
		L18				
		M8				
		M9				
		M10				
		M11				
		M12				
		M14				
		M15				
		N1				
		N5				
		N6				
		P7				
		P8				
		P11				
		P12				
		P14				
		P15				

初稿版

名称	多路复用器位置	BGA337 焊球编号	LQFP176 引脚编号	LQFP100 引脚编号	引脚类型	说明
		R7				
		R8				
		R14				
		R15				
		W7				
		W19				
V_{SSOSC}		H18	122	67		晶体振荡器（X1 和 X2）接地引脚。使用外部晶体时，请勿将此引脚连接至电路板接地，相反，将其连接至外部晶体振荡器电路的接地基准。 如果未使用外部晶体，则此引脚可以连接至电路板接地。
		H19	–	–		
V_{SSA}		P1	34	17		模拟接地。 在LQFP100 封装上，引脚17 双键连接至V_{SSA} 和V_{REFLOA}。此引脚必须连接至V_{SSA}。
		P5	52	35		
		R5	–	36		
		V7	–	–		
		W1	–	–		
特殊功能						
ERRORSTS		U19	92	–	O	错误状态输出。此引脚有内部下拉电阻器。
测试引脚						
FLT1		W12	73	42	I/O	闪存测试引脚1。预留。必须保持未连接状态。
FLT2		V13	74	43	I/O	闪存测试引脚2。预留。必须保持未连接状态。

(1) I = 输入，O = 输出，OD = 漏极开路，Z = 高阻抗

(2) 支持高速SPI 的GPIO 多路复用器选项。在高速模式下使用SPI 时（在SPICCR 中，HS_MODE = 1），需要使用此引脚多路复用器选项。在高速模式下未使用 SPI 时（在 SPICCR 中，HS_MODE = 0），此多路复用器选项仍然可用。

(3) 此引脚的输出阻抗可低至 22Ω。根据系统 PCB 特征，此输出可以具有快速边沿和振铃。如果这是个问题，用户应采取预防措施，例如增加一个 39Ω（容差为 10%）串联终端电阻器或实现一些其他终端方案。还建议使用提供的 IBIS 模型对系统级信号进行完整性分析。如果此引脚用于输入功能，则无需终端。

7.3 带有内部上拉和下拉的引脚

器件上的某些引脚具有内部上拉或下拉。**表 7-1**列出了拉动方向及其活动时间。默认情况下，GPIO 引脚的上拉被禁用，可以通过软件启用。为了避免任何浮动的未绑定输入，引导 ROM 将在特定封装中对未绑定的 GPIO 引脚启用内部上拉。**表 7-1**中提到的带有上拉和下拉的其他引脚始终处于打开状态且无法禁用。

表 7-1 带有内部上拉和下拉的引脚

引脚	复位 (XRS = 0)	器件引导	应用软件
GPIOx	禁用上拉	禁用上拉(1)	上拉使能由应用定义
$\overline{\text{TRST}}$	下拉有效		
TCK	上拉有效		
TMS	上拉有效		
TDI	上拉有效		
$\overline{\text{XRS}}$	上拉有效		
VREGENZ	下拉有效		
ERRORSTS	下拉有效		
其他引脚	上拉或下拉未存在		

(1) 给定封装中未绑定的引脚将具有由引导ROM启用的内部上拉。

7.4 引脚多路复用

7.4.1 GPIO 多路复用引脚

表7-2 显示了 GPIO 多路复用引脚。每个引脚默认具有 GPIO 功能，可以通过设置 GPyGMUXn.GPIOz 和 GPyMUXn.GPIOz 寄存器位来选择辅助功能。GPyGMUXn 寄存器应在 GPyMUXn 之前配置，以避免交替的多路复用选择对 GPIO 产生瞬时脉冲。未显示栏和空白单元格保留为 GPIO 多路复用器设置。

表 7-2 GPIO 多路复用引脚

	GPIO 多路复用器选择(1) (2)							
GPIO 索引	0，4，8，12	1	2	3	5	6	7	15
GPyGMUXn.GPIOz =	00b，01b，10b，11b	00b			01b			11b
GPyMUXn.GPIOz =	00b	01b	10b	11b	01b	10b	11b	11b
	GPIO0	EPWM1A (O)				SDAA (I/OD)		
	GPIO1	EPWM1B (O)		MFSRB (I/O)		SCLA (I/OD)		
	GPIO2	EPWM2A (O)	CANFD_TX		OUTPUTXBAR1 (O)	SDAB (I/OD)		
	GPIO3	EPWM2B (O)	OUTPUTXBAR2 (O)	MCLKRB (I/O)	OUTPUTXBAR2 (O)	SCLB (I/OD)	CANFD_RX	
	GPIO4	EPWM3A (O)			OUTPUTXBAR3 (O)	CANTXA (O)		
	GPIO5	EPWM3B (O)	MFSRA (I/O)	OUTPUTXBAR3 (O)		CANRXA (I)		
	GPIO6	EPWM4A (O)	OUTPUTXBAR4 (O)	EXTSYNCOUT (O)	EQEP3A (I)	CANTXB (O)		
	GPIO7	EPWM4B (O)	MCLKRA (I/O)	OUTPUTXBAR5 (O)	EQEP3B (I)	CANRXB (I)		
	GPIO8	EPWM5A (O)	CANTXB (O)	ADCSOCAO (O)	EQEP3S (I/O)	SCITXDA (O)		
	GPIO9	EPWM5B (O)	SCITXDB (O)	OUTPUTXBAR6 (O)	EQEP3I (I/O)	SCIRXDA (I)		
	GPIO10	EPWM6A (O)	CANRXB (I)	ADCSOCBO (O)	EQEP1A (I)	SCITXDB (O)		UPP-WAIT (I/O)
	GPIO11	EPWM6B (O)	SCIRXDB (I)	OUTPUTXBAR7 (O)	EQEP1B (I)	SCIRXDB (I)		UPP-START (I/O)
	GPIO12	EPWM7A (O)	CANTXB (O)	MDXB (O)	EQEP1S (I/O)	SCITXDC (O)		UPP-ENA (I/O)
	GPIO13	EPWM7B (O)	CANRXB (I)	MDRB (I)	EQEP1I (I/O)	SCIRXDC (I)		UPP-D7 (I/O)
	GPIO14	EPWM8A (O)	SCITXDB (O)	MCLKXB (I/O)	CANFD_TX	OUTPUTXBAR3 (O)		UPP-D6 (I/O)
	GPIO15	EPWM8B (O)	SCIRXDB (I)	MFSXB (I/O)	CANFD_RX	OUTPUTXBAR4 (O)		UPP-D5 (I/O)
	GPIO16	SPISIMOA (I/O)	CANTXB (O)	OUTPUTXBAR7 (O)	EPWM9A (O)		SD1_D1 (I)	UPP-D4 (I/O)
	GPIO17	SPISOMIA (I/O)	CANRXB (I)	OUTPUTXBAR8 (O)	EPWM9B (O)		SD1_C1 (I)	UPP-D3 (I/O)
	GPIO18	SPICLKA (I/O)	SCITXDB (O)	CANRXA (I)	EPWM10A (O)		SD1_D2 (I)	UPP-D2 (I/O)
	GPIO19	$\overline{\text{SPISTEA}}$ (I/O)	SCIRXDB (I)	CANTXA (O)	EPWM10B (O)		SD1_C2 (I)	UPP-D1 (I/O)
	GPIO20	EQEP1A (I)	MDXA (O)	CANTXB (O)	EPWM11A (O)		SD1_D3 (I)	UPP-D0 (I/O)
	GPIO21	EQEP1B (I)	MDRA (I)	CANRXB (I)	EPWM11B (O)		SD1_C3 (I)	UPP-CLK (I/O)
	GPIO22	EQEP1S (I/O)	MCLKXA (I/O)	SCITXDB (O)	EPWM12A (O)	SPICLKB (I/O)	SD1_D4 (I)	
	GPIO23	EQEP1I (I/O)	MFSXA (I/O)	SCIRXDB (I)	EPWM12B (O)	$\overline{\text{SPISTEB}}$ (I/O)	SD1_C4 (I)	
	GPIO24	OUTPUTXBAR1 (O)	EQEP2A (I)	MDXB (O)		SPISIMOB (I/O)	SD2_D1 (I)	
	GPIO25	OUTPUTXBAR2 (O)	EQEP2B (I)	MDRB (I)		SPISOMIB (I/O)	SD2_C1 (I)	
	GPIO26	OUTPUTXBAR3 (O)	EQEP2I (I/O)	MCLKXB (I/O)	OUTPUTXBAR3 (O)	SPICLKB (I/O)	SD2_D2 (I)	
	GPIO27	OUTPUTXBAR4 (O)	EQEP2S (I/O)	MFSXB (I/O)	OUTPUTXBAR4 (O)	$\overline{\text{SPISTEB}}$ (I/O)	SD2_C2 (I)	
	GPIO28	SCIRXDA (I)	$\overline{\text{EM1CS4}}$ (O)	CANFD_TX	OUTPUTXBAR5 (O)	EQEP3A (I)	SD2_D3 (I)	
	GPIO29	SCITXDA (O)	EM1SDCKE (O)	CANFD_RX	OUTPUTXBAR6 (O)	EQEP3B (I)	SD2_C3 (I)	
	GPIO30	CANRXA (I)	EM1CLK (O)		OUTPUTXBAR7 (O)	EQEP3S (I/O)	SD2_D4 (I)	
	GPIO31	CANTXA (O)	$\overline{\text{EM1WE}}$ (O)		OUTPUTXBAR8 (O)	EQEP3I (I/O)	SD2_C4 (I)	
	GPIO32	SDAA (I/OD)	$\overline{\text{EM1CS0}}$ (O)					
	GPIO33	SCLA (I/OD)	EM1RNW (O)					
	GPIO34	OUTPUTXBAR1 (O)	$\overline{\text{EM1CS2}}$ (O)			SDAB (I/OD)		
	GPIO35	SCIRXDA (I)	$\overline{\text{EM1CS3}}$ (O)			SCLB (I/OD)		
	GPIO36	SCITXDA (O)	EM1WAIT (I)			CANRXA (I)		
	GPIO37	OUTPUTXBAR2 (O)	$\overline{\text{EM1OE}}$ (O)			CANTXA (O)		
	GPIO38		EM1A0 (O)		SCITXDC (O)	CANTXB (O)		
	GPIO39		EM1A1 (O)		SCIRXDC (I)	CANRXB (I)		

	GPIO40		EM1A2 (O)			SDAB (I/OD)		

表7-2 GPIO 多路复用引脚(续)

	GPIO 多路复用器选择[1] [2]							
GPIO 索引	**0，4，8，12**	**1**	**2**	**3**	**5**	**6**	**7**	**15**
GPyGMUXn. GPIOz =	**00b，01b，10b，11b**	**00b**			**01b**			**11b**
GPyMUXn .GPIOz =	**00b**	**01b**	**10b**	**11b**	**01b**	**10b**	**11b**	**11b**
	GPIO41		EM1A3 (O)			SCLB (I/OD)		
	GPIO42					SDAA (I/OD)		SCITXDA (O)
	GPIO43					SCLA (I/OD)		SCIRXDA (I)
	GPIO44		EM1A4 (O)					
	GPIO45		EM1A5 (O)					
	GPIO46		EM1A6 (O)			SCIRXDD (I)		
	GPIO47		EM1A7 (O)			SCITXDD (O)		
	GPIO48	OUTPUTXBAR3 (O)	EM1A8 (O)			SCITXDA (O)	SD1_D1 (I)	
	GPIO49	OUTPUTXBAR4 (O)	EM1A9 (O)			SCIRXDA (I)	SD1_C1 (I)	
	GPIO50	EQEP1A (I)	EM1A10 (O)			SPISIMOC (I/O)	SD1_D2 (I)	
	GPIO51	EQEP1B (I)	EM1A11 (O)			SPISOMIC (I/O)	SD1_C2 (I)	
	GPIO52	EQEP1S (I/O)	EM1A12 (O)			SPICLKC (I/O)	SD1_D3 (I)	
	GPIO53	EQEP1I (I/O)	EM1D31 (I/O)	EM2D15 (I/O)		$\overline{\text{SPISTEC}}$ (I/O)	SD1_C3 (I)	
	GPIO54	SPISIMOA (I/O)	EM1D30 (I/O)	EM2D14 (I/O)	EQEP2A (I)	SCITXDB (O)	SD1_D4 (I)	
	GPIO55	SPISOMIA (I/O)	EM1D29 (I/O)	EM2D13 (I/O)	EQEP2B (I)	SCIRXDB (I)	SD1_C4 (I)	
	GPIO56	SPICLKA (I/O)	EM1D28 (I/O)	EM2D12 (I/O)	EQEP2S (I/O)	SCITXDC (O)	SD2_D1 (I)	
	GPIO57	$\overline{\text{SPISTEA}}$ (I/O)	EM1D27 (I/O)	EM2D11 (I/O)	EQEP2I (I/O)	SCIRXDC (I)	SD2_C1 (I)	
	GPIO58	MCLKRA (I/O)	EM1D26 (I/O)	EM2D10 (I/O)	OUTPUTXBAR1 (O)	SPICLKB (I/O)	SD2_D2 (I)	SPISIMOA[3] (I/O)
	GPIO59	MFSRA (I/O)	EM1D25 (I/O)	EM2D9 (I/O)	OUTPUTXBAR2 (O)	$\overline{\text{SPISTEB}}$ (I/O)	SD2_C2 (I)	SPISOMIA[3] (I/O)
	GPIO60	MCLKRB (I/O)	EM1D24 (I/O)	EM2D8 (I/O)	OUTPUTXBAR3 (O)	SPISIMOB (I/O)	SD2_D3 (I)	SPICLKA[3] (I/O)
	GPIO61	MFSRB (I/O)	EM1D23 (I/O)	EM2D7 (I/O)	OUTPUTXBAR4 (O)	SPISOMIB (I/O)	SD2_C3 (I)	$\overline{\text{SPISTEA}}$ [3] (I/O)
	GPIO62	SCIRXDC (I)	EM1D22 (I/O)	EM2D6 (I/O)	EQEP3A (I)	CANRXA (I)	SD2_D4 (I)	
	GPIO63	SCITXDC (O)	EM1D21 (I/O)	EM2D5 (I/O)	EQEP3B (I)	CANTXA (O)	SD2_C4 (I)	SPISIMOB[3] (I/O)
	GPIO64	CANFD_TX	EM1D20 (I/O)	EM2D4 (I/O)	EQEP3S (I/O)	SCIRXDA (I)		SPISOMIB[3] (I/O)
	GPIO65	CANFD_RX	EM1D19 (I/O)	EM2D3 (I/O)	EQEP3I (I/O)	SCITXDA (O)		SPICLKB[3] (I/O)
	GPIO66		EM1D18 (I/O)	EM2D2 (I/O)		SDAB (I/OD)		$\overline{\text{SPISTEB}}$ [3] (I/O)
	GPIO67		EM1D17 (I/O)	EM2D1 (I/O)				
	GPIO68		EM1D16 (I/O)	EM2D0 (I/O)				
	GPIO69		EM1D15 (I/O)			SCLB (I/OD)		SPISIMOC[3] (I/O)
	GPIO70		EM1D14 (I/O)		CANRXA (I)	SCITXDB (O)		SPISOMIC[3] (I/O)
	GPIO71		EM1D13 (I/O)		CANTXA (O)	SCIRXDB (I)		SPICLKC[3] (I/O)
	GPIO72		EM1D12 (I/O)		CANTXB (O)	SCITXDC (O)		$\overline{\text{SPISTEC}}$ [3] (I/O)
	GPIO73		EM1D11 (I/O)	XCLKOUT (O)	CANRXB (I)	SCIRXDC (I)		
	GPIO74		EM1D10 (I/O)					
	GPIO75		EM1D9 (I/O)					
	GPIO76		EM1D8 (I/O)			SCITXDD (O)		
	GPIO77		EM1D7 (I/O)			SCIRXDD (I)		
	GPIO78		EM1D6 (I/O)			EQEP2A (I)		
	GPIO79		EM1D5 (I/O)			EQEP2B (I)		
	GPIO80		EM1D4 (I/O)			EQEP2S (I/O)		
	GPIO81		EM1D3 (I/O)			EQEP2I (I/O)		
	GPIO82		EM1D2 (I/O)					
	GPIO83		EM1D1 (I/O)					
	GPIO84				SCITXDA (O)	MDXB (O)		MDXA (O)
	GPIO85		EM1D0 (I/O)		SCIRXDA (I)	MDRB (I)		MDRA (I)
	GPIO86		EM1A13 (O)	EM1CAS (O)	SCITXDB (O)	MCLKXB (I/O)		MCLKXA (I/O)
	GPIO87		EM1A14 (O)	EM1RAS (O)	SCIRXDB (I)	MFSXB (I/O)		MFSXA (I/O)

	GPIO88		EM1A15 (O)	EM1DQM0 (O)				
	GPIO89		EM1A16 (O)	EM1DQM1 (O)		SCITXDC (O)		

表7-2 GPIO 多路复用引脚(续)

	GPIO 多路复用器选择[1] [2]							
GPIO 索引	**0，4，8，12**	**1**	**2**	**3**	**5**	**6**	**7**	**15**
GPyGMUXn. GPIOz =	**00b，01b，10b，11b**	**00b**			**01b**			**11b**
GPyMUXn. GPIOz =	**00b**	**01b**	**10b**	**11b**	**01b**	**10b**	**11b**	**11b**
	GPIO90		EM1A17 (O)	EM1DQM2 (O)		SCIRXDC (I)		
	GPIO91		EM1A18 (O)	EM1DQM3 (O)		SDAA (I/OD)		
	GPIO92		EM1A19 (O)	EM1BA1 (O)		SCLA (I/OD)		
	GPIO93			EM1BA0 (O)		SCITXDD (O)		
	GPIO94					SCIRXDD (I)		
	GPIO95							
	GPIO96			EM2DQM1 (O)	EQEP1A (I)			
	GPIO97			EM2DQM0 (O)	EQEP1B (I)			
	GPIO98			EM2A0 (O)	EQEP1S (I/O)			
	GPIO99			EM2A1 (O)	EQEP1I (I/O)			
	GPIO100			EM2A2 (O)	EQEP2A (I)	SPISIMOC (I/O)		
	GPIO101			EM2A3 (O)	EQEP2B (I)	SPISOMIC (I/O)		
	GPIO102			EM2A4 (O)	EQEP2S (I/O)	SPICLKC (I/O)		
	GPIO103			EM2A5 (O)	EQEP2I (I/O)	SPISTEC (I/O)		
	GPIO104	SDAA (I/OD)		EM2A6 (O)	EQEP3A (I)	SCITXDD (O)		
	GPIO105	SCLA (I/OD)		EM2A7 (O)	EQEP3B (I)	SCIRXDD (I)		
	GPIO106			EM2A8 (O)	EQEP3S (I/O)	SCITXDC (O)		
	GPIO107			EM2A9 (O)	EQEP3I (I/O)	SCIRXDC (I)		
	GPIO108			EM2A10 (O)				
	GPIO109			EM2A11 (O)				
	GPIO110			EM2WAIT (I)				
	GPIO111			EM2BA0 (O)				
	GPIO112			EM2BA1 (O)				
	GPIO113			EM2CAS (O)				
	GPIO114			EM2RAS (O)				
	GPIO115			EM2CS0 (O)				
	GPIO116			EM2CS2 (O)				
	GPIO117			EM2SDCKE (O)				
	GPIO118			EM2CLK (O)				
	GPIO119			EM2RNW (O)				
	GPIO120			EM2WE (O)				USB0PFLT
	GPIO121			EM2OE (O)				USB0EPEN
	GPIO122					SPISIMOC (I/O)	SD1_D1 (I)	
	GPIO123					SPISOMIC (I/O)	SD1_C1 (I)	
	GPIO124					SPICLKC (I/O)	SD1_D2 (I)	
	GPIO125					SPISTEC (I/O)	SD1_C2 (I)	
	GPIO126						SD1_D3 (I)	
	GPIO127						SD1_C3 (I)	
	GPIO128						SD1_D4 (I)	
	GPIO129						SD1_C4 (I)	
	GPIO130						SD2_D1 (I)	
	GPIO131						SD2_C1 (I)	
	GPIO132						SD2_D2 (I)	
	GPIO133/ AUXCLKIN						SD2_C2 (I)	
	GPIO134						SD2_D3 (I)	
	GPIO135					SCITXDA (O)	SD2_C3 (I)	

	GPIO136					SCIRXDA (I)	SD2_D4 (I)	
	GPIO137					SCITXDB (O)	SD2_C4 (I)	

表7-2 GPIO 多路复用引脚(续)

	GPIO 多路复用器选择(1) (2)							
GPIO 索引	**0，4，8，12**	**1**	**2**	**3**	**5**	**6**	**7**	**15**
GPyGMUXn.GPIOz =	**00b，01b，10b，11b**	**00b**			**01b**			**11b**
GPyMUXn.GPIOz =	**00b**	**01b**	**10b**	**11b**	**01b**	**10b**	**11b**	**11b**
	GPIO138					SCIRXDB (I)		
	GPIO139					SCIRXDC (I)		
	GPIO140					SCITXDC (O)		
	GPIO141					SCIRXDD (I)		
	GPIO142					SCITXDD (O)		
	GPIO143							
	GPIO144							
	GPIO145	EPWM1A (O)						
	GPIO146	EPWM1B (O)	CANFD_TX					
	GPIO147	EPWM2A (O)	CANFD_RX					
	GPIO148	EPWM2B (O)						
	GPIO149	EPWM3A (O)						
	GPIO150	EPWM3B (O)						
	GPIO151	EPWM4A (O)						
	GPIO152	EPWM4B (O)						
	GPIO153	EPWM5A (O)						
	GPIO154	EPWM5B (O)						
	GPIO155	EPWM6A (O)						
	GPIO156	EPWM6B (O)						
	GPIO157	EPWM7A (O)						
	GPIO158	EPWM7B (O)						
	GPIO159	EPWM8A (O)						
	GPIO160	EPWM8B (O)						
	GPIO161	EPWM9A (O)						
	GPIO162	EPWM9B (O)						
	GPIO163	EPWM10A (O)						
	GPIO164	EPWM10B (O)						
	GPIO165	EPWM11A (O)						
	GPIO166	EPWM11B (O)						
	GPIO167	EPWM12A (O)						
	GPIO168	EPWM12B (O)						

(1) I = 输入，O = 输出，OD = 漏极开路

(2) 保留9、10、11、13 和14 的GPIO 索引设置。

(3) 支持高速SPI 的GPIO 多路复用器选项。在高速模式下使用SPI 时（在SPICCR 中，HS_MODE = 1），需要使用此引脚多路复用器选项。在高速模式下未使用 SPI 时（在 SPICCR 中，HS_MODE = 0），此多路复用器选项仍然可用。

7.4.2 输入 X-BAR

输入 X-BAR 用于将任何 GPIO 输入路由到 ADC、eCAP 和 ePWM 外设以及外部中断 (XINT)（参阅**图 7-7**）。**表 7-3**显示了输入 X-BAR 目标。有关配置输入 X-BAR 的详细信息，请参阅《AVP32F379技术参考手册》的“交叉开关 (X-BAR)”一章。




图 7-7 输入 X-BAR

表 7-3 输入 X-BAR 目标

输入	目标
输入1	EPWM[TZ1,TRIP1]、EPWM X-BAR、输出X-BAR
输入2	EPWM[TZ2,TRIP2]、EPWM X-BAR、输出X-BAR
输入3	EPWM[TZ3,TRIP3]、EPWM X-BAR、输出X-BAR
输入4	XINT1、EPWM X-BAR、输出X-BAR
输入5	XINT2、ADCEXTSOC、EXTSYNCIN1、EPWM X-BAR、输出 X-BAR
输入6	XINT3、EPWM[TRIP6]、EXTSYNCIN2、EPWM X-BAR、输出 X-BAR
输入7	ECAP1
输入8	ECAP2
输入9	ECAP3
输入10	ECAP4
输入11	ECAP5
输入12	ECAP6
输入13	XINT4
输入14	XINT5

预览版

7.4.3 输出 X-BAR 和 ePWM X-BAR

输出 X-BAR 有 8 个输出，可以在 GPIO 多路复用器上选择为 OUTPUTXBARx。ePWM X-BAR 有 8 个输出，与 ePWM 的 TRIPx 输入相连。输出 X-BAR 和 ePWM X-BAR 的源如**图 7-8**所示。有关输出 X-BAR 和 ePWM X-BAR 的详细信息，请参阅《AVP32F379技术参考手册》的“交叉开关 (X-BAR)”一章。




图 7-8 输出 X-BAR 和 ePWM X-BAR

7.4.4 USB 引脚多路复用

表 7-4显示了备用 USB 功能映射的分配，可通过 GPBAMSEL 寄存器对其进行配置。

表 7-4 备用 USB 功能

GPIO	GPBAMSEL 设置	USB 功能
GPIO42	GPBAMSEL[10] = 1b	USB0DM
GPIO43	GPBAMSEL[11] = 1b	USB0DP

7.4.5 高速 SPI 引脚多路复用

该器件上的 SPI 模块具有高速模式。为了实现尽可能高的速度，在每个 SPI 的单一 GPIO 多路复用器选项上使用了特殊的 GPIO 配置。在未处于高速模式 (HS_MODE=0) 下，SPI 也可以使用这些GPIO。

如需选择启用 SPI 高速模式的多路复用器选项，请配置 GPyGMUX 和 GPyMUX 寄存器，如表 7-5所示。

表 7-5 高速 SPI 的 GPIO 配置

GPIO	SPI 信号	多路复用器配置	
SPIA			
GPIO58	SPISIMOA	GPBGMUX2[21:20]=11b	GPBMUX2[21:20]=11b
GPIO59	SPISOMIA	GPBGMUX2[23:22]=11b	GPBMUX2[23:22]=11b
GPIO60	SPICLKA	GPBGMUX2[25:24]=11b	GPBMUX2[25:24]=11b
GPIO61	$\overline{\text{SPISTEA}}$	GPBGMUX2[27:26]=11b	GPBMUX2[27:26]=11b
SPIB			
GPIO63	SPISIMOB	GPBGMUX2[31:30]=11b	GPBMUX2[31:30]=11b
GPIO64	SPISOMIB	GPCGMUX1[1:0]=11b	GPCMUX1[1:0]=11b
GPIO65	SPICLKB	GPCGMUX1[3:2]=11b	GPCMUX1[3:2]=11b
GPIO66	$\overline{\text{SPISTEB}}$	GPCGMUX1[5:4]=11b	GPCMUX1[5:4]=11b
SPIC			
GPIO69	SPISIMOC	GPCGMUX1[11:10]=11b	GPCMUX1[11:10]=11b
GPIO70	SPISOMIC	GPCGMUX1[13:12]=11b	GPCMUX1[13:12]=11b
GPIO71	SPICLKC	GPCGMUX1[15:14]=11b	GPCMUX1[15:14]=11b
GPIO72	$\overline{\text{SPISTEC}}$	GPCGMUX1[17:16]=11b	GPCMUX1[17:16]=11b

7.5 未使用引脚的连接

对于不需要使用器件所有功能的应用，**表 7-6**列出了对任何未使用引脚的可接受条件。当**表 7-6**中列出了多个选项，则任何选项都可接受。**表 7-6**中未列的引脚必须根据第7.2.1节进行连接。

表 7-6 未使用引脚的连接

信号名称	可接受的操作
模拟	
V_{REFHIx}	连接至V_{DDA}
V_{REFLOx}	连接至V_{SSA}
ADCINx	• 无连接 • 连接至V_{SSA}
数字	
GPIOx	• 无连接（启用内部上拉的输入模式） • 无连接（禁用内部上拉的输出模式） • 上拉或下拉电阻器（任意值电阻器，输入模式，禁用内部上拉）
X1	连接至V_{SS}
X2	无连接
TCK	• 无连接 • 上拉电阻器
TDI	• 无连接 • 上拉电阻器
TDO	无连接
TMS	无连接
TRST	下拉电阻器（2.2kΩ或更小）
VREGENZ	连接至V_{DDIO}。不支持VREG。
ERRORSTS	无连接
FLT1	无连接
FLT2	无连接
电源和接地	
V_{DD}	所有V_{DD}引脚必须按照第7.2.1节所述进行连接。
V_{DDA}	如果未使用专用模拟电源，则连接到V_{DDIO}。
V_{DDIO}	所有V_{DDIO}引脚必须按照第7.2.1节所述进行连接。
V_{DD3VFL}	必须连接到V_{DDIO}
V_{DDOSC}	必须连接到V_{DDIO}
V_{SS}	所有V_{SS}引脚必须连接到电路板接地。
V_{SSA}	如果未使用专用模拟接地，则连接到V_{SS}。
V_{SSOSC}	如果未使用外部晶体，则该引脚必须连接到电路板接地。

8 规格

8.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	最大值(1) (2)	单位
电源电压	V_{DDIO}，以V_{SS}为基准	TBD (5)	TBD	V
	V_{DD3VFL}，以V_{SS}为基准	TBD	TBD	
	V_{DDOSC}，以V_{SS}为基准	TBD	TBD	
	V_{DD}，以V_{SS}为基准	TBD	TBD	
模拟电压	V_{DDA}，以V_{SSA}为基准	TBD	TBD	V
输入电压	V_{IN} (3.3V)	TBD	TBD	V
输出电压	V_O	TBD	TBD	V
输入钳位电流	数字/模拟输入（每引脚），I_{IK}（$V_{IN} < V_{SS}/V_{SSA}$ 或$V_{IN} > V_{DDIO}/V_{DDA}$）(3)	TBD	TBD	mA
	所有输入的总计，$I_{IKTOTAL}$（$V_{IN} < V_{SS}/V_{SSA}$ 或$V_{IN} > V_{DDIO}/V_{DDA}$）	TBD	TBD	
输出电流	数字输出（每引脚），I_{OUT}	TBD	TBD	mA
环境温度（S/Q）	T_A	-40	125	℃
工作结温	T_J	-40	150	℃
存储温度(4)	T_{stg}	–65	150	℃

(1) 超出“绝对最大额定值”下列出的压力可能会对器件造成永久损坏。这些只是应力额定值，并不意味着在这些额定值下或者任何其他超过第8.4节中所标明的条件下可正常工作。长时间处于最大绝对额定情况下会影响设备的可靠性。

(2) 除非另有说明，所有电压值均相对于V_{SS}。

(3) 每个引脚的连续钳位电流为±2mA。请勿在此条件下连续工作，因为V_{DDIO}/V_{DDA}电压可能会在内部上升并影响其他电气规格。

(4) 长期高温存储或在最大温度条件下超期使用可能会导致总体器件寿命缩短。

(5) TBD: To be defined

8.2 ESD 等级 - BGA337

		值	单位
采用337 焊球BGA337 封装的AVP32F379			
$V_{(ESD)}$ 静电放电(ESD)	人体放电模型(HBM)，符合ANSI/ESDA/JEDEC JS-001 标准(1)	TBD	V
	充电器件模型(CDM)，符合JEDEC 规范JESD22-C101 或ANSI/ESDA/JEDEC JS-002(2)	TBD	

(1) JEDEC 文档JEP155 规定：500V HBM 可实现在标准ESD 控制流程下安全生产。
(2) JEDEC 文档JEP157 规定：250V CDM 可实现在标准ESD 控制流程下安全生产。

8.3 ESD 等级- LQFP176/LQFP100

		值	单位
采用176 引脚LQFP 封装的AVP32F379			
$V_{(ESD)}$ 静电放电(ESD)	人体放电模型(HBM)，符合ANSI/ESDA/JEDEC JS-001 标准(1)	TBD	V
	充电器件模型(CDM)，符合JEDEC 规范JESD22-C101 或ANSI/ESDA/JEDEC JS-002(2)	TBD	
采用100 引脚LQFP 封装的AVP32F379			
$V_{(ESD)}$ 静电放电(ESD)	人体放电模型(HBM)，符合ANSI/ESDA/JEDEC JS-001 标准(1)	TBD	V
	充电器件模型(CDM)，符合JEDEC 规范JESD22-C101 或ANSI/ESDA/JEDEC JS-002(2)	TBD	

(1) JEDEC 文档JEP155 规定：500V HBM 可实现在标准ESD 控制流程下安全生产。
(2) JEDEC 文档JEP157 规定：250V CDM 可实现在标准ESD 控制流程下安全生产。

预览版

8.4 建议工作条件

		最小值	标称值	最大值	单位
器件电源电压，I/O，V_{DDIO}(1)		3.14	3.3	3.47	V
器件电源电压，V_{DD}		1.04	1.1	1.21	V
电源接地，V_{SS}			0		V
模拟电源电压，V_{DDA}		3.14	3.3	3.47	V
模拟接地，V_{SSA}			0		V
结温，T_J(2)		-40		150	℃
环境温度(S/Q)，T_A		-40		125	℃

(1) V_{DDIO}、V_{DD3VFL} 和 V_{DDOSC} 之间应保持在 0.3V 之内。

(2) 在 T_J = 105°C 以上的温度下长时间运行将缩短器件的使用寿命。

8.5 功耗摘要

本小节中列出的电流值仅代表给定的测试条件下的值，而不是可能的绝对最大值。应用中的实际器件电流将随应用代码和引脚配置的不同而变化。第8.5.1节显示了 200MHz SYSCLK 下的器件流耗。

8.5.1 200MHz SYSCLK 下的器件流耗

模式	测试条件	I_{DD}		I_{DDIO}(1)		I_{DDA}		I_{DD3VFL}	
		典型值(5)	最大值(4)	典型值(5)	最大值(4)	典型值(5)	最大值(4)	典型值(5)	最大值(4)
工作中	• 代码正在耗尽RAM。(6) • 所有I/O 引脚都未连接。 • 禁用未激活的外设的时钟。 • 闪读取存，并处于运行状态。 • XCLKOUT 在SYSCLK/4 下启用。	TBD	TBD	TBD		TBD	TBD	TBD	TBD
空闲	• CPU1 和CPU2 均处于空闲模式。 • 闪存断电。 • XCLKOUT 被关闭。	TBD	TBD	TBD	TBD	TBD	TBD	TBD	TBD
待机	• CPU1 和CPU2 均处于待机模式。 • 闪存断电。 • XCLKOUT 关闭。	TBD	TBD	TBD	TBD	TBD	TBD	TBD	TBD
停机(2)	• CPU1 看门狗正在运行。 • 闪存断电。 • XCLKOUT 关闭。	TBD	TBD	TBD	TBD	TBD	TBD	TBD	TBD
休眠(3)	• CPU1.M0 和CPU1.M1 RAM 处于低功耗数据保留模式。 • CPU2.M0 和CPU2.M1 RAM 处于低功耗数据保留模式。	TBD	TBD	TBD	TBD	TBD	TBD	TBD	TBD
闪存 擦除/编程(7)	• CPU1 从RAM 运行。 • CPU2 从闪存运行。 • 所有I/O 引脚都未连接。 • 禁用外设时钟。 • CPU1 正在执行闪存擦除和编程。 • CPU2 正在访问闪存位置以使闪存组保持运行状态。 • XCLKOUT 关闭。	TBD	TBD	TBD	TBD	TBD	TBD	TBD	TBD

(1) I_{DDIO} 电流取决于I/O 引脚上的电气负载。
(2) 在CPU1 进入停机模式之前，CPU2 必须进入空闲模式。
(3) 在CPU1 进入休眠模式之前，CPU2 必须进入复位/空闲/待机模式。
(4) 最大值：V_{max}，125°C
(5) 典型值：V_{nom}，30°C
(6) 在CPU1 上的循环中执行以下操作：
- 所有通信外设都在环回模式下运行：CAN-A 至CAN-B；SPI-A 至SPI-C；SCI-A 至SCI-D；I2C-A 至I2C-B；McBSP-A 至McBSP- B；USB
- SDFM1 至SDFM4 激活

- ePWM1 到ePWM12 在24 个引脚上生成400kHz PWM 输出
- CPU 计时器激活
- DMA 进行32 位突发传输
- CLA1 进行乘法累加任务
- 所有 ADC 执行连续转换
- 所有DAC 在150kHz 下斜升/斜降电压
- CMPSS1 至CMPSS8 激活

以下操作在CPU2 上循环执行：

- CPU 计时器激活
- CLA1 进行乘法累加任务
- VCU 使用并行负载进行复杂的乘法/累加
- TMU 计算余弦
- FPU 使用并行负载进行乘法/累加

(7) 闪存编程期间的欠压事件可能会损坏闪存数据。使用备用电源（例如 USB 编程器）的编程环境必须能够为器件和其他系统组件提供额定电流，并留有足够的裕度以避免电源欠压情况。

预览版

8.5.2 流耗图

图 8-1和**图 8-2**是器件上频率与流耗/功率之间关系的典型代表。第8.5.1节中的工作测试是在 V_{max} 和高温下跨频运行的。实际结果将因系统实现情况和具体条件而异。

TBD(1)

(1) TBD: To be defined.

图 8-1 工作电流与频率的关系

TBD

图 8-2 功率与频率的关系

预览版

漏电流将随工作温度的上升呈非线性增加。典型值和最大值条件下 V_{DD} 电流的差异如**图 8-3**所示。停机模式下的流耗主要是漏电流，因为内部振荡器已断电，就不会有有源开关。

图 8-3显示了温度范围内的典型漏电流。在标称电压条件下，该器件处于停机模式。

TBD

图 8-3 I_{DD} 漏电流与温度的关系

预览版

8.5.3 降低流耗

AVP32F379 器件提供了一些降低器件流耗的方法：

- 在应用的空闲期间，可以进入四种低功耗模式中的任何一种：空闲、待机、停机和休眠。
- 如果代码从RAM 中运行，闪存模块可能会断电。
- 禁用假定有输出功能的引脚上的上拉电阻。
- 每个外设都有一个单独的时钟使能位(PCLKCRx)。通过关闭给定应用中未使用的任何外设的时钟，可以减少流耗。**表 8-1** 表明了通过使用 PCLKCRx 寄存器禁用时钟可以实现的典型电流降低。
- 为了在低功耗模式下实现最低V_{DDA} 流耗，请参阅《AVP32F379技术参考手册》中相应的模拟章节，以确保使每个模块也断电。

表 8-1 各种外设在 V_{DD} 电源上的电流 (在 200MHz 下)

外设 模块(1) (2)	I_{DD} 电流 降低(mA)
ADC(3)	TBD
CAN	TBD
CLA	TBD
CMPSS(3)	TBD
CPUTIMER	TBD
DAC(3)	TBD
DMA	TBD
eCAP	TBD
EMIF1	TBD
EMIF2	TBD
ePWM1 至ePWM4(4)	TBD
ePWM5 至ePWM12(4)	TBD
HRPWM(4)	TBD
I2C	TBD
McBSP	TBD
SCI	TBD
SDFM	TBD
SPI	TBD
uPP	TBD
USB 和AUXPLL (60MHz)	TBD

(1) 在V_{max} 和125°C 下。
(2) 复位时，所有外设均禁用。使用PCLKCRx 寄存器以单独地启用外设。对于具有多个实例的外设，针对单个模块引用电流。
(3) 该数字代表了ADC、CMPSS 和DAC 模块的数字部分所消耗的电流。
(4) ePWM 为SYSCLK 的一半。

8.6 电气特征

在推荐的工作条件下（除非另有说明）

参数			测试条件	最小值	典型值	最大值	单位
V_{OH}	高电平输出电压		I_{OH} = I_{OH} 最小值	TBD			V
			I_{OH}=-100μA	TBD			
V_{OL}	低电平输出电压		I_{OL}=I_{OL} 最大值			TBD	V
			I_{OL} = 100μA			TBD	
I_{OH}	所有输出引脚的高电平输出拉电流			TBD			mA
I_{OL}	所有输出引脚的低电平输出灌电流					TBD	mA
V_{IH}	高电平输入电压(3.3V)	GPIO0–GPIO7、GPIO42–GPIO43、GPIO46–GPIO47		TBD		TBD	V
		所有其他引脚		TBD		TBD	
V_{IL}	低电平输入电压(3.3V)			TBD	TBD	TBD	V
$V_{HYSTERESIS}$	输入迟滞				TBD		mV
$I_{pulldown}$	输入电流	带下拉的数字输入(1)	V_{DDIO}=3.3V V_{IN}=V_{DDIO}		TBD		μA
I_{pullup}	输入电流	启用上拉的数字输入(1)	V_{DDIO}=3.3V V_{IN}=0V		TBD		μA
I_{LEAK}	引脚泄漏	数字	禁用上拉 0V ≤V_{IN} ≤V_{DDIO}			TBD	μA
		模拟（除了ADCINB0或DACOUTx)	0V ≤V_{IN} ≤V_{DDA}			TBD	
		ADCINB0			TBD	TBD(2)	
		DACOUTx			TBD		
C_I	输入电容				TBD		pF
$V_{DDIO-POR}$	V_{DDIO} 上电复位电压				TBD		V

(1) 有关具有上拉或下拉功能的引脚列表，请参阅**表 7-1**。

(2) ADCINB0 上显示的最大输入漏电流是在高温条件下发生的。

8.7 热阻特征

8.7.1 BGA337 封装

		°C/W(1)	气流(lfm)(2)
$R\Theta_{JC}$	结至外壳热阻	TBD	不适用
$R\Theta_{JB}$	结至电路板热阻	TBD	不适用
$R\Theta_{JA}$（高k PCB）	结至大气热阻	TBD	0
$R\Theta_{JMA}$	结至流动空气热阻	TBD	150
		TBD	250
		TBD	500
Psi_{JT}	结至封装顶部	TBD	0
		TBD	150
		TBD	250
		TBD	500
Psi_{JB}	结至电路板	TBD	0
		TBD	150
		TBD	250
		TBD	500

(1) 以上值基于 JEDEC 定义的 2S2P 系统（基于 JEDEC 定义的 1S0P 系统的 Theta JC [$R\Theta_{JC}$] 值除外），将随环境和应用的变化而更改。有关更多信息，请参阅以下 EIA/JEDEC 标准：

- JESD51-2，*集成电路散热测试方法环境条件 - 自然对流（静止空气）*。
- JESD51-3，*用于引线表面贴装型封装的低效导热性测试板*
- JESD51-7，*用于引线表面贴装型封装的高效导热性测试板*
- JESD51-9，*用于区域 阵列表面贴装封装散热测量的测试板*

(2) lfm = 线性英尺/分钟

8.7.2 LQFP176 封装

		°C/W(1)	气流(lfm)(2)
$R\Theta_{JC}$	结至外壳热阻	TBD	不适用
$R\Theta_{JB}$	结至电路板热阻	TBD	不适用
$R\Theta_{JA}$（高k PCB）	结至大气热阻	TBD	0
$R\Theta_{JMA}$	结至流动空气热阻	TBD	150
		TBD	250
		TBD	500
Psi_{JT}	结至封装顶部	TBD	0
		TBD	150
		TBD	250
		TBD	500
Psi_{JB}	结至电路板	TBD	0
		TBD	150
		TBD	250
		TBD	500

(1) 以上值基于 JEDEC 定义的 2S2P 系统（基于 JEDEC 定义的 1S0P 系统的 Theta JC [$R\Theta_{JC}$] 值除外），将随环境和应用的变化而更改。有关更多信息，请参阅以下 EIA/JEDEC 标准：

- JESD51-2，*集成电路散热测试方法环境条件 - 自然对流（静止空气）*。
- JESD51-3，*用于引线表面贴装封装的低效导热性测试板*
- JESD51-7，*用于引线表面贴装型封装的高效导热性测试板*
- JESD51-9，*用于区域 阵列表面贴装封装散热测量的测试板*

(2) lfm = 线性英尺/分钟

8.7.3 LQFP100 封装

		°C/W(1)	气流(lfm)(2)
$R\Theta_{JC}$	结至外壳热阻	TBD	不适用
$R\Theta_{JB}$	结至电路板热阻	TBD	不适用
$R\Theta_{JA}$（高k PCB）	结至大气热阻	TBD	0
$R\Theta_{JMA}$	结至流动空气热阻	TBD	150
		TBD	250
		TBD	500
Psi_{JT}	结至封装顶部	TBD	0
		TBD	150
		TBD	250
		TBD	500
Psi_{JB}	结至电路板	TBD	0
		TBD	150
		TBD	250
		TBD	500

(1) 以上值基于JEDEC 定义的2S2P 系统（基于JEDEC 定义的1S0P 系统的Theta JC [$R\Theta_{JC}$] 值除外），将随环境和应用的变化而更改。有关更多信息，请参阅以下 EIA/JEDEC 标准：

- JESD51-2，*集成电路散热测试方法环境条件 - 自然对流（静止空气）*。
- JESD51-3，*用于 引线表面贴装型封装的低效导热性测试板*
- JESD51-7，*用于 引线表面贴装型封装的高效导热性测试板*
- JESD51-9，*用于区域 阵列表面贴装封装散热测量的测试板*

(2) lfm = 线性英尺/分钟

8.8 散热设计注意事项

根据最终应用设计和运行情况，I_{DD} 和 I_{DDIO} 电流可能有所不同。最终产品中超过建议最大功率耗散的系统可能需要额外的散热增强措施。环境温度 (T_A) 随最终应用和产品设计的不同而不同。影响可靠性和功能性的关键参数是结温 T_J，而不是环境温度。因此，应该注意将 T_J 保持在指定限值内。应该测量 T_{case} 以评估工作结温 T_J。通常在封装顶部表面的中心测量 T_{case}。

8.9 系统

8.9.1 电源时序

8.9.1.1 信号引脚要求

在为器件供电之前，不能对任何数字引脚施加比 V_{DDIO} 高 0.3V 以上的电压，也不能对任何模拟引脚（包括V_{REFHI}）施加比V_{DDA} 高0.3V 以上的电压。

8.9.1.2 V_{DDIO}、V_{DDA}、V_{DD3VFL} 和 V_{DDOSC} 要求

3.3V 电源应一起上电，在正常工作期间彼此之间的差值应保持在0.3V 以内。

8.9.1.3 V_{DD} 要求

不支持内部 VREG。必须将 VREGENZ 引脚连接至 V_{DDIO}，并且外部电源用于为 V_{DD} 提供 1.1V 电压。在斜升期间， V_{DD} 应保持在不高于 V_{DDIO} 0.3V。

V_{DDOSC} 和 V_{DD} 必须同时加电和断电。当 V_{DD} 处于断电状态时， V_{DDOSC} 不应供电。对于未同时为 V_{DDOSC} 和 V_{DD} 供电的应用，请参阅：《AVP32F379勘误表》中的“INTOSC：未使用 V_{DD} 为 V_{DDOSC} 供电可导致 INTOSC 频率漂移”勘误项。

当闪存组处于运行状态时，在 V_{DD3VFL} 到 V_{DD} 之间存在内部 12.8mA 电流源。当闪存组处于运行状态且器件处于低态运行状态（如低功耗模式）时，此内部电流源可能导致 V_{DD} 上升至大概为 1.3V。在这种情况下，外部系统 V_{DD} 稳压器的电流负载将为零。对于大多数稳压器来说，这不是问题；但是，如果系统稳压器需要最小负载才能正常运行，则可以在电路板中增加外部 82Ω 电阻器，以确保 V_{DD} 具有最小电流负载。请参阅《AVP32F379勘误表》中“低功耗模式：断电闪存或保持最少器件活动”勘误项。

8.9.1.4 电源斜升速率

电源应在10ms 内斜升至全部的电源轨。第8.9.1.4.1节显示了电源斜升速率。

8.9.1.4.1 电源斜升速率

		最小值	最大值	单位
电源斜升速率	相对于V_{SS} 的V_{DDIO}、V_{DD}、V_{DDA}、V_{DD3VFL}、V_{DDOSC}	TBD	TBD	V/s

8.9.1.5 电源监控

内部上电复位 (POR) 电路在上电期间将 I/O 保持在高阻抗状态。外部电源电压监控器 (SVS) 可用于监控 3.3V 和 1.1V 电源轨上的电压，并在电源超出运行规格时将 $\overline{XRS}$ 驱动至低电平。

备注

如果电源电压保持接近POR阈值，则器件可能会在$\overline{XRS}$ 引脚上驱动定期复位。

8.9.2 复位时序

$\overline{XRS}$ 为器件复位引脚。它用作输入和漏极开路输出。该器件具有内置上电复位 (POR)。在加电期间，POR 电路会驱动 $\overline{XRS}$ 引脚至低电平。看门狗或 NMI 看门狗复位也会驱动引脚至低电平。外部电路可能会驱动引脚使器件复位生效。

应在 XRS 和 V_{DDIO} 之间放置一个值为 2.2kΩ 至 10kΩ 的电阻器。应在 $\overline{XRS}$ 和 V_{SS} 之间放置一个电容器用于噪声滤除；电容应为 100nF 或更小。当看门狗复位生效时，这些值将允许看门狗在 512 个 OSCCLK 周期内正确地驱动 $\overline{XRS}$ 引脚至 V_{OL}。**图 8-4**为推荐的复位电路。




图 8-4 复位电路

8.9.2.1 复位源

该器件上存在以下复位源：XRS、WDRS、NMIWDRS、SYSRS、SCCRESET 和 HIBRESET。请参阅《AVP32F379技术参考手册》“系统控制”一章中的“复位信号”表。

参数 $t_{h(boot-mode)}$ 必须考虑从这些来源启动的复位。

CAUTION

有些复位源由器件内部驱动。其中一些来源将 XRS 驱动至低电平。借此可禁用驱动引导引脚的任何其他器件。SCCRESET 和调试器复位源不会驱动 XRS；因此，用于引导模式的引脚不应由系统中的其他器件主动驱动。引导配置规定更改 OTP 中的引导引脚；有关更多详细信息，请参阅《AVP32F379技术参考手册》。

8.9.2.2 复位电气数据和时序

第8.9.2.2.1节说明了复位 (XRS) 时序要求，第8.9.2.2.2节说明了复位 (XRS) 开关特征。**图 8-5**为上电复位，**图 8-6** 为热复位。


8.9.2.2.1 复位(XRS)时序要求

			最小值	最大值	单位
t_{h}（引导模式）	引导模式引脚的保持时间		1.5		ms
$t_{w(RSL2)}$	脉冲持续时间，热复位时 XRS 处于低电平	所有情况	3.2		μs
		应用中使用的低功耗模式，并且 SYSCLKDIV > 16	3.2*(SYSCLKDIV/16)		

8.9.2.2.2 复位(XRS)开关特征

在推荐的工作条件下（除非另有说明）


参数		最小值	典型值	最大值	单位
$t_{w(RSL1)}$	脉冲持续时间，XRS 在电源稳定后由器件驱动为低电平		100		μs
$t_{w(WDRS)}$	脉冲持续时间，由看门狗生成的复位脉冲		$512t_{c}$(OSCCLK)		周期



A. XRS 引脚可以由监控器或外部上拉电阻从外部驱动，请参阅第7.2.1节。

B. 从任何源复位后（参阅 第8.9.2.1节），引导ROM 代码将对引导模式引脚进行采样。基于引导模式引脚的状态，引导代码分支到目的内存或者引导代码功能。如果引导ROM 代码在上电条件后（在调试程序环境中）执行，则引导代码执行时间基于当前的SYSCLK 速度。SYSCLK 将基于用户环境，可以启用或不启用 PLL。

图 8-5 上电复位



A. 从任何源复位后（参阅第8.9.2.1节），引导ROM 代码将对引导模式引脚进行采样。基于引导模式引脚的状态，引导代码分支到目的内存或者引导代码功能。如果引导ROM 代码在上电条件后（在调试程序环境中）执行，则引导代码执行时间基于当前的SYSCLK 速度。SYSCLK 将基于用户环境，可以启用或不启用 PLL。

图 8-6 热复位

8.9.3 时钟规范

8.9.3.1 时钟源

表 8-2列出了四种可能的时钟源。**图 8-7**概述了器件时钟系统。

表 8-2 可能的基准时钟源

时钟源	模块已计时	注释
INTOSC1	可用于为以下模块提供时钟: • 看门狗模块 • 主PLL • CPU 计时器2	内部振荡器1。 零引脚开销10MHz 内部振荡器。
INTOSC2(1)	可用于为以下模块提供时钟: • 主PLL • 辅助PLL • CPU 计时器2	内部振荡器2。 零引脚开销10MHz 内部振荡器。
XTAL	可用于为以下模块提供时钟: • 主PLL • 辅助PLL • CPU 计时器2	外部晶体或谐振器连接在X1 和X2 引脚之间，或者单端时钟连接到X1引脚。
AUXCLKIN	可用于为以下模块提供时钟: • 辅助PLL • CPU 计时器2	单端3.3V 电平时钟源。GPIO133/AUXCLKIN 引脚应用于提供输入时钟。

(1) 复位时，内部振荡器2 (INTOSC2) 为系统PLL (OSCCLK) 和辅助PLL (AUXOSCCLK) 的默认时钟源。




图 8-7 时钟系统

8.9.3.2 时钟频率、要求和特征

本小节提供了输入时钟的频率和时序要求、PLL 锁定时间、内部时钟的频率以及输出时钟的频率和开关特征。

8.9.3.2.1 输入时钟频率和时序要求，PLL 锁定时间

第8.9.3.2.1.1节显示了输入时钟的频率要求。**表 8-3**显示了晶振等效串联电阻要求。第8.9.3.2.1.2节显示了使用外部时钟源时的 X1 输入电平特征。第8.9.3.2.1.3节 和第8.9.3.2.1.4节显示了输入时钟的时序要求。第8.9.3.2.1.5节显示了主 PLL 和 USB PLL 的 PLL 锁定时间。

8.9.3.2.1.1 输入时钟频率

		最小值	最大值	单位
$f_{(XTAL)}$	频率，X1/X2，来自外部晶体或谐振器	10	20	MHz
$f_{(X1)}$	频率，X1，来自外部振荡器	2	25	MHz
$f_{(AUXI)}$	频率，AUXCLKIN，来自外部振荡器	2	60	MHz

8.9.3.2.1.2 使用外部时钟源（非晶体）时的 X1 输入电平特征

在推荐的工作条件下（除非另有说明）

参数		最小值	最大值	单位
X1 V_{IL}	有效低电平输入电压	TBD	TBD	V
X1 V_{IH}	有效高电平输入电压	TBD	TBD	V

8.9.3.2.1.3 X1 时序要求

		最小值	最大值	单位
$t_{f(X1)}$	下降时间，X1		6	ns
$t_{r(X1)}$	上升时间，X1		6	ns
$t_{w(X1L)}$	脉冲持续时间，X1 低电平占$t_{c(X1)}$ 的百分比	45%	55%	
$t_{w(X1H)}$	脉冲持续时间，X1 高电平占$t_{c(X1)}$ 的百分比	45%	55%	

8.9.3.2.1.4 AUXCLKIN 时序要求

		最小值	最大值	单位
$t_{f(AUXI)}$	下降时间，AUXCLKIN		6	ns
$t_{r(AUXI)}$	上升时间，AUXCLKIN		6	ns
$t_{w(AUXL)}$	脉冲持续时间，AUXCLKIN 低电平占$t_{c(XCI)}$ 的百分比	45%	55%	
$t_{w(AUXH)}$	脉冲持续时间，AUXCLKIN 高电平占$t_{c(XCI)}$ 的百分比	45%	55%	

8.9.3.2.1.5 PLL 锁定时间

		最小值	标称值	最大值	单位
$t_{(PLL)}$	锁定时间，主PLL（X1，来自外部振荡器）		50µs + 2500 * $t_{c(OSCCLK)}$ (1)		µs
$t_{(USB)}$	锁定时间，USB PLL（AUXCLKIN，来自外部振荡器）		50µs + 2500 * $t_{c(OSCCLK)}$ (1)		µs

(1) 此处的PLL 锁定时间定义了《AVP32F379勘误表》中所定义的PLL 权变措施的典型执行时间。周期计数包括PLL 初始化例程的代码执行，这可能因编译器优化和闪存等待状态而异。对于系统 PLL，请参阅 InitSysPll() 或 SysCtl_setClock()。对于辅助 PLL，请参阅 InitAuxPll() 或 SysCtl_setAuxClock()。

8.9.3.2.2 内部时钟频率

第8.9.3.2.2.1节提供了内部时钟的时钟频率。

8.9.3.2.2.1 内部时钟频率

		最小值	标称值	最大值	单位
$f_{(SYSCLK)}$	频率，器件（系统）时钟	2		200(2)	MHz
$t_{c(SYSCLK)}$	周期，器件（系统）时钟	5(2)		500	ns
$f_{(PLLRAWCLK)}$	频率，系统PLL 输出（在SYSCLK 分频器之前）	120		400	MHz
$f_{(AUXPLLRAWCLK)}$	频率，辅助PLL 输出（在AUXCLK 分频器之前）	120		400	MHz
$f_{(AUXPLL)}$	频率，AUXPLLCLK	2	60	60	MHz
$f_{(PLL)}$	频率，PLLSYSCLK	2		200(2)	MHz
$f_{(LSP)}$	频率，LSPCLK	2		200(2)	MHz
$t_{c(LSPCLK)}$	周期，LSPCLK	5(2)		500	ns
$f_{(OSCCLK)}$	频率，OSCCLK（INTOSC1、INTOSC2、XTAL或X1）	参阅各自的时钟			MHz
$f_{(EPWM)}$	频率，EPWMCLK(1)			100	MHz
$f_{(HRPWM)}$	频率，HRPWMCLK	60		100	MHz

(1) 对于100MHz以上的SYSCLK，EPWMCLK 必须是SYSCLK 的一半。
(2) 使用外部时钟源。如果使用INTOSC1 或INTOSC2 作为时钟源，那么最大频率为194MHz，最小周期为5.15ns。

8.9.3.2.3 输出时钟频率和开关特征

第8.9.3.2.3.1节提供了输出时钟的频率。第8.9.3.2.3.2节显示了输出时钟 XCLKOUT 的开关特征。

8.9.3.2.3.1 输出时钟频率

		最小值	最大值	单位
$f_{(XCO)}$	频率，XCLKOUT		50	MHz

8.9.3.2.3.2 XCLKOUT 开关特征（旁路或启用 PLL）

在推荐的工作条件下（除非额外注明）

参数(1) (2)		最小值	最大值	单位
$t_{f(XCO)}$	下降时间，XCLKOUT		TBD	ns
$t_{r(XCO)}$	上升时间，XCLKOUT		TBD	ns
$t_{w(XCOL)}$	脉冲持续时间，XCLKOUT 低电平	TBD	TBD	ns
$t_{w(XCOH)}$	脉冲持续时间，XCLKOUT 高电平	TBD	TBD	ns

(1) 假定这些参数的负载为40pF 。
(2) $H=0.5t_{c(XCO)}$

8.9.3.3 输入时钟和 PLL

除了内部 0 引脚振荡器，还提供了多个外部时钟源选项。**图 8-8** 显示了将晶振、谐振器和振荡器连接到引脚 X1/X2（也称为 XTAL）和 AUXCLKIN 的推荐方法。




图 8-8 将输入时钟连接到 AVP32F379 器件

8.9.3.4 晶体振荡器

使用石英晶体时，可能有必要在晶体电路中加入一个阻尼电阻 (R_D)，以防止晶体过驱动（驱动电平可参阅晶体数据表）。在高频应用（10MHz 或更高）中，通常不需要 R_D。如果需要阻尼电阻，R_D 应尽可能小，因为电阻的大小会影响启动时间（较小的 R_D = 更快的启动时间）。建议晶体制造商使用应用板来表征晶体。第8.9.3.4.1节显示了晶体振荡器参数。**表 8-3**显示了晶体等效串联电阻 (ESR) 要求。第8.9.3.4.2节显示了晶体振荡器电气特征。

8.9.3.4.1 晶体振荡器参数

		最小值	最大值	单位
CL1、CL2	负载电容	12	24	pF
C0	晶振并联电容		7	pF

表 8-3 晶振等效串联电阻 (ESR) 要求

晶体频率(MHz)(1) (2)	最大 ESR (Ω) (CL1 = CL2 = 12pF)	最大 ESR (Ω) (CL1 = CL2 = 24pF)
10	55	110
12	50	95
14	50	90
16	45	75
18	45	65
20	45	50

(1) 晶振并联电容(C0) 应小于或等于7pF。

(2) ESR = 负电阻/3

8.9.3.4.2 晶体振荡器电气特征

在推荐的工作条件下（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
启动时间(1)	f = 20MHz ESR MAX = 50Ω CL1 = CL2 = 24pF C0 = 7pF		TBD		ms
晶振驱动电平(DL)				TBD	mW

(1) 启动时间取决于晶体和振荡电路元件。建议晶体供应商使用所选晶体来表征应用。

8.9.3.5 内部振荡器

为了减少电路板生产成本和缩短应用开发时间，所有 AVP32F379 器件都包含两个独立的内部振荡器，称为 INTOSC1 和 INTOSC2。默认情况下，两个振荡器都在上电时启用。INTOSC2 设置为系统参考时钟 (OSCCLK)源，INTOSC1 设置为备用时钟源。INTOSC1 也可以手动配置为系统参考时钟 (OSCCLK)。第8.9.3.5.1节提供了内部振荡器的电气特征以确定该模块是否符合应用的时钟要求。

第8.9.3.5.1节提供了两个内部振荡器的电气特征。

备注

如果PLLSYSCLK 配置为频率高于194MHz，则该振荡器无法用作PLL源。

8.9.3.5.1 内部振荡器电气特征

在推荐的工作条件下（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
$f_{(INTOSC)}$	频率，INTOSC1 和INTOSC2		TBD	TBD	TBD	MHz
$f_{(INTOSC-STABILITY)}$	室温下的频率稳定性	30°C，标称V_{DD}		TBD		
	V_{DD} 上的频率稳定性	30°C		TBD		
	频率稳定性		TBD		TBD	
$f_{(INTOSC-ST)}$	启动和趋稳时间				TBD	μs

8.9.4 闪存参数

片上闪存与 CPU 紧密集成，允许通过 128 位宽的预取读取和流水线缓冲器直接从闪存执行代码。序列代码的闪存性能等同于从 RAM 中执行。考虑到不连续性，相对于从 RAM 中执行的代码，大多数应用的运行效率约为 80%。这种闪存效率让设计人员在从上一代 MCU 迁移时将性能提高了 2 倍。

该器件还具有用于双代码安全模块 (DCSM) 的 OTP（一次性可编程）扇区，该扇区在编程后无法擦除。**表 8-4**显示了不同频率下所需的最低闪存等待状态。第8.9.4.1节显示了闪存参数。

表 8-4 闪存等待状态

CPUCLK (MHz)		最低等待状态(1)
外部振荡器或晶体	INTOSC1 或INTOSC2	
150 < CPUCLK ≤200	145 < CPUCLK ≤194	TBD
100 < CPUCLK ≤150	97 < CPUCLK ≤145	TBD
50 < CPUCLK ≤100	48 < CPUCLK ≤97	TBD
CPUCLK ≤50	CPUCLK ≤48	TBD

(1) 所需的最小FRDCNTL[RWAIT]。

8.9.4.1闪存参数

参数			最小值	典型值	最大值	单位
编程时间(1)		128 数据位+ 16 ECC 位		TBD	TBD	μs
		8KW 扇区		TBD	TBD	ms
		32KW 扇区		TBD	TBD	ms
擦除时间(2)（< 25 个周期）		8KW 扇区		TBD	TBD	ms
		32KW 扇区		TBD	TBD	
20k 周期下的擦除时间(2)		8KW 扇区		TBD	TBD	ms
		32KW 扇区		TBD	TBD	
N_{wec}	写入/擦除周期		100000			周期
$t_{retention}$	数据保留持续时间（T_J = 85°C）		10			年

(1) 编程时间是在最大器件频率下。编程时间包含闪存状态机的开销，但不包含将以下内容传输到RAM 的时间：

- 使用闪存API 对闪存进行编程的代码
- 闪存API 本身
- 待编程的闪存数据

换言之，器件RAM 中提供了所有必需的代码/数据，且为编程准备就绪后，此表中指示的时间才适用。传输时间将根据所用JTAG 调试探针的速度而显著变化。

编程时间计算是基于以指定的工作频率一次编程144 位。编程时间包含CPU 对编程的验证。编程时间不会随着写入/擦除(W/E) 循环而缩短，但擦除时间会缩短。

擦除时间包含CPU 对擦除的验证，不涉及任何数据传输。

(2) 擦除时间包含CPU 对擦除的验证。

备注

主阵列闪存编程必须与 64 位地址边界对齐，并且每个 64 位字在每个写/擦除周期只能编程一次。有关更多详细信息，请参阅《AVP32F379勘误表》中的“闪存：最小编程字大小”勘误项。

8.9.5 仿真/JTAG

JTAG 端口具有五个专用引脚：$\overline{\text{TRST}}$、TMS、TDI、TDO 和 TCK。$\overline{\text{TRST}}$信号应始终通过电路板上的 2.2kΩ 下拉电阻器下拉。此 MCU 不支持 14 引脚和 20 引脚仿真接头上的 EMU0 和 EMU1 信号。这些信号应始终通过一对范围为 2.2kΩ 至 4.7kΩ（取决于调试器端口的驱动强度）的板载上拉电阻器在仿真接头处上拉。通常使用 2.2kΩ的阻值。

有关如何将 14 引脚 JTAG 接头连接到 MCU 的 JTAG 端口信号，请参阅**图 8-9**、**图 8-10** 显示了如何连接到 20 引脚接头。20 引脚 JTAG 接头终端 EMU2、EMU3 和 EMU4 未使用，应接地。

JTAG 调试探针接头的 PD（电源检测）终端应连接到电路板 3.3V 电源。接头 GND 终端应连接至电路板接地。TDIS（电缆断开感应）也应连接至电路板接地。JTAG 时钟应从接头 TCK 输出终端环回到接头的 RTCK 输入终端（以通过 JTAG 调试探针检测时钟连续性）。接头终端 $\overline{\text{RESET}}$ 是 JTAG 调试探针接头的开漏输出，通过 JTAG 调试探针命令使电路板元件复位（仅通过 20 引脚接头可用）。

通常情况下，当 MCU 目标和 JTAG 接头之间的距离小于 6 英寸 (15.24cm)，并且 JTAG 链上没有其他器件时，JTAG 信号上不需要缓冲器。否则，每个信号都应被缓冲。此外，对于大多数 10MHz 下的 JTAG 调试探针操作，JTAG 信号上不需要串联电阻器。然而，如果期望高仿真速度（35MHz 左右），则应在每个 JTAG 信号上串联 22Ω 电阻器。




图 8-9 连接到 14 引脚 JTAG 接头




图 8-10 连接到 20 引脚 JTAG 接头

8.9.5.1 JTAG 电气数据和时序

第8.9.5.1.1节列出了JTAG时序要求。第8.9.5.1.2节列出了JTAG开关特征。**图 8-11**为JTAG时序。

8.9.5.1.1 JTAG 时序要求

编号			最小值	最大值	单位
1	$t_{c(TCK)}$	周期时间，TCK	66.66		ns
1a	$t_{w(TCKH)}$	脉冲持续时间，TCK 高电平（t_c 的40%）	26.66		ns
1b	$t_{w(TCKL)}$	脉冲持续时间，TCK 低电平（t_c 的40%）	26.66		ns
3	$t_{su(TDI-TCKH)}$	TDI 有效至TCK 高电平的输入建立时间	TBD		ns
	$t_{su(TMS-TCKH)}$	TMS 有效至TCK 高电平的输入建立时间	TBD		ns
4	$t_{h(TCKH-TDI)}$	从TCK 高电平至TDI 有效的输入保持时间	TBD		ns
	$t_{h(TCKH-TMS)}$	从TCK 高电平至TMS 有效的输入保持时间	TBD		ns

8.9.5.1.2 JTAG 开关特征

在推荐的工作条件下（除非另有说明）

编号	参数		最小值	最大值	单位
2	$t_{d(TCKL-TDO)}$	TCK 低电平到TDO 有效的延迟时间	TBD	TBD	ns




图 8-11 JTAG 时序

8.9.6 GPIO 电气数据和时序

外设信号与通用输入/输出 (GPIO) 信号多路复用。复位时，GPIO 引脚配置为输入。对于特定的输入，用户还能选择输入限定周期的数量来滤除不必要的噪声干扰。

GPIO 模块包含输出 X-BAR，其允许将各种内部信号路由到 GPIO 多路复用器位置中的 GPIO 上，并表示为 OUTPUTXBARx。GPIO 模块还包含输入X-BAR，用于将来自任何 GPIO 输入的信号路由到不同的 IP 块，例如 ADC、eCAP、ePWM 和外部中断。有关更多详细信息，请参阅《AVP32F379技术参考手册》中的“X-BAR”一章。

8.9.6.1 GPIO - 输出时序

第8.9.6.1.1节显示了通用输出开关特征。**图 8-12**为通用输出时序。

8.9.6.1.1 通用输出开关特征

在推荐的工作条件下（除非另有说明）

参数			最小值	最大值	单位
$t_{r(GPO)}$	上升时间，GPIO 从低电平切换至高电平	所有GPIO		TBD(1)	ns
$t_{f(GPO)}$	下降时间，GPIO 从高电平切换至低电平	所有GPIO		TBD(1)	ns
t_{fGPO}	切换频率，GPO 引脚			TBD	MHz

(1) 上升时间和下降时间随负载而变化。这些值假定负载为40pF。




图 8-12 通用输出时序

8.9.6.2GPIO - 输入时序


第8.9.6.2.1节说明了通用输入时序要求。**图 8-13**为采样模式。

8.9.6.2.1通用输入时序要求

			最小值	最大值	单位
$t_{w(SP)}$	采样周期	QUALPRD=0	$1t_{c(SYSCLK)}$		周期
		QUALPRD≠0	$2t_{c(SYSCLK)}$*QUALPRD		周期
$t_{w(IQSW)}$	输入限定器采样窗口		$t_{w(SP)}$*(n(1)-1)		周期
$t_{w(GPI)}$ (2)	脉冲持续时间，GPIO 低电平/高电平	同步模式	$2t_{c(SYSCLK)}$		周期
		带输入限定器	$t_{w(IQSW)} + t_{w(SP)} + 1t_{c(SYSCLK)}$		周期

(1) “n”代表由GPxQSELn 寄存器定义的限定采样的数量。

(2) 对于$t_{w(GPI)}$，对低电平有效信号在V_{IL} 至V_{IL} 之间测量脉宽，而高电平有效信号，在V_{IH} 至V_{IH} 之间测量脉宽。



A. 输入限定器将忽略此短时脉冲波干扰。QUALPRD 位字段指定了限定采样周期。该位字段可以在 00 至 0xFF 之间变化。如果 QUALPRD=00，那么采样周期为1 个SYSCLK 周期。对于任何其他的“n”值，限定采样周期为2n SYSCLK 周期（也就是说，在每2n个 SYSCLK 周期上，GPIO 引脚将被采样）。

B. 通过GPxCTRL 寄存器选择的限定周期应用于8 个GPIO 引脚组。

C. 此限定块可取3 次或者6 次采样。GPxQSELn 寄存器选择使用哪种采样模式。

D. 在所示的示例中，为了使限定器检测到变化，输入应该在 10 个SYSCLK 周期或者更长周期内保持稳定。换句话说，输入应该在(5 x QUALPRD x 2) SYSCLK 周期内保持稳定。这将确保有5 个采样周期用于检测。由于外部信号是异步驱动的，因此13 SYSCLK 宽的脉冲确保了可靠的识别。

图 8-13 采样模式

8.9.6.3 输入信号的采样窗口宽度

下述小节总结了各种输入限定器配置下的输入信号的采样窗口宽度。采样频率表明相对于 SYSCLK 对信号进行采样的频率。

Sampling frequency = SYSCLK/(2 × QUALPRD), if QUALPRD ≠ 0 (1)

Sampling frequency = SYSCLK, if QUALPRD = 0 (2)

Sampling period = SYSCLK cycle × 2 × QUALPRD, if QUALPRD ≠ 0 (3)

在方程式1、方程式2 和方程式3 中，SYSCLK 周期表示SYSCLK 的时间周期。

如果 QUALPRD=0，则采样周期 = SYSCLK 周期

在给定的采样窗口中，采取输入信号的3 次或者 6 次采样来确定信号的有效性。这是由写入到GPxQSELn 寄存器的值确定的。

情况1:

使用3 次采样进行限定

如果QUALPRD≠0，则采样窗口宽度=（SYSCLK 周期x 2 x QUALPRD）× 2

如果QUALPRD=0，则采样窗口宽度=（SYSCLK 周期）x 2

情况2:

使用6 次采样进行限定

如果QUALPRD≠0，则采样窗口宽度=（SYSCLK 周期x 2 x QUALPRD）× 5

如果QUALPRD=0，则采样窗口宽度=（SYSCLK 周期）x 5

图 8-14 显示了通用输入时序。




图 8-14 通用输入时序

8.9.7 中断

图 8-15 提供了中断架构的高级视图。

如**图 8-15** 所示，器件支持五个外部中断（XINT1 到 XINT5），这些中断可以映射到任何 GPIO 引脚上。在此器件中，16 个 ePIE 块中断分组为 1 个 CPU 中断。共 12 个 CPU 中断组，每组 16 个中断。




图 8-15 外部和ePIE中断源

8.9.7.1 外部中断 (XINT) 电气数据和时序

第8.9.7.1.1节列出了外部中断时序要求。第8.9.7.1.2节列出了外部中断开关特征。**图 8-16**为外部中断时序。

8.9.7.1.1 外部中断时序要求

			最小值	最大值	单位(1)
$t_{w(INT)}$	脉冲持续时间，INT 输入低电平/高电平	同步	2tc(SYSCLK)		周期
		带限定器	tw(IQSW) + tw(SP) + 1tc(SYSCLK)		周期

(1) 有关输入限定器参数的说明，请参阅第8.9.6.2.1节。

8.9.7.1.2 外部中断开关特征

在推荐的工作条件下（除非另有说明）(1)

参数		最小值	最大值	单位
$t_{d(INT)}$	延时时间，INT 低电平/高电平到中断向量获取(2)	$t_{w(IQSW)} + 14t_{c(SYSCLK)}$	$t_{w(IQSW)} + t_{w(SP)} + 14t_{c(SYSCLK)}$	周期

(1) 有关输入限定器参数的说明，请参阅第8.9.6.2.1节。
(2) 假设ISR 在单周期存储器中。




图 8-16 外部中断时序

8.9.8 低功耗模式

该器件有三种时钟门控低功耗模式和一种特殊的电源门控模式。

有关所有低功耗模式的更多详细信息以及进入和退出程序，请参阅《AVP32F379技术参考手册》的“低功耗模式”部分。

8.9.8.1 时钟门控低功耗模式

该器件上的空闲、待机和停机模式与其他 A2000 器件上的类似。**表 8-5**描述了进入任何一种时钟门控低功耗模式时对系统的影响。

表 8-5 时钟门控低功耗模式对器件的影响

模块/ 时钟域	CPU1 空闲	CPU1 待机	CPU2 空闲	CPU2 待机	停机
CPU1.CLKIN	运行	门控	不适用	不适用	门控
CPU1.SYSCLK	运行	门控	不适用	不适用	门控
CPU1.CPUCLK	门控	门控	不适用	不适用	门控
CPU2.CLKIN	不适用	不适用	运行	门控	门控
CPU2.SYSCLK	不适用	不适用	运行	门控	门控
CPU2.CPUCLK	不适用	不适用	门控	门控	门控
连接到PERx.SYSCLK 的模块的时钟	运行	如果CPUSEL.PERx = CPU1，则进行门控	运行	如果CPUSEL.PERx = CPU2，则进行门控	门控
CPU1.WDCLK	运行	运行	不适用	不适用	如果CLKSRCCTL1.WDHALTI = 0，则进行门控
CPU2.WDCLK	不适用	不适用	运行	运行	门控
AUXPLLCLK	运行	运行	运行	运行	门控
PLL	供电	供电	供电	供电	软件必须在进入停机之前对PLL 进行断电
INTOSC1	供电	供电	供电	供电	如果CLKSRCCTL1.WDHALTI = 0，则断电
INTOSC2	供电	供电	供电	供电	如果CLKSRCCTL1.WDHALTI = 0，则断电
闪存	供电	供电	供电	供电	软件控制
X1/X2 晶体振荡器	供电	供电	供电	供电	断电

8.9.8.2 电源门控低功耗模式

休眠模式是该器件上的最低功耗模式。它是一种全局低功耗模式，可将电源电压选通到系统的大部分区域。休眠本质上是一种具有远程唤醒功能的受控断电，可用于在长时间不活动期间节省电量。**表 8-6** 描述了进入休眠模式时对系统的影响。

表 8-6 电源门控低功耗模式对器件的影响

模块/电源域	休眠
M0 和M1 存储器	• 如果LPMCR.M0M1MODE = 0x00，则保持开启并保留内存 • LPMCR.M0M1MODE = 0x01 时关闭
CPU1、CPU2、数字外设	已断电
Dx、LSx、GSx 存储器	断电，存储器内容丢失
I/O	开启并保留输出状态
振荡器、PLL、模拟外设、闪存	进入低功耗模式

8.9.8.3 低功耗模式唤醒时序

第8.9.8.3.1节显示了空闲模式时序要求，第8.9.8.3.2节显示了开关特征，**图 8-17**为空闲模式的时序图。

8.9.8.3.1 空闲模式时序要求

			最小值	最 大值	单位(1)
$t_{w(WAKE)}$	脉冲持续时间，外部唤醒信号	无输入限定器	$2t_{c}$(SYSCLK)		周期
		带输入限定器	$2t_{c(SYSCLK)} + t_{w(IQSW)}$		

(1) 有关输入限定器参数的说明，请参阅第8.9.6.2.1节。

8.9.8.3.2 空闲模式开关特征


在推荐的工作条件下（除非另有说明）(1)

参数		测试条件	最小值	最大值	单位
$t_{d(WAKE-IDLE)}$	外部唤醒信号到程序恢复执行的延迟时间(2)				周期
	• 从闪存唤醒 – 激活状态中的闪存模块	无输入限定器		$40t_{c(SYSCLK)}$	
		带输入限定器		$40t_{c(SYSCLK)} + t_{w(WAKE)}$	
	• 从闪存唤醒 – 睡眠状态中的闪存模块	无输入限定器		$6700t_{c(SYSCLK)}$ (3)	
		带输入限定器		$6700t_{c(SYSCLK)}$ (3) + $t_{w(WAKE)}$	
	• 从RAM 唤醒	无输入限定器		$25t_{c(SYSCLK)}$	
		带输入限定器		$25t_{c(SYSCLK)} + t_{w(WAKE)}$	

(1) 有关输入限定器参数的说明，请参阅第8.9.6.2.1节。

(2) 这个时间是在IDLE 指令之后立即开始指令执行的时间。ISR（由唤醒信号触发）的执行涉及额外延迟。

(3) 该值基于闪存上电时间，其是SYSCLK 频率、闪存等待状态(RWAIT) 和FPAC1[PSLEEP]的函数。有关更多信息，请参阅《AVP32F379技术参考手册》的“闪存和OTP 断电模式与唤醒”部分。当SYSCLK 为200MHz，RWAIT 为3 且 FPAC1[PSLEEP] 为0x860 时，可实现该值。



A. 唤醒可以是任一启用的中断，WDINT 或XRS。执行IDLE指令后，在唤醒信号生效前需要5 个OSCCLK 周期（最少）的延迟。

图 8-17 进入和退出空闲模式时序图

第8.9.8.3.3节显示了待机模式时序要求，第8.9.8.3.4节显示了开关特征，**图 8-18**为待机模式的时序图。

8.9.8.3.3 待机模式时序要求

			最小值	最大值	单位
$t_{w(WAKE-INT)}$	脉冲持续时间，外部唤醒信号	QUALSTDBY = 0 | $2t_{c(OSCCLK)}$	3tc(OSCCLK)		周期
		QUALSTDBY > 0 | $(2 + QUALSTDBY)t_{c(OSCCLK)}$ (1)	(2 + QUALSTDBY) * tc(OSCCLK)		

(1) QUALSTDBY 是LPMCR 寄存器中的一个6 位字段。


8.9.8.3.4 待机模式开关特征

在推荐的工作条件下（除非另有说明）

参数		测试条件	最小值	最大值	单位
$t_{d(IDLE-XCOS)}$	延迟时间，IDLE 指令被执行至XCLKOUT 停止的时间			16tc(INTOSC1)	周期
$t_{d(WAKE-STBY)}$	延迟时间，外部唤醒信号到程序执行重新开始的时间(1)				周期
	• 从闪存唤醒 – 激活状态中的闪存模块			175tc(SYSCLK) + tw(WAKE-INT)	
	• 从闪存唤醒 – 睡眠状态中的闪存模块			6700tc(SYSCLK) (2) + tw(WAKE-INT)	
	• 从RAM 唤醒			3tc(OSC) + 15tc(SYSCLK) + tw(WAKE-INT)	

(1) 这个时间是在IDLE 指令之后立即开始指令执行的时间。ISR（由唤醒信号触发）的执行涉及额外延迟。

(2) 该值基于闪存上电时间，其是SYSCLK 频率、闪存等待状态 (RWAIT) 和FPAC1[PSLEEP]的函数。有关更多信息，请参阅《AVP32F379技术参考手册》的“闪存和OTP 断电模式与唤醒”部分。当SYSCLK 为200MHz，RWAIT 为3 且 FPAC1[PSLEEP] 为 0x860 时，可实现该值。



A. 执行空闲指令将器件置于待机模式。

B. LPM 块响应待机信号，SYSCLK 在关闭之前最多保持16 个INTOSC1 时钟周期。此延迟使CPU 流水线和其他待处理的操作能够正确刷新。

C. 外设的时钟被关闭。然而，PLL 和看门狗并未关闭。此器件现在处于待机模式。IDLE 指令执行后，在唤醒信号生效前需要5 个OSCCLK 周期（最小值）的延迟。

D. 外部唤醒信号被驱动为有效。

E. 馈送到GPIO 引脚的唤醒信号必须符合最小脉冲宽度要求。此外，此信号必须免受短时脉时波干扰。如果噪声信号馈送到GPIO 引脚，器件的唤醒行为将不确定，并且对于后续的唤醒脉冲，器件可能不会退出低功耗模式。

F. 经过一个延迟周期后，退出 待机模式。

G. 正常执行重新开始。此器件将响应中断（如果启用）。

图 8-18 进入和退出待机模式时序图

第8.9.8.3.5节显示了停机模式时序要求，第8.9.8.3.6节显示了开关特征，**图 8-19**为停机模式的时序图。

8.9.8.3.5停机模式时序要求

		最小值	最大值	单位
$t_{w(WAKE-GPIO)}$	脉冲持续时间，GPIO 唤醒信号(1)	$t_{oscst} + 2t_{c(OSCCLK)}$		周期
$t_{w(WAKE-XRS)}$	脉冲持续时间，$\overline{XRS}$ 唤醒信号(1)	$t_{oscst} + 8t_{c(OSCCLK)}$		周期


(1) 对于将X1/X2 用于OSCCLK 的应用，用户必须表征其特定的振荡器启动时间，因为它取决于器件外部的电路/布局。有关更多信息，请参阅第8.9.3.4.2节。对于将INTOSC1 或INTOSC2 用于OSCCLK 的应用，请参阅第8.9.3.5节。振荡器启动时间不适用于在X1 引脚上使用单端晶振的应用，因为它由器件外部供电。

8.9.8.3.6停机模式开关特征

在推荐的工作条件下（除非另有说明）

参数		最小值	最大值	单位
$t_{d(IDLE-XCOS)}$	延迟时间，IDLE 指令被执行至XCLKOUT 停止的时间		$16t_{c(INTOSC1)}$	周期
$t_{d(WAKE-HALT)}$	延迟时间，外部唤醒信号结束到CPU1 程序执行重新开始的时间			周期
	• 从闪存唤醒 – 激活状态中的闪存模块		$75t_{c(OSCCLK)}$	
	• 从闪存唤醒 – 睡眠状态中的闪存模块		$17500t_{c(OSCCLK)}$ (1)	
	• 从RAM 唤醒		$75t_{c(OSCCLK)}$	

(1) 该值基于闪存上电时间，其是 SYSCLK 频率、闪存等待状态 (RWAIT) 和 FPAC1[PSLEEP]的函数。有关更多信息，请参阅《AVP32F379技术参考手册》的“闪存和 OTP 断电模式与唤醒”部分。当 SYSCLK 为 200MHz，RWAIT 为 3 且 FPAC1[PSLEEP] 为 0x860 时，可实现该值。



A. 执行IDLE 指令以将器件置于停机模式。

B. LPM 块响应HALT 信号，SYSCLK 在关闭之前最多保持16 个INTOSC1 时钟周期。此延迟使CPU 流水线和其他待处理的操作能够正确刷新。

C. 到外设的时钟被关闭并且 PLL 被关断。如果一个石英晶振或者陶瓷谐振器被用作时钟源，内部振荡器也被关断。器件现在处于停机模式，并且功耗非常低。可以在停机模式中保持零引脚内部振荡器（INTOSC1 和 INTOSC2）以及看门狗处于活动中。通过将 1 写入 CLKSRCCTL1.WDHALTI 中来完成这一点。IDLE 指令执行后，在唤醒信号生效前需要 5 个 OSCCLK 周期（最少）的延迟。

D. 当 GPIOn 引脚（用于使器件脱离停机模式）被驱动为低电平时，振荡器被打开并且振荡器唤醒序列被启动。只有当振荡器稳定后，GPIO 才应被驱动为高电平。这使得在PLL 锁序列期间提供洁净的时钟信号。由于GPIO 引脚的下降沿异步开始唤醒程序，在进入和处于HALT 模式期间需注意保持低噪声环境。

E. 馈送到GPIO 引脚的唤醒信号以唤醒器件必须符合最小脉冲宽度要求。此外，此信号必须免受短时脉冲波干扰。如果噪声信号馈送到 GPIO 引脚，器件的唤醒行为将不确定，并且对于后续的唤醒脉冲，器件可能不会退出低功耗模式。

F. 当内核的CLKIN 已启用时，器件将在一些延迟后响应中断（如果已启用）。现在退出停机模式。

G. 恢复正常运行。

H. 用户必须在停机唤醒时重新锁定PLL，以确保稳定的PLL 锁定。

图 8-19 进入和退出停机模式时序图

备注

CPU2 应在CPU1 将器件置于停机模式之前进入空闲模式。在调用IDLE 指令以进入停机之前，CPU1应使用LPMSTAT 寄存器来验证CPU2 是否已进入空闲模式。

第8.9.8.3.7节说明了休眠模式时序要求，第8.9.8.3.8节说明了开关特征，**图 8-20**为休眠模式的时序图。


8.9.8.3.7 休眠模式时序要求

		最小值	最大值	单位
$t_{w(HIBWAKE)}$	脉冲持续时间，休眠信号	40		μs
$t_{w(WAKEXRS)}$	脉冲持续时间，$\overline{XRS}$ 唤醒信号	40		μs

8.9.8.3.8 休眠模式开关特征

在推荐的工作条件下（除非另有说明）

参数		最小值	最大值	单位
$t_{d(IDLE-XCOS)}$	执行空闲指令至XCLKOUT 停止的延迟时间		$30t_{c(SYSCLK)}$	周期
$t_{d(WAKE-HIB)}$	外部唤醒信号到IIORestore 功能开始的延迟时间		1.5	ms



A. 如果需要，CPU1 会将必要的应用特定上下文保存到 M0/M1 存储器。如果使用 I/O 隔离， GPIO 状态包含在内。将 CPU1 的 LPMCR 寄存器配置为休眠模式。使用其寄存器配置使闪存泵/库、USB-PHY、CMPSS、DAC 和 ADC 断电。程序还应该在进入休眠之前使 PLL 和外设时钟断电。在双核应用中，CPU1 应使用 LPMSTAT 寄存器确认 CPU2 已进入空闲/待机模式。

B. 执行 IDLE 指令以将器件置于休眠模式。

C. 此器件现在处于休眠模式。如果已配置，则开启 I/O 隔离，并保留 M0 和 M1 存储器。CPU1 和 CPU2 已断电。数字外设已断电。振荡器、PLL、模拟外设和闪存都处于软件控制的低功耗模式。Dx、LSx 和 GSx 存储器也已断电，并且其存储器内容丢失。

D. GPIOHIBWAKEn 引脚上的下降沿将驱动器件时钟源 INTOSC1、INTOSC2 和 X1/X2 OSC 的唤醒。唤醒源必须将 GPIOHIBWAKEn 引脚保持在低电平足够长的时间，以确保对这些时钟源完全加电。

E. 时钟源加电后，必须将 GPIOHIBWAKEn 驱动为高电平以触发器件其余部分的唤醒序列。

F. 然后，BootROM 将开始执行。BootROM 可以通过读取 CPU1.REC.HIBRESETn 位来区分休眠唤醒。加载进芯 OTP 微调后，BootROM 代码将跳转到用户定义的 IoRestore 功能（如果已配置）。

G. 此时，器件退出休眠模式，应用可以继续运行。

H. IoRestore 功能是用户定义的功能，应用可以在其中重新配置 GPIO 状态、禁用 I/O 隔离、重新配置 PLL、恢复外设配置或跳转到应用代码。这取决于应用要求。

I. 如果应用没有跳转到应用代码，BootROM 将在完成 IoRestore 后继续。如果没有在 IoRestore 内部进行处理，它将自动禁用 I/O 隔离。此时 CPU2 也将退出复位状态。

J. 然后，BootROM 将根据 HIBBOOTMODE 寄存器的确定的方式引导。有关更多信息，请参阅《AVP32F379技术参考手册》的“ROM 代码和外设启动”一章。

图 8-20 进入和退出休眠模式时序图

备注

1. 如果 IORESTOREADDR 配置为默认值，BootROM 将继续执行，以根据 HIBBOOTMODE 寄存器确定的方式引导。有关更多信息，请参阅《AVP32F379技术参考手册》的“ROM代码和外设启动”一章。
2. 用户可以选择在 IoRestore 功能的任何时候禁用 I/O 隔离。无论用户是否在 IoRestore 功能中禁用了隔离，或者是否未定义 IoRestore，BootROM 都会在根据 HIBBOOTMODE 寄存器确定的方式引导前自动禁用隔离。

备注

对于同时使用 CPU1 和 CPU2 的应用，建议应用在进入休眠模式之前将 CPU2 置于空闲或待机模式。如果使用了任何 GPIO 并且状态待保留，则可以将数据存储在 CPU1 的 M0/M1 存储器中，以便在唤醒时重新配置。这应该在**图 8-20** 中所示的步骤 A 之前完成。

8.9.9 外部存储器接口 (EMIF)

EMIF 提供了一种将CPU 连接到各种外部存储器件的方法，例如异步存储器（SRAM、NOR 闪存）或同步存储器(SDRAM)。

8.9.9.1异步内存支持

EMIF 支持异步内存:

- SRAM
- NOR 闪存

存在外部等待输入，其允许较慢的异步存储器扩展存储器访问。EMIF 模块最多支持三种芯片选择(EMIF_CS[4:2])。每种芯片选择具有以下可独立编程的属性:

- 数据总线宽度
- 读取周期时序：设置、保持、选通
- 写入周期时序：设置、保持、选通
- 总线变换时间
- 具有可编程超时的延长等待选项
- 选择选通选项

8.9.9.2同步 DRAM 支持

EMIF 存储器控制器与使用32 位或16 位数据总线的JESD21-C SDR SDRAM 兼容。EMIF 具有单个SDRAM 芯片选择(EMIF_CS[0])。

用于同步存储器(SDRAM)的EMIF 的地址空间超出程序地址总线的22 位范围，只能通过数据总线访问，这给C编译器带来了限制，使其无法在此空间中有效地处理数据。因此，使用 SDRAM 时，建议用户在处理数据之前先将数据从外部存储器复制（使用DMA）到RAM 中。

支持的SDRAM 配置包含:

- 一存储库、二存储库和四存储库SDRAM 器件
- 具有 8、9、10 和 11 列地址的器件
- 两个或三个时钟周期的 CAS 延迟
- 16 位/32 位数据总线宽度
- 3.3V LVCMOS 接口

此外，EMIF 支持将 SDRAM 置于自刷新模式和省电模式。自刷新模式允许将 SDRAM 置于低功耗状态，同时

仍然保留内存内容，因为即使没有微控制器的时钟，SDRAM 也将继续进行自刷新。省电模式实现更低的功耗，但如果需要保留数据，微控制器必须定期唤醒并发出刷新。EMIF 模块不支持移动 SDRAM 器件。

在该器件上，EMIF 不支持对 SDRAM 配置进行突发访问。这意味着每次对外部 SDRAM 器件进行访问时都将有 CAS 延迟。

8.9.9.3 EMIF 电气数据和时序

8.9.9.3.1 异步 RAM

第8.9.9.3.1.1节显示了 EMIF 异步存储器的时序要求。第8.9.9.3.1.2节显示了 EMIF 异步存储器的开关特性。**图 8-21**至**图 8-24** 为 EMIF 异步存储器的时序图。

8.9.9.3.1.1 EMIF 异步内存时序要求

编号(1)			最小值	最大值	单位
读取和写入					
	E	EMIF 时钟周期	$t_{c(SYSCLK)}$		ns
2	$t_{w(EM_WAIT)}$	EMxWAIT 生效和无效的脉冲持续时间	2E		ns
读取					
12	$t_{su(EMDV-EMOEH)}$	EMxD[y:0] 在$\overline{EMxOE}$ 高电平前的建立时间	15		ns
13	$t_{h(EMOEH-EMDIV)}$	EMxD[y:0] 在$\overline{EMxOE}$ 高电平后的保持时间	0		ns
14	$t_{su(EMOEL-EMWAIT)}$	选通阶段结束前，EMxWAIT 生效的建立时间(2)	4E+20		ns
写入					
28	$t_{su(EMWEL-EMWAIT)}$	选通阶段结束前，EMxWAIT 生效的建立时间(2)	4E+20		ns

(1) E = EMxCLK 周期，单位为 ns 。

(2) 在选通阶段结束前建立（如果没有插入扩展等待状态），此时 EMxWAIT 必须生效以增加延长等待状态。**图 8-22** 和**图 8-24**描述了包含在选通阶段插入的扩展等待状态的 EMIF 事务。然而，作为延长等待周期的一部分插入的周期不应被计算在内；如果没有扩展等待周期，4E 要求则从保持 (HOLD) 阶段开始。

8.9.9.3.1.2 EMIF 异步存储器开关特征

编号(1) (2) (3)	参数		最小值	最大值	单位
读取和写入					
1	$t_{d(TURNAROUND)}$	周转时间	(TA)*E–3	(TA)*E+2	ns
读取					
3	$t_{c(EMRCYCLE)}$	EMIF 读取周期时间(EW=0)	(RS+RST+RH)*E–3	(RS+RST+RH)*E+2	ns
		EMIF 读取周期时间(EW=1)	(RS+RST+RH+(EWC*16))*E–3	(RS+RST+RH+(EWC*16))*E+2	ns
4	$t_{su(EMCEL-EMOEL)}$	$\overline{EMxCS}$[y: 2] 低电平至$\overline{EMxOE}$ 低电平(SS=0)的输出建立时间	(RS)*E–3	(RS)*E+2	ns
		$\overline{EMxCS}$[y: 2] 低电平至$\overline{EMxOE}$ 低电平(SS=1)的输出建立时间	-3	2	ns
		$\overline{EMxOE}$ 高电平至 $\overline{EMxCS}$[y: 2] 高电平（SS=0）的输出保持时间	(RH)*E–3	(RH)*E	ns

编号(1) (2) (3)	参数		最小值	最大值	单位
5	$t_{h(EMOEH-EMCEH)}$	EMxOE 高电平至EMxCS[y:2] 高电平（SS=1）的输出保持时间	–3	0	ns
6	$t_{su(EMBAV-EMOEL)}$	EMxBA[y:0] 有效至EMxOE 低电平的输出建立时间	(RS)*E–3	(RS)*E+2	ns
7	$t_{h(EMOEH-EMBAIV)}$	EMxOE 高电平至EMxBA[y:0] 无效的输出保持时间	(RH)*E–3	(RH)*E	ns
8	$t_{su(EMAV-EMOEL)}$	EMxA[y:0] 有效至EMxOE 低电平的输出建立时间	(RS)*E–3	(RS)*E+2	ns
9	$t_{h(EMOEH-EMAIV)}$	EMxOE 高电平至EMxA[y:0] 无效的输出保持时间	(RH)*E–3	(RH)*E	ns
10	$t_{w(EMOEL)}$	EMxOE 有效低电平宽度(EW=0)	(RST)*E–1	(RST)*E+1	ns
		EMxOE 有效低电平宽度(EW=1)	(RST+(EWC*16))*E–1	(RST+(EWC*16))*E+1	ns
11	$t_{d(EMWAITH-EMOEH)}$	从EMxWAIT 无效到EMxOE 高电平的延迟时间	4E+10	5E+15	ns
29	$t_{su(EMDQMV-EMOEL)}$	EMxDQM[y:0] 有效至EMxOE 低电平的输出建立时间	(RS)*E–3	(RS)*E+2	ns
30	$t_{h(EMOEH-EMDQMIV)}$	EMxOE 高电平至EMxDQM[y:0] 无效的输出保持时间	(RH)*E–3	(RH)*E	ns
写入					
15	$t_{c(EMWCYCLE)}$	EMIF 写入周期时间(EW=0)	(WS+WST+WH)*E–3	(WS+WST+WH)*E+1	ns
		EMIF 写入周期时间(EW=1)	(WS+WST+WH+(EWC*16))*E–3	(WS+WST+WH+(EWC*16))*E+1	ns
16	$t_{su(EMCEL-EMWEL)}$	EMxCS[y:2] 低电平至EMxWE 低电平(SS=0)的输出建立时间	(WS)*E–3	(WS)*E+1	ns
		EMxCS[y:2] 低电平至EMxWE 低电平(SS=1)的输出建立时间	-3	1	ns
17	$t_{h(EMWEH-EMCEH)}$	EMxWE 高电平至EMxCS[y:2] 高电平（SS=0）的输出保持时间	(WH)*E–3	(WH)*E	ns
		EMxWE 高电平至EMxCS[y:2] 高电平（SS=1）的输出保持时间	–3	0	ns
18	$t_{su(EMDQMV-EMWEL)}$	EMxDQM[y:0]有效至EMxWE 低电平的输出建立时间	(WS)*E–3	(WS)*E+1	ns
19	$t_{h(EMWEH-EMDQMIV)}$	EMxWE 高电平至EMxDQM[y:0]无效的输出保持时间	(WH)*E–3	(WH)*E	ns
20	$t_{su(EMBAV-EMWEL)}$	EMxBA[y:0]有效至EMxWE 低电平的输出建立时间	(WS)*E–3	(WS)*E+1	ns
21	$t_{h(EMWEH-EMBAIV)}$	EMxWE 高电平至 EMxBA[y:0]无效的输出保持时间	(WH)*E–3	(WH)*E	ns
22	$t_{su(EMAV-EMWEL)}$	EMxA[y:0] 有效至EMxWE 低电平的输出建立时间	(WS)*E–3	(WS)*E+1	ns
23	$t_{h(EMWEH-EMAIV)}$	EMxWE 高电平至EMxA[y:0] 无效的输出保持时间	(WH)*E–3	(WH)*E	ns

编号(1) (2) (3)	参数		最小值	最大值	单位
24	$t_{w(EMWEL)}$	EMxWE 有效低电平宽度 (EW=0)	(WST)*E–1	(WST)*E+1	ns
		$\overline{EMxWE}$ 有效低电平宽度 (EW=1)	(WST+(EWC*16))*E–1	(WST+(EWC*16))*E+1	ns
25	$t_{d(EMWAITH-EMWEH)}$	从EMxWAIT 无效到EMxWE 高电平的延迟时间	4E+10	5E+15	ns
26	$t_{su(EMDV-EMWEL)}$	EMxD[y:0] 有效至EMxWE 低电平的输出建立时间	(WS)*E–3	(WS)*E+1	ns
27	$t_{h(EMWEH-EMDIV)}$	EMxWE 高电平至EMxD[y:0] 无效的输出保持时间	(WH)*E–3	(WH)*E	ns

(1) TA = 周转，RS = 读取建立，RST = 读取选通，RH =读取保持，WS = 写入建立，WST = 写入选通，WH = 写入保持，MEWC = 最大外部等待周期。这些参数通过异步组和异步等待周期配置寄存器进行编程。这些参数支持以下范围内的值：TA[4–1]、RS[16–1]、 RST[64-4]、RH[8–1]、WS[16–1]、WST[64–1]、WH[8–1] 和MEWC[1–256]。有关更多信息，请参阅《AVP32F379 技术参考手册》。

(2) E = EMxCLK 周期，单位为ns。

(3) EWC = 由EMxWAIT 输入信号确定的外部等待周期。EWC 支持下列范围的值：EWC[256–1]。超时之前的最大等待时间由异步等待周期配置寄存器中的位字段MEWC 指定。有关更多信息，请参阅《AVP32F379技术参考手册》。




图 8-21 异步存储器读取时序




图 8-22 EMxWAIT 读取时序要求




图 8-23 异步存储器写入时序




图 8-24 EMxWAIT 写入时序要求

8.9.9.3.2 同步 RAM

第8.9.9.3.2.1节说明了 EMIF 同步存储器的时序要求。第8.9.9.3.2.2节说明了 EMIF 同步存储器的开关特性。**图 8-25** 和**图 8-26** 为同步存储器的时序图。

8.9.9.3.2.1 EMIF 同步存储器时序要求

编号			最小值	最大值	单位
19	$t_{su(EMIFDV-EM_CLKH)}$	EMxCLK 上升前，EMxD[y:0] 上的读取数据有效的输入建立时间	2		ns
20	$t_{h(CLKH-DIV)}$	EMxCLK 上升后，EMxD[y:0] 上的读取数据有效的输入保持时间	1.5		ns

8.9.9.3.2.2 EMIF 同步存储器开关特征

编号	参数		最小值	最大值	单位
1	$t_{c(CLK)}$	周期时间，EMIF 时钟EMxCLK	10		ns
2	$t_{w(CLK)}$	脉冲宽度，EMIF 时钟EMxCLK 高电平或低电平	3		ns
3	$t_{d(CLKH-CSV)}$	EMxCLK 上升至EMxCS[y: 2] 有效的延迟时间		8	ns
4	$t_{oh(CLKH-CSIV)}$	EMxCLK 上升至EMxCS[y: 2] 无效的输出保持时间	1		ns
5	$t_{d(CLKH-DQMV)}$	EMxCLK 上升至EMxDQM[y:0] 有效的延迟时间		8	ns
6	$t_{oh(CLKH-DQMIV)}$	EMxCLK 上升至EMxDQM[y:0] 无效的输出保持时间	1		ns
7	$t_{d(CLKH-AV)}$	EMxCLK 上升至EMxA[y:0] 和EMxBA[y:0] 有效的延迟时间		8	ns
8	$t_{oh(CLKH-AIV)}$	EMxCLK 上升至EMxA[y:0] 和EMxBA[y:0] 无效的输出保持时间	1		ns
9	$t_{d(CLKH-DV)}$	EMxCLK 上升至EMxD[y:0] 有效的延迟时间		8	ns
10	$t_{oh(CLKH-DIV)}$	EMxCLK 上升至EMxD[y:0] 无效的输出保持时间	1		ns
11	$t_{d(CLKH-RASV)}$	EMxCLK 上升至EMxRAS 有效的延迟时间		8	ns
12	$t_{oh(CLKH-RASIV)}$	EMxCLK 上升至EMxRAS 无效的输出保持时间	1		ns
13	$t_{d(CLKH-CASV)}$	EMxCLK 上升至EMxCAS 有效的延迟时间		8	ns
14	$t_{oh(CLKH-CASIV)}$	EMxCLK 上升至EMxCAS 无效的输出保持时间	1		ns
15	$t_{d(CLKH-WEV)}$	EMxCLK 上升至EMxWE 有效的延迟时间		8	ns
16	$t_{oh(CLKH-WEIV)}$	EMxCLK 上升至EMxWE无效的输出保持时间	1		ns
17	$t_{d(CLKH-DHZ)}$	EMxCLK 上升至EMxD[y:0] 三态的延迟时间		8	ns
18	$t_{oh(CLKH-DLZ)}$	EMxCLK 上升至EMxD[y:0] 驱动的输出保持时间	1		ns




图 8-25 基本 SDRAM 读取操作




图 8-26 基本 SDRAM 写入操作

8.10 模拟外设

本小节介绍了模拟子系统模块。

该器件上的模拟模块包括 ADC、温度传感器、缓冲的 DAC 和 CMPSS。

模拟子系统具有以下特性：

- 灵活的电压基准
  - ADC 以 V_{REFHIx} 和 V_{REFLOx} 引脚为基准。
- V_{REFHIx} 引脚电压必须从外部驱动。
- 缓冲 DAC 以 VREFHIx 和 VSSA 为基准。
  - 或者，这些 DAC 可以以 VDAC 引脚和 VSSA 为基准。
- 比较器 DAC 以 VDDA 和 VSSA 为基准。
  - 或者，这些 DAC 可以以 VDAC 引脚和 VSSA 为基准。
- 灵活地使用引脚
  - 缓冲 DAC 和比较器子系统功能与 ADC 输入多路复用
- 所有 ADC 上的 VREFLO 的内部连接用于失调电压自我校准

图 8-27为 337 焊球 BGA 封装的模拟子系统方框图。**图 8-28**为 176 引脚 LQFP 封装的模拟子系统方框图。**图 8-29**为 100 引脚 LQFP 封装的模拟子系统框图。




图 8-27 模拟子系统框图（337 焊球 BGA）




图 8-28 模拟子系统框图（176 引脚 LQFP）




图 8-29 模拟子系统框图（100 引脚 LQFP）

8.10.1 模数转换器 (ADC)

该器件上的ADC 是逐次逼近(SAR) 型ADC，分辨率可选择为16 位或12 位。存在多个允许同时采样的ADC 模块。ADC 包装程序基于启动转换(SOC)，请参阅《AVP32F379技术参考手册》的“SOC 工作原理”部分。

每个ADC 具有以下特性：

- 分辨率可选择16 位或12 位
- 由 VREFHI 和 VREFLO 设置的比例式外部基准
- 差分信号转换（仅限 16 位模式）
- 单端信号转换（仅限 12 位模式）
- 具有最多 16 个通道（单端）或 8 个通道（差分）的输入多路复用器
- 16 个可配置 SOC
- 16 个可单独寻址的结果寄存器
- 多个触发源
  - 软件立即启动
  - 所有 ePWM
  - GPIO XINT2
  - CPU 计时器
  - ADCINT1 或 2
- 四个灵活的 PIE 中断
- 突发模式
- 四个后处理块，每块具有：
  - 饱和失调电压校准
  - 设定点计算的误差
  - 具有中断和 ePWM 跳变功能的高电平、低电平和过零比较
  - 触发至采样延迟捕获

图 8-30显示了 ADC 模块框图。




图 8-30 ADC 模块框图

8.10.1.1 ADC 可配置性

一些ADC 配置由SOC 单独控制，而其他配置则由每个ADC 模块控制。**表 8-7** 汇总了基本的ADC 选项及其可配置性级别。

表 8-7 ADC 选项和配置级别

选项	可配置性
时钟	通过模块(1)
分辨率	通过模块(1)
信号模式	通过模块
基准电压源	不可配置（仅限外部参考）
触发源	通过SOC(1)
转换后的通道	通过SOC
采集窗口持续时间	通过SOC(1)
EOC 位置	通过模块
突发模式	通过模块(1)

(1) 将这些值以不同方式写入不同的ADC 模块可能会导致ADC 异步工作。有关ADC 何时同步或异步工作的指导，请参阅《AVP32F379技术参考手册》中“模数转换器(ADC)”一章的“确保同步工作”小节。

8.10.1.1.1 信号模式

ADC 支持两种信号模式：单端和差分。在单端模式中，以 VREFLO 为基准通过单个引脚 (ADCINx)对转换器的输入电压 进行采样。在差分信号模式中，通过一对输入引脚对转换器的输入电压进行采样，其中一个输入引脚为正输入引脚 (ADCINxP)，且另一个输入引脚为负输入引脚 (ADCINxN)。实际输入电压是两个引脚之间的差值 (ADCINxP - ADCINxN)。**图 8-31** 显示了差分信号模式。**图 8-32** 显示了单端信号模式。





图 8-31 差分信号模式


Pin Voltage
VREFHI
ADCINx
VREFHI/2
VREFLO
(VSSA)
Digital Output
2n - 1
ADC Vin
0



VREFHI
ADCINx
ADC
VREFLO

图 8-32 单端信号模式

8.10.1.2 ADC 电气数据和时序

第8.10.1.2.1节显示了 16 位差分模式的 ADC 工作条件。第8.10.1.2.2节显示了 16 位差分模式的 ADC 特征。第8.10.1.2.3节显示了 12 位单端模式的 ADC 工作条件。第8.10.1.2.4节显示了 12 位单端模式的 ADC 特征。第8.10.1.2.5节显示了ADCEXTSOC 时序要求。

8.10.1.2.1 ADC 工作条件（16 位差分模式）

在推荐的工作条件下（除非另有说明）

	最小值	典型值	最大值	单位
ADCCLK（源自PERx.SYSCLK）	5		50	MHz
采样窗口持续时间（由ACQPS 和PERx.SYSCLK 设置）(1)	320			ns
V_{REFHI}	2.4	2.5 或3.0	V_{DDA}	V
V_{REFLO}	V_{SSA}	0	V_{SSA}	V
V_{REFHI} - V_{REFLO}	2.4		V_{DDA}	V
ADC 输入转换范围	V_{REFLO}		V_{REFHI}	V
ADC 输入信号共模电压(2) (3)	V_{REFCM} - 50	V_{REFCM}	V_{REFCM} + 50	mV

(1) 采样窗口还必须至少达到1 个ADCCLK 周期的长度，才能确保ADC 正确工作。
(2) $V_{REFCM} = (V_{REFHI} + V_{REFLO})/2$
(3) 如果负 ADC 输入引脚连接到 V_{SSA} 或 V_{REFLO}，则不会满足 V_{REFCM} 要求。

备注

工作过程中，ADC 输入应保持低于 V_{DDA} + 0.3V。如果 ADC 输入超过此电平，器件内部的 V_{REF} 可能会受到干扰，这可能会影响使用相同 V_{REF} 的其他 ADC 或 DAC 输入的结果。

备注

V_{REFHI} 引脚必须保持低于 V_{DDA} + 0.3V，以确保正常工作。如果 V_{REFHI} 引脚超过此电平，可能会激活阻塞电路，并且 V_{REFHI} 的内部值可能会在内部浮动至 0V，从而导致 ADC 转换或 DAC 输出不正确。

8.10.1.2.2 ADC 特征（16 位差分模式）

在推荐的工作条件下（除非另有说明）(6)

参数	测试条件	最小值	典型值	最大值	单位
ADC 转换周期(1)		29.6		31	ADCCLK
上电时间（将ADCPWDNZ 设置为第一次转换后）				TBD	μs
增益误差		TBD	TBD	TBD	LSB
失调误差(2)		TBD	TBD	TBD	LSB
通道间增益误差			TBD		LSB
通道间失调误差			TBD		LSB
ADC 间增益误差	所有ADC 的V_{REFHI} 和V_{REFLO} 均相同		TBD		LSB
ADC 间失调误差	所有ADC 的V_{REFHI} 和V_{REFLO} 均相同		TBD		LSB
DNL(3)		TBD	TBD	TBD	LSB
INL		TBD	TBD	TBD	LSB
SNR(4) (11)	V_{REFHI} = 2.5V，f_{in} = 10kHz		TBD		dB
THD(4) (11)	V_{REFHI} = 2.5V，f_{in} = 10kHz		TBD		dB
SFDR(4) (11)	V_{REFHI} = 2.5V，f_{in} = 10kHz		TBD		dB
SINAD(4) (11)	V_{REFHI} = 2.5V，f_{in} = 10kHz		TBD		dB
ENOB(4) (11)	V_{REFHI} = 2.5V，f_{in} = 10kHz，单个ADC(7)		TBD		位
	V_{REFHI} = 2.5V，f_{in} = 10kHz，同步 ADC(8)		TBD		
	V_{REFHI} = 2.5V，f_{in} = 10kHz，异步 ADC(9)		不支持		
PSRR	V_{DDA} = 3.3V 直流+ 200mV 直流至正弦（1kHz 时）		TBD		dB
PSRR	V_{DDA} = 3.3V 直流+ 200mV 正弦（800kHz 时）		TBD		dB
CMRR	DC 到1MHz		TBD		dB
V_{REFHI} 输入电流			TBD		μA
ADC 间隔离(11) (5) (10)	V_{REFHI} = 2.5V，同步ADC(8)	TBD		TBD	LSB
	V_{REFHI} = 2.5V，异步ADC(9)		不支持		

(1) 请参阅第8.10.1.2.7节。

(2) 当ADCINp = ADCINn = V_{REFCM} 时，与转换结果32768 的差异。

(3) 没有丢失的代码。

(4) 交流参数将受到时钟源精度和抖动的影响，在为系统选择时钟源时应考虑到这一点。用于这些参数的时钟源是通过 PLL 馈送的高精度外部时钟。片上内部振荡器的抖动比外部晶振更高，如果将其用作时钟源，这些参数将会降低。

(5) 由于多个ADC 同时运行而产生的最大DC 代码偏差。

(6) 典型值是在V_{REFHI} = 2.5V 且V_{REFLO} = 0V 时测量的。在V_{REFHI} = 2.5V 且V_{REFLO} = 0V 时对最小值和最大值进行测试或表征。

(7) 一个ADC 在运行，而其他所有ADC 都处于空闲状态。

(8) 所有ADC 都以相同的ADCCLK、S+H 持续时间、触发器和分辨率工作。

(9) 任何以异构ADCCLK、S+H 持续时间、触发器或分辨率工作的ADC。

(10) 基于特征化的值。

(11) 作为减少电容耦合和串扰的最佳实践的一部分，与ADC 输入和V_{REFHI} 引脚相邻的引脚上的I/O 活动已降至最低。

8.10.1.2.3 ADC 工作条件（12 位单端模式）

在推荐的工作条件下（除非另有说明）

	最小值	典型值	最大值	单位
ADCCLK（源自 PERx.SYSCLK）	5		50	MHz
采样窗口持续时间（由 ACQPS 和 PERx.SYSCLK 设置）(1)	75			ns
V_{REFHI}	2.4	2.5 或 3.0	V_{DDA}	V
V_{REFLO}	V_{SSA}	0	V_{SSA}	V
V_{REFHI} - V_{REFLO}	2.4		V_{DDA}	V
ADC 输入转换范围	V_{REFLO}		V_{REFHI}	V

(1) 采样窗口还必须至少达到1 个ADCCLK 周期的长度，才能确保ADC 正确工作。

备注

工作过程中，ADC 输入应保持低于 V_{DDA} + 0.3V。如果 ADC 输入超过此电平，器件内部的 V_{REF} 可能会受到干扰，这可能会影响使用相同 V_{REF} 的其他 ADC 或 DAC 输入的结果。

备注

V_{REFHI} 引脚必须保持低于 V_{DDA} + 0.3V，以确保正常工作。如果 V_{REFHI} 引脚超过此电平，可能会激活阻塞电路，并且 V_{REFHI} 的内部值可能会在内部浮动至 0V，从而导致 ADC 转换或 DAC 输出不正确。

8.10.1.2.4 ADC 特征（12 位单端模式）

在推荐的工作条件下（除非另有说明）(5)

参数	测试条件	最小值	典型值	最大值	单位
ADC 转换周期(1)		10.1		11	ADCCLK
上电时间				TBD	μs
增益误差		TBD	TBD	TBD	LSB
失调误差		TBD	TBD	TBD	LSB
通道间增益误差			TBD		LSB
通道间失调误差			TBD		LSB
ADC 间增益误差	所有ADC 的V_{REFHI} 和V_{REFLO} 均相同		TBD		LSB
ADC 间失调误差	所有ADC 的V_{REFHI} 和V_{REFLO} 均相同		TBD		LSB
DNL(2)		TBD	TBD	TBD	LSB
INL		TBD	TBD	TBD	LSB
SNR(3) (10)	V_{REFHI} = 2.5V，f_{in} = 100kHz		TBD		dB
THD(3) (10)	V_{REFHI} = 2.5V，f_{in} = 100kHz		TBD		dB
SFDR(3) (10)	V_{REFHI} = 2.5V，f_{in} = 100kHz		TBD		dB
SINAD(3) (10)	V_{REFHI} = 2.5V，f_{in} = 100kHz		TBD		dB
ENOB(3) (10)	V_{REFHI} = 2.5V，f_{in} = 100kHz，单个ADC(6)，所有封装		TBD		位
	V_{REFHI} = 2.5V，f_{in} = 100kHz，同步ADC(7)，所有封装		TBD		
	V_{REFHI} = 2.5V，f_{in} = 100kHz，异步ADC(8)，100 引脚LQFP 封装		不支持		
	V_{REFHI} = 2.5V，f_{in} = 100kHz，异步ADC(8)，176 引脚LQFP 封装		TBD		
	V_{REFHI} = 2.5V，f_{in} = 100kHz，异步 ADC(8)，337 焊球BGA封装		TBD		
PSRR	V_{DDA} = 3.3V 直流+ 200mV 直流至正弦（1kHz 时）		TBD		dB
PSRR	V_{DDA} = 3.3V 直流+ 200mV 正弦（800kHz时）		TBD		dB
ADC 间隔离(10) (4) (9)	V_{REFHI} = 2.5V，同步 ADC(7)，所有封装	TBD		TBD	LSB
	V_{REFHI} = 2.5V，异步ADC(8)，100 引脚LQFP 封装		不支持		
	V_{REFHI} = 2.5V，异步ADC(8)，176 引脚LQFP 封装	TBD		TBD	
	V_{REFHI} = 2.5V，异步ADC(8)，337 焊球BGA 封装	TBD		TBD	
V_{REFHI} 输入电流			TBD		μA

(1) 请参阅第8.10.1.2.7节。

(2) 没有丢失的代码。

(3) 交流参数将受到时钟源精度和抖动的影响，在为系统选择时钟源时应考虑到这一点。用于这些参数的时钟源是通过 PLL 馈送的高精度外部时钟。片上内部振荡器的抖动比外部晶振更高，如果将其用作时钟源，这些参数将会降低。

(4) 由于多个ADC 同时运行而产生的最大DC 代码偏差。

(5) 典型值是在V_{REFHI} = 2.5V 且V_{REFLO} = 0V 时测量的。在V_{REFHI} = 2.5V 且V_{REFLO} = 0V 时对最小值和最大值进行测试或表征。

(6) 一个ADC 在工作，而其他所有ADC 都处于空闲状态。

(7) 所有ADC 都以相同的ADCCLK、S+H 持续时间、触发器和分辨率工作。

(8) 任何以异构ADCCLK、S+H 持续时间、触发器或分辨率工作的ADC。

(9) 基于特征化的值。

(10) 作为减少电容耦合和串扰的最佳实践的一部分，与ADC 输入和V_{REFHI} 引脚相邻的引脚上的I/O 活动已降至最低。

8.10.1.2.5 ADCEXTSOC 时序要求

			最小值(1)	最大值	单位
$t_{w(INT)}$	脉冲持续时间，INT 输入低电平/高电平	同步	2tc(SYSCLK)		周期
		带有限定器	tw(IQSW) + tw(SP) + 1tc(SYSCLK)		周期

(1) 有关输入限定器参数的说明，请参阅第8.9.6.2.1节。

8.10.1.2.6 ADC 输入模型

备注

ADC 通道ADCINA0、ADCINA1 和ADCINB1 有一个50kΩ下拉电阻器连接到V_{SSA}。

对于差分操作，第8.10.1.2.6.1节和**图 8-33**给出了 ADC 输入特征。

8.10.1.2.6.1 差分输入模型参数

	说明	值（16 位模式）
C_p	寄生输入电容	请参阅**表 8-8**
R_{on}	采样开关电阻	TBD
C_h	采样电容器	TBD
R_s	标称源阻抗	TBD




图 8-33 差分输入模型

对于单端操作，第8.10.1.2.6.2节和**图 8-34**给出了 ADC 输入特征。

8.10.1.2.6.2 单端输入模型参数

	说明	VALUE（12 位模式）
C_p	寄生输入电容	请参阅**表 8-8**
R_{on}	采样开关电阻	TBD
C_h	采样电容器	TBD

R_s	标称源阻抗	TBD




图 8-34 单端输入模型

表 8-8 显示了每个通道上的寄生电容。此外，启用比较器会在比较器正输入上增加约 1.4pF 的电容，并在比较器负输入上增加约 2.5pF 的电容。

表 8-8 每通道寄生电容

ADC 通道	C_p (pF)	
	比较器已禁用	比较器已启用
ADCINA0	TBD	不适用
ADCINA1	TBD	不适用
ADCINA2	TBD	TBD
ADCINA3	TBD	TBD
ADCINA4	TBD	TBD
ADCINA5	TBD	TBD
ADCINB01	TBD	不适用
ADCINB1	TBD	不适用
ADCINB2	TBD	TBD
ADCINB3	TBD	TBD
ADCINB4	TBD	不适用
ADCINB5	TBD	不适用
ADCINC2	TBD	TBD
ADCINC3	TBD	TBD
ADCINC4	TBD	TBD
ADCINC5	TBD	TBD
ADCIND0	TBD	TBD
ADCIND1	TBD	TBD
ADCIND2	TBD	TBD
ADCIND3	TBD	TBD
ADCIND4	TBD	不适用
ADCIND5	TBD	不适用
ADCIN14	TBD	TBD
ADCIN15	TBD	TBD

1. 由于 VDAC 功能导致电容增加。

应将这些输入模型与实际信号源阻抗配合使用，以确定采集窗口持续时间。有关更多信息， 请参

阅《AVP32F379技术参考手册》的“选择采集窗口持续时间”部分。

用户应通过假设 C_h 上最坏情况下的初始条件来分析 ADC 输入设置。这将需要假设 C_h 能够在 S+H 窗口开始时完全充电至 V_{REFHI} 或完全放电至 V_{REFLO} 。当 ADC 从奇数通道转换为偶数通道，或从偶数通道转换为奇数通道时，C_h 上的实际初始电压将几乎完全放电至 V_{REFLO} 的状态。对于偶数到偶数或奇数到奇数的转换，C_h 上的初始电压将接近于之前已转换通道上的电压。

预览版

8.10.1.2.7 ADC 时序图

第8.10.1.2.7.1节列出了 12 位模式下的 ADC 时序（SYSCLK 周期）。第8.10.1.2.7.2节列出了 16 位模式下的 ADC时序。**图 8-35** 和**图 8-36**显示了在下列假设下两个 SOC 的 ADC 转换时序：

- SOC0 和 SOC1 配置为使用相同的触发器。
- 触发发生时，没有其他 SOC 正在转换或挂起。
- 轮循指针处于使 SOC0 首先转换的状态。
- ADCINTSEL 配置为在 SOC0 的转换结束时设置一个 ADCINT 标志（该标志是否传播到 CPU 以引起中断由 PIE 模块中的配置决定）。

表 8-9列出了**图 8-35**和**图 8-36**中 ADC 时序参数的说明。

表 8-9 ADC 时序参数

参数	说明
t_{SH}	S+H 窗口的持续时间。 在该窗口结束时，S+H 电容器上的值则变为待转换成数字值的电压。持续时间由(ACQPS + 1) 个SYSCLK 周期计算得出。ACQPS 可以为每个 SOC 单独配置，因此对于不同的 SOC，t_{SH} 不一定相同。 注意：无论器件时钟设置如何，S+H 电容器上的值都将在S+H 窗口结束前大约5ns 时被采集。
t_{LAT}	从S+H 窗口结束到ADC 转换结果锁存到ADCRESULTx 寄存器的时间。 如果在此时间之前读取ADCRESULTx 寄存器，将返回之前的转换结果。
t_{EOC}	从S+H 窗口结束到下一个ADC 转换S+H 窗口可以开始的时间。后续采样可以在锁存转换结果之前开始。
t_{INT}	从S+H 窗口结束到设置ADCINT 标志（如果已配置）的时间。 如果设置了ADCCTL1 寄存器中的INTPULSEPOS 位，t_{INT} 将与锁存到结果寄存器中的转换结果相一致。 如果INTPULSEPOS 位为0，t_{INT} 将与S+H 窗口的结束相一致。如果t_{INT} 触发读取ADC 结果寄存器（直接通过 DMA 读取或通过触发读取结果的ISR 来间接读取），必须注意确保读取发生在结果锁存之后（否则，将读取之前的结果）。

8.10.1.2.7.1 12 位模式下的 ADC 时序（SYSCLK 周期）

ADCCLK 预分频		SYSCLK 周期				ADCCLK 周期
ADCCTL2 [预分频]	比率 ADCCLK:SYSCLK	t_{EOC}	t_{LAT} (1)	$t_{INT(EARLY)}$	$t_{INT(LATE)}$	t_{EOC}
0	1	11	13	1	11	11.0
1	1.5	无效				
2	2	21	23	1	21	10.5
3	2.5	26	28	1	26	10.4
4	3	31	34	1	31	10.3
5	3.5	36	39	1	36	10.3
6	4	41	44	1	41	10.3
7	4.5	46	49	1	46	10.2
8	5	51	55	1	51	10.2
9	5.5	56	60	1	56	10.2
10	6	61	65	1	61	10.2
11	6.5	66	70	1	66	10.2
12	7	71	76	1	71	10.1
13	7.5	76	81	1	76	10.1
14	8	81	86	1	81	10.1
15	8.5	86	91	1	86	10.1

(1) 请参阅《AVP32F379勘误表》中“ADC：DMA读取过期结果”勘误项。




图 8-35 12 位模式的 ADC 时序

8.10.1.2.7.2 16 位模式下的 ADC 时序

ADCCLK 预分频		SYSCLK 周期				ADCCLK 周期
ADCCTL2 [预分频]	比率 ADCCLK:SYSCLK	t_{EOC}	t_{LAT} (1)	$t_{INT(EARLY)}$	$t_{INT(LATE)}$	t_{EOC}
0	1	31	32	1	31	31.0
1	1.5	无效				
2	2	60	61	1	60	30.0
3	2.5	75	75	1	75	30.0
4	3	90	91	1	90	30.0
5	3.5	104	106	1	104	29.7
6	4	119	120	1	119	29.8
7	4.5	134	134	1	134	29.8
8	5	149	150	1	149	29.8
9	5.5	163	165	1	163	29.6
10	6	178	179	1	178	29.7
11	6.5	193	193	1	193	29.7
12	7	208	209	1	208	29.7
13	7.5	222	224	1	222	29.6
14	8	237	238	1	237	29.6
15	8.5	252	252	1	252	29.6

(1) 请参阅《AVP32F379勘误表》中“ADC：DMA 读取过期结果”勘误项。




图 8-36 16 位模式的 ADC 时序

8.10.1.3 温度传感器电气数据和时序

温度传感器可用于测量器件结温。温度传感器通过与 ADC 的内部连接进行采样，并通过软件转换为温度。在对温度传感器进行采样时，ADC 必须满足第8.10.1.3.1节中的采集时间要求。

8.10.1.3.1 温度传感器电气特征

在推荐的工作条件下（除非另有说明）

参数	最小值	典型值	最大值	单位
温度精度		±15		℃
启动时间（TSNSCTL[ENABLE] 至采样温度传感器）		500 (1)		μs
ADC 采集时间	700			ns

(1) 设计指标。

8.10.2 比较器子系统 (CMPSS)

每个 CMPSS 模块包含两个比较器、两个内部电压基准 DAC (CMPSS DAC)、两个数字干扰滤波器和一个斜坡发生器。有两个输入，即 CMPINxP 和 CMPINxN。这些输入中的每个输入都将在内部连接到 ADCIN 引脚。CMPINxP 引脚始终连接到 CMPSS 比较器的正输入。CMPINxN 可以用来代替 DAC 输出来驱动负比较器输入。有两个比较器，因此 CMPSS 模块有两个输出，它们连接到数字滤波器模块的输入，然后传递到比较器 TRIP 交叉开关和 PWM 模块或直接连接到 GPIO 引脚。**图 8-37** 显示了 337 焊球 BGA 和 176 引脚 LQFP 封装上的 CMPSS 连接。**图 8-38** 显示了 100 引脚 LQFP 封装上的 CMPSS 连接。




图 8-37 CMPSS连接（377焊球BGA和176引脚LQFP）




图 8-38 CMPSS 连接（100 引脚 LQFP）

8.10.2.1 CMPSS 电气数据和时序

第8.10.2.1.1节显示了比较器电气特征。**图 8-39**显示了 CMPSS 比较器的以输入为基准的失调电压。**图 8-40**显示了 CMPSS 比较器迟滞。

8.10.2.1.1 比较器电气特征

在推荐的工作条件下（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
上电时间				TBD	μs
比较器输入(CMPINxx) 范围		TBD		TBD	V
以输入为基准的失调电压误差	低共模，反相输入设置为50mV	TBD		TBD	mV
迟滞(1)	1x		TBD		CMPSS DAC LSB
	2x		TBD		
	3x		TBD		
	4x		TBD		
响应时间（从CMPINx 输入更改到ePWM X-BAR 输出或X-BAR 输出的延迟）	阶跃响应		TBD	TBD	ns
	斜升响应(1.65V/μs)		TBD		
	斜升响应(8.25mV/μs)		TBD		
共模抑制比(CMRR)		TBD			dB

(1) CMPSS DAC 用作确定应用多少迟滞的基准。因此，迟滞将随CMPSS DAC 基准电压而变化。迟滞适用于所有比较器输入源配置。

备注

CMPSS 输入必须保持低于 V_{DDA} + 0.3V，以确保正常工作。如果 CMPSS 输入超过此电平，内部阻塞电路将内部比较器与外部引脚隔离，直至外部引脚电压返回到 V_{DDA} + 0.3V 以下。在此期间，内部比较器输入将处于浮动状态，并能在大约 0.5µs 内衰减至 V_{DDA} 以下。在此之后，比较器可能会开始输出不正确的结果，具体取决于其他比较器输入的值。




图 8-39 CMPSS 比较器输入为基准的失调电压




图 8-40 CMPSS 比较器迟滞

第8.10.2.1.2节说明了为CMPSS DAC 静态电气特征。**图 8-41**显示了CMPSS DAC 静态失调电压。**图 8-42**显示了CMPSS DAC 静态增益。**图 8-43**显示了CMPSS DAC 静态线性。

8.10.2.1.2 CMPSS DAC 静态电气特征

在推荐的工作条件下（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
CMPSS DAC 输出范围	内部基准	TBD		TBD (1)	V
	外部基准	TBD		TBD	
静态失调电压误差(2)		TBD		TBD	mV
静态增益误差(2)		TBD		TBD	FSR 百分比
静态DNL	已更正端点	TBD		TBD	LSB
静态INL	已更正端点	TBD		TBD	LSB
趋稳时间	满量程输出变化后稳定到1 LSB			TBD	μs
分辨率			TBD		位
CMPSS DAC 输出干扰(3)	由同一CMPSS 模块内的比较器跳闸或CMPSS DAC 代码更改引起的误差	TBD		TBD	LSB
CMPSS DAC 干扰时间(3)			TBD		ns
VDAC 基准电压	当VDAC 为基准时	TBD	TBD	TBD	V
VDAC 负载(4)	当VDAC 为基准时		TBD		kΩ

(1) 当VDAC > V_{DDA} 时，最大输出电压为V_{DDA}。
(2) 包含以比较器输入为基准的误差。
(3) 在比较器跳闸后的一段时间内，CMPSS DAC 输出可能会出现干扰误差。
(4) 每个有源CMPSS 模块。

TBD

图 8-41 CMPSS DAC 静态失调电压

TBD

图 8-42 CMPSS DAC 静态增益

TBD

图 8-43 CMPSS DAC 静态线性

预览版

8.10.3 缓冲数模转换器 (DAC)

缓冲 DAC 模块由内部 12 位 DAC 和能够驱动外部负载的模拟输出缓冲器组成。DAC 输出上的集成下拉电阻器有助于在输出缓冲器被禁用时提供已知的引脚电压。该下拉电阻无法被禁用，并且仍然作为引脚上的无源元件，即使对于其他共享引脚复用功能也是如此。软件写入 DAC 值寄存器可以立即生效，也可以与 EPWMSYNCPER 事件同步。

每个缓冲 DAC 具有以下特性：

- 12 位可编程的内部 DAC
- 可选参考电压
- 输出端上的下拉电阻器
- 能够与 EPWMSYNCPER 同步

图 8-44为缓冲 DAC 框图。




图 8-44 DAC 模块框图

8.10.3.1 缓冲 DAC 电气数据和时序

第8.10.3.1.1节说明了缓冲 DAC 电气特征。图8-45所示为缓冲 DAC 的失调电压，图8-46所示为缓冲 DAC 增益，图8-47所示为缓冲 DAC 线性。

8.10.3.1.1 缓冲 DAC 电气特征

在推荐的工作条件下（除非另有说明）(1)

参数	测试条件	最小值	典型值	最大值	单位
上电时间				TBD	μs
失调误差	中点	TBD		TBD	mV
增益误差(2)		TBD		TBD	FSR 百分比
DNL(3)	已更正端点	TBD	TBD	TBD	LSB
INL	已更正端点	TBD	TBD	TBD	LSB
DACOUTx 趋稳时间	在0.3V 至3V 切换后稳定到2LSB		TBD		μs
分辨率			12		位
电压输出范围(4)		TBD		TBD	V
容性负载	输出驱动能力			TBD	pF
电阻负载	输出驱动能力	TBD			kΩ
R_{PD} 下拉电阻器			TBD		kΩ
基准电压(5)	VDAC 或V_{REFHI}	TBD	TBD	TBD	V
基准输入电阻(6)	VDAC 或V_{REFHI}		TBD		kΩ
输出噪声	从100Hz 到100kHz 的集成噪声		TBD		μVrms
	10kHz 时的噪声密度		TBD		nVrms/√Hz
短时脉冲波干扰能量			TBD		V-ns
PSRR(7)	高达1kHz 的直流		TBD		dB
	100kHz		TBD		
SNR	1020Hz		TBD		dB
THD	1020Hz		TBD		dB
SFDR	1020Hz，包括谐波和杂散		TBD		dBc
	1020Hz，仅包括杂散		TBD		

(1) 除非另有说明，否则典型值均在 V_{REFHI} = 3.3V 条件下测量。在 V_{REFHI} = 2.5V 的条件下对最小值和最大值进行测试或表征。
(2) 针对线性输出范围计算增益误差。
(3) DAC 输出是单调输出。
(4) 这是 DAC 的线性输出范围。DAC 可以产生此范围以外的电压，但由于缓冲器的原因，输出电压将不呈线性。
(5) 为获得最佳 PSRR 性能，VDAC 或 V_{REFHI} 应小于 V_{DDA}。
(6) 每个有源缓冲 DAC 模块。
(7) V_{REFHI} = 3.2V，V_{DDA} = 3.3V 直流 + 100mV 正弦。

备注

VDAC 引脚必须保持低于V_{DDA} + 0.3V，以确保正常工作。如果VDAC 引脚超过此电平，可能会激活阻塞电路，并且 VDAC 的内部值可能会在内部浮动至 0V，从而导致 DAC 输出不正确。

备注

V_{REFHI} 引脚必须保持低于 V_{DDA} + 0.3V，以确保正常工作。如果 V_{REFHI} 引脚超过此电平，可能会激活阻塞电路，并且 V_{REFHI} 的内部值可能会在内部浮动至 0V，从而导致 ADC 转换或 DAC 输出不正确。

TBD

图 8-45 缓冲 DAC 偏移

TBD

图 8-46 缓冲 DAC 增益

TBD

图 8-47 缓冲 DAC 线性

预览版

8.11 控制外设

备注

有关特定器件上每个外设的实际数量，请参阅表 6-1。

8.11.1 增强型捕获 (eCAP)

eCAP 模块可用于对外部事件的准确计时很重要的系统中。

eCAP 的应用包含：

- 旋转机械的速度测量（例如，通过霍尔传感器感应齿状链轮）
- 位置传感器脉冲之间的持续时间测量
- 脉冲序列信号的周期和占空比测量
- 解码来自占空比编码电流/电压传感器的电流或电压振幅

eCAP 模块包括以下特性：

- 4 事件时间戳寄存器（每个32 位）
- 边缘极性选择，最多选择四个序列时间戳捕获事件
- 对4 个事件中的任何一个事件进行中断
- 单次捕获多达4 个事件时间戳
- 在四深循环缓冲器中连续模式捕获时间戳
- 绝对时间戳捕获
- 差分(Δ) 模式时间戳捕获
- 所有上述资源都专用于单个输入引脚
- 当未用于捕获模式时，eCAP 模块可配置为单通道PWM 输出(APWM)。

eCAP 输入通过输入X-BAR 连接到任何GPIO 输入。APWM 输出通过指向GPIO 多路复用器中OUTPUTx 位置的输出X-BAR 连接到GPIO 引脚。请参阅第7.4.2节和第7.4.3节。

图 8-48所示为 eCAP 模块框图。




图 8-48 eCAP 框图

eCAP 模块由 PERx.SYSCLK 计时。

PCLKCR3 寄存器中的时钟使能位 (ECAP1–ECAP6) 单独关闭 eCAP 模块（以实现低功耗运行）。复位时，ECAP1ENCLK 设置为低电平，表明外设时钟已关闭。

8.11.1.1 eCAP 电气数据和时序

第8.11.1.1.1节显示了eCAP时序要求，且第8.11.1.1.2节显示了 eCAP 开关特征。

8.11.1.1.1 eCAP 时序要求

		最小值(1)	最大值	单位
$t_{w(CAP)}$ 捕获输入脉冲宽度	异步	$2t_{c(SYSCLK)}$		周期
	同步	$2t_{c(SYSCLK)}$		周期
	具有输入限定器	$1t_{c(SYSCLK)} + t_{w(IQSW)}$		周期

(1) 有关输入限定器参数的说明，请参阅第8.9.6.2.1节。

8.11.1.1.2 eCAP 开关特征

在推荐的工作条件下（除非另有说明）


参数		最小值	最大值	单位
$t_{w(APWM)}$	脉冲持续时间，APWMx 输出高电平/低电平	20		ns

8.11.2 增强型脉宽调制器 (ePWM)

ePWM 外设是控制商业和工业设备中的许多电力电子系统的关键元件。通过从具有独立资源（这些独立资源可以一起运行形成一个系统）的较小模块构建外设，ePWM 4 类模块能够以最小的 CPU 开销生成复杂的脉冲宽度波形。ePWM 4 类模块的一些亮点包括复杂波形生成、死区生成、灵活的同步方案、高级跳变区功能和全局寄存器重载功能。

图 8-49所示为ePWM与信号的互连情况。**图 8-50**所示为 ePWM 跳变输入连接。

预览版



A. 这些事件由ePWM 数字比较(DC) 子模块根据TRIPIN 输入电平生成。

图 8-49 ePWM 子模块和关键内部信号互连




图 8-50 ePWM 跳变输入连接

8.11.2.1 控制外设同步

器件上的 ePWM 和 eCAP 同步链可在 CPU1 和 CPU2 之间灵活地划分 ePWM 和 eCAP 模块，并允许在属于同一 CPU 的模块内进行局部同步。与其他外设一样，需要使用 CPUSELx 寄存器对 ePWM 和 eCAP 模块进行分区。**图 8-51** 所示为同步链架构。




图 8-51 同步链架构

8.11.2.2 ePWM 电气数据和时序

第8.11.2.2.1节显示了 PWM 时序要求，且第8.11.2.2.2节显示了 PWM 开关特征。

8.11.2.2.1 ePWM 时序要求

			最小值(1)	最大值	单位
$f_{(EPWM)}$	频率，EPWMCLK(2)			100	MHz
$t_{w(SYNCIN)}$	同步输入脉冲宽度	异步	$2t_{c(EPWMCLK)}$		周期
		同步	$2t_{c(EPWMCLK)}$		周期
		带输入限定器	$1t_{c(EPWMCLK)} + t_{w(IQSW)}$		周期

(1) 有关输入限定器参数的说明，请参阅第8.9.6.2.1节。
(2) 对于100MHz以上的SYSCLK，EPWMCLK 必须是SYSCLK 的一半。

8.11.2.2.2 ePWM 开关特征

在推荐的工作条件下（除非另有说明）

参数		最小值	最大值	单位
$t_{w(PWM)}$	脉冲持续时间，PWMx 输出高电平/低电平	20		ns
$t_{w(SYNCOUT)}$	同步输出脉冲宽度	$8t_{c(SYSCLK)}$		周期
$t_{d(TZ-PWM)}$	延迟时间，跳变输入激活到PWM 强制高电平 延迟时间，跳变输入激活到PWM 强制低电平 延迟时间，跳变输入激活到 PWM 高阻抗		25	ns


8.11.2.2.3 跳变区输入时序

第8.11.2.2.3.1节说明了跳变区输入时序要求。**图 8-52**所示为PWM Hi-Z 特征。

8.11.2.2.3.1 跳变区输入时序要求

			最小值(1)	最大值	单位
$t_{w(TZ)}$	脉冲持续时间，$\overline{TZx}$ 输入低电平	异步	$1t_{c(EPWMCLK)}$		周期
		同步	$2t_{c(EPWMCLK)}$		周期
		带输入限定器	$1t_{c(EPWMCLK)} + t_{w(IQSW)}$		周期

(1) 有关输入限定器参数的说明，请参阅第8.9.6.2.1节。



A. $\overline{TZ}$：$\overline{TZ1}$、$\overline{TZ2}$、$\overline{TZ3}$、TRIP1 至TRIP12
B. PWM 是指器件内的所有PWM 引脚。$\overline{TZ}$ 置于高电平后PWM 引脚的状态，取决于PWM 模块寄存器的设置。

图 8-52 PWM Hi-Z 特性

8.11.2.3 外部 ADC 转换启动电气数据和时序

第8.11.2.3.1节说明了外部 ADC 转换启动开关特征。**图 8-53**所示为$\overline{\text{ADCSOCAO}}$或$\overline{\text{ADCSOCBO}}$时序。

8.11.2.3.1 外部 ADC 转换启动开关特征

在推荐的工作条件下（除非另有说明）

参数		最小值	最大值	单位
$t_{w(ADCSOCL)}$	脉冲持续时间，ADCSOCxO 低电平	$32t_{c(SYSCLK)}$		周期




图 8-53 $\overline{\text{ADCSOCAO}}$或者$\overline{\text{ADCSOCBO}}$ 时序

8.11.3 增强型正交编码器脉冲 (eQEP)

eQEP模块直接与线性或旋转增量编码器相连，以便从高性能运动和位置控制系统中使用的旋转机器中获得位置、方向和速度信息。

每个 eQEP 外设都包含五个主要功能块：

- 正交捕获单元 (QCAP)
- 位置计数器/控制单元 (PCCU)
- 正交解码器单元 (QDU)
- 用于速度和频率测量的单位时基 (UTIME)
- 用于检测失速的看门狗计时器 (QWDOG)

eQEP外设由PERx.SYSCLK计时。**图 8-54**为eQEP框图。

预览版



System Control Registers
EQEPxENCLK
SYSCLK
To CPU
Data Bus
QCAPCTL
QCPRD
QCTMR
16
16
16
Quadrature Capture Unit (QCAP)
QCTMRLAT
QCPRDLAT
Registers Used by Multiple Units
QEPCTL
QEPSTS
QFLG
QWDTMR
QWDPRD
16
UTIME
UTOUT
QWDOG
WDTOUT
QDECCTL
16
PIE
EQEPxINT
16
Position Counter/ Control Unit (PCCU)
QPOSLAT
QPOSSLAT
QPOSILAT
QCLK
QDIR
QI
QS
PHE
PCSOUT
Quadrature Decoder (QDU)
EQEPxAIN
EQEPxBIN
EQEPxIIN
EQEPxIOUT
EQEPxIOE
EQEPxSIN
EQEPxSOUT
EQEPxSOE
GPIO MUX
EQEPxA/XCLK
EQEPxB/XDIR
EQEPxI
EQEPxS
32
32
16
QPOSCNT
QPOSINIT
QPOSMAX
QPOSCMP
QEINT
QFRC
QCLR
QPOSCTL
eQEP Peripheral

图 8-54 eQEP 框图

8.11.3.1 eQEP 电气数据和时序

第8.11.3.1.1节列出了eQEP时序要求，第8.11.3.1.2节列出了eQEP开关特征。

8.11.3.1.1 eQEP 时序要求

			最小值(1)	最大值	单位
$t_{w(QEPP)}$	QEP 输入周期	异步(2)/同步	$4t_{c(SYSCLK)}$		周期
		带输入限定器	$4[1t_{c(SYSCLK)} + t_{w(IQSW)}]$		周期
$t_{w(INDEXH)}$	QEP 索引输入高电平时间	异步(2)/同步	$2t_{c(SYSCLK)}$		周期
		带输入限定器	$2t_{c(SYSCLK)} + t_{w(IQSW)}$		周期
$t_{w(INDEXL)}$	QEP 索引输入低电平时间	异步(2)/同步	$2t_{c(SYSCLK)}$		周期
		带输入限定器	$2t_{c(SYSCLK)} + t_{w(IQSW)}$		周期
$t_{w(STROBH)}$	QEP 选通高电平时间	异步(2)/同步	$2t_{c(SYSCLK)}$		周期
		带输入限定器	$2t_{c(SYSCLK)} + t_{w(IQSW)}$		周期
$t_{w(STROBL)}$	QEP 选通输入低电平时间	异步(2)/同步	$2t_{c(SYSCLK)}$		周期
		带输入限定器	$2t_{c(SYSCLK)} + t_{w(IQSW)}$		周期

(1) 有关输入限定器参数的说明，请参阅第8.9.6.2.1节。
(2) 有关异步模式下的限制，请参阅《AVP32F379勘误表》。

8.11.3.1.2 eQEP 开关特征

在推荐的工作条件下（除非另有说明）

参数		最小值	最大值	单位
$t_{d(CNTR)xin}$	延迟时间，外部时钟到计数器增量		$4t_{c(SYSCLK)}$	周期
$t_{d(PCS-OUT)QEP}$	延迟时间，QEP 输入边沿到位置比较同步输出		$6t_{c(SYSCLK)}$	周期

8.11.4 高分辨率脉宽调制器 (HRPWM)

通过使用专用的校准延迟线路，HRPWM 在单个模块和简化的校准系统内结合了多条延迟线路。对于每个ePWM模块，都有两个HR 输出：

- 通道A 上的HR 占空比和死区控制
- 通道 B 上的 HR 占空比和死区控制

HRPWM 模块提供PWM 分辨率（时间粒度），此分辨率明显优于使用传统数字PWM 方法所能达到的分辨率。HRPWM 模块的关键点为：

- 大大扩展了传统导出数字 PWM 的时间分辨率能力
- 此功能可用于单边沿（占空比和相移控制）以及双边沿控制，以实现频率/周期调制。
- 通过对 ePWM 模块的比较 A、B、相位、周期和死区寄存器的扩展来控制更加精细的时间粒度控制或边沿定位。

备注

HRPWM 允许的最小HRPWMCLK 频率为60MHz。

8.11.4.1 HRPWM 电气数据和时序

第8.11.4.1.1节列出了高分辨率 PWM 时序要求。第8.11.4.1.2节列出了高分辨率 PWM 开关特征性。

8.11.4.1.1 高分辨率 PWM 时序要求

		最小值	最大值	单位
$f_{(EPWM)}$	频率，EPWMCLK(1)		100	MHz
$f_{(HRPWM)}$	频率，HRPWMCLK	60	100	MHz

(1) 对于100MHz以上的SYSCLK，EPWMCLK 必须是SYSCLK 的一半。

8.11.4.1.2 高分辨率 PWM 特征

参数	最小值	典型值	最大值	单位
微边沿定位(MEP) 步长(1)		150	310	ps

(1) MEP 步长在高温和 V_{DD} 上的电压最小时最大。MEP 步长将随温度的升高和电压的下降而增加，并随温度的下降和电压的升高而减小。使用HRPWM 特性的应用应该使用MEP 比例因子优化器 (SFO) 估计软件功能。SFO 功能有助于在 HRPWM 运行时动态估计每个 SYSCLK 周期的MEP 步数。

8.11.5 Σ-Δ 滤波器模块 (SDFM)

SDFM 是一种四通道数字滤波器，专为电机控制应用中的电流测量和旋转变压器位置解码而设计。每个通道都可以接收独立的 Σ-Δ 调制位流。位流由四个独立可编程的数字抽取滤波器进行处理。该滤波器组包括快速比较器，用于过流和欠流监测进行即时数字阈值比较。**图 8-55** 所示为 SDFM 框图。

SDFM 的特性包含：

- 每个 SDFM 模块具有八个外部引脚：
  - 每个 SDFM 模块具有四个 Σ-Δ 数据输入引脚（SDx_Dy，其中 x = 1 至 2，y = 1 至 4）
  - 每个 SDFM 模块具有四个 Σ-Δ 时钟输入引脚（SDx_Cy，其中 x = 1 至 2，y = 1 至 4）
- 四种不同的可配置调制器时钟模式：
  - 调制器时钟速率等于调制器数据速率
  - 调制器时钟速率为调制器数据速率的一半
  - 调制器数据为曼彻斯特编码。不需要调制器时钟。
  - 调制器时钟速率为调制器数据速率的两倍
- 四个独立的可配置比较器单元：
  - 提供四个不同的滤波器类型选择 (Sinc1/Sinc2/Sincfast/Sinc3) 选项
  - 能够检测超值和低值条件
  - 比较器的比较器过采样率 (COSR) 值可从 1 至 32 编程
- 四个独立的可配置数据过滤单元：
  - 提供四个不同的滤波器类型选择 (Sinc1/Sinc2/Sincfast/Sinc3) 选项
  - 数据过滤单元的数据过滤过采样率 (DOSR) 值可从 1 至 256 编程
  - 能够启用或禁用独立的滤波器模块
  - 能够使用主滤波器使能 (MFE) 位或 PWM 信号同步 SDFM 模块的所有四个独立滤波器
- 过滤数据可以以 16 位或 32 位形式表示
- PWM 可用于为 Σ-Δ 调制器生成调制器时钟



ΣΔ Streams
Filter Channel 1
Input Ctrl
Comparatorfilter
Datafilter
FILRES
IEL
IEH
Filter Channel 2
Filter Channel 3
Filter Channel 4
Interrupt Unit
Register Map
Data Bus
SD1INT
SD2INT
PIE
SD1_D1
SD1_C1
PWM11.CMPC
SD1_D2
SD1_C2
SD1_D3
SD1_C3
PWM11.CMPD
SD1_D4
SD1_C4
GPIO MUX
SD1FLT1.IEH
SD1FLT1.IEL
SD1FLT2.IEH
SD1FLT2.IEL
SD1FLT3.IEH
SD1FLT3.IEL
SD1FLT4.IEH
SD1FLT4.IEL
Output XBar
SD2_D1
SD2_C1
PWM12.CMPC
SD2_D2
SD2_C2
SD2_D3
SD2_C3
PWM12.CMPD
SD2_D4
SD2_C4
SD2FLT1.IEH
SD2FLT1.IEL
SD2FLT2.IEH
SD2FLT2.IEL
SD2FLT3.IEH
SD2FLT3.IEL
SD2FLT4.IEH
SD2FLT4.IEL

图 8-55 SDFM框图

8.11.5.1 SDFM 电气数据和时序（使用 ASYNC）

通过设置 GPyQSELn = 0b11 来定义具有异步 GPIO 的 SDFM 操作。第8.11.5.1.1节列出了使用异步 GPIO (ASYNC) 选项时的 SDFM 时序要求。**图 8-56**至**图 8-59** 所示为 SDFM 时序图。

8.11.5.1.1 使用异步 GPIO (ASYNC) 选项时的 SDFM 时序要求

		最小值	最大值	单位
模式0				
$t_{c(SDC)M0}$	周期时间，SDx_Cy	40	256 个SYSCLK 周期	ns
$t_{w(SDCH)M0}$	脉冲持续时间，SDx_Cy 高电平	10	$t_{c(SDC)M0}$ –10	ns
$t_{su(SDDV-SDCH)M0}$	SDx_Cy 变为高电平之前SDx_Dy 有效的建立时间	5		ns
$t_{h(SDCH-SDD)M0}$	SDx_Cy 变为高电平之后SDx_Dy 等待的保持时间	5		ns
模式1				
$t_{c(SDC)M1}$	周期时间，SDx_Cy	80	256 个SYSCLK 周期	ns
$t_{w(SDCH)M1}$	脉冲持续时间，SDx_Cy 高电平	10	$t_{c(SDC)M1}$ –10	ns
$t_{su(SDDV-SDCL)M1}$	SDx_Cy 变为低电平之前SDx_Dy 有效的建立时间	5		ns
$t_{su(SDDV-SDCH)M1}$	SDx_Cy 变为高电平之前SDx_Dy 有效的建立时间	5		ns
$t_{h(SDCL-SDD)M1}$	SDx_Cy 变为低电平之后SDx_Dy 等待的保持时间	5		ns
$t_{h(SDCH-SDD)M1}$	SDx_Cy 变为高电平之后SDx_Dy 等待的保持时间	5		ns
模式2				
$t_{c(SDD)M2}$	周期时间，SDx_Dy	8 个$t_{c(SYSCLK)}$	20 个$t_{c(SYSCLK)}$	ns
$t_{w(SDDH)M2}$	脉冲持续时间，SDx_Dy 高电平	10		ns
$t_{w(SDD_LONG_KEEPOUT)M2}$	SDx_Dy 长脉冲持续保留时间，其中长脉冲不得落入所列出的最小值或最大值内。 长脉冲被定义为高或低脉冲，其是曼彻斯特位时钟周期的完整宽度。 对于8 到20 之间的任何整数，都必须满足此要求。	(N * $t_{c(SYSCLK)}$) –0.5	(N * $t_{c(SYSCLK)}$) + 0.5	ns
$t_{w(SDD_SHORT)M2}$	用于高或低脉冲的SDx_Dy 短脉冲持续时间（SDD_SHORT_H 或SDD_SHORT_L）。 短脉冲定义为高或低脉冲，其是曼彻斯特位时钟周期的一半宽度。	$t_{w(SDD_LONG)}/2$ – $t_{c(SYSCLK)}$	$t_{w(SDD_LONG)}/2$ + $t_{c(SYSCLK)}$	ns
$t_{w(SDD_LONG_DUTY)M2}$	SDx_Dy 长脉冲变化(SDD_LONG_H – SDD_LONG_L)	–$t_{c(SYSCLK)}$	$t_{c(SYSCLK)}$	ns
$t_{w(SDD_SHORT_DUTY)M2}$	SDx_Dy 短脉冲变化(SDD_SHORT_H – SDD_SHORT_L)	–$t_{c(SYSCLK)}$	$t_{c(SYSCLK)}$	ns
模式3				
$t_{c(SDC)M3}$	周期时间，SDx_Cy	40	256 个SYSCLK 周期	ns
$t_{w(SDCH)M3}$	脉冲持续时间，SDx_Cy 高电平	10	$t_{c(SDC)M3}$ –5	ns
$t_{su(SDDV-SDCH)M3}$	SDx_Cy 变为高电平之前SDx_Dy 有效的建立时间	5		ns
$t_{h(SDCH-SDD)M3}$	SDx_Cy 变为高电平之后SDx_Dy 等待的保持时间	5		ns

WARNING

当没有 GPIO 输入同步时，SDFM 时钟输入（SDx_Cy 引脚）直接对 SDFM 模块进行计时。这些输入端的任何干扰或振铃噪声都会破坏 SDFM 模块的运行。应对这些信号采取特殊的预防措施，以确保满足 SDFM 时序要求的干净且无噪声的信号。建议采取预防措施，例如对时钟驱动器的任何阻抗不匹配而导致的振铃进行串联终止，以及将走线与其他噪声信号隔离开来。

WARNING

不建议将模式2（曼彻斯特模式）用于新应用。请参阅《AVP32F379勘误表》中的“SDFM：曼彻斯特模式（模式2）在一些条件下不能产生正确的滤除结果”勘误项。




图 8-56 SDFM 时序图 - 模式 0




图 8-57 SDFM 时序图 - 模式 1




图 8-58 SDFM 时序图 - 模式 2




图 8-59 SDFM 时序图 - 模式 3

8.11.5.2 SDFM 电气数据和时序（使用 3次采样的GPIO 输入限定）：

通过设置 GPyQSELn = 0b01 来定义使用具有限定 GPIO（3次采样窗口）的 SDFM 操作。使用这种限定 GPIO（3次采样窗口）模式时，必须满足 $2t_{c(SYSCLK)}$ 的 $t_{w(GPI)}$ 脉冲持续时间的时序要求。为 SD-Cx 和 SD-Dx 对配置相同的 GPIO 限定选项非常重要。第8.11.5.2.1节列出了使用 GPIO 输入限定（3次采样窗口）选项时的 SDFM 时序要求。**图 8-56** 至**图 8-59** 所示为 SDFM 时序图。

8.11.5.2.1 使用 GPIO 输入限定（3 样本窗口）选项时的 SDFM 时序要求

		最小值(1)	最大值	单位
模式0				
$t_{c(SDC)M0}$	周期时间，SDx_Cy	10 个SYSCLK 周期	256 个SYSCLK 周期	ns
$t_{w(SDCHL)M0}$	脉冲持续时间，SDx_Cy 高电平/低电平	4 个SYSCLK 周期	6 个SYSCLK 周期	ns
$t_{w(SDDHL)M0}$	脉冲持续时间，SDx_Dy 高电平/低电平	4 个SYSCLK 周期		ns
$t_{su(SDDV-SDCH)M0}$	SDx_Cy 变为高电平之前SDx_Dy 有效的建立时间	2 个SYSCLK 周期		ns
$t_{h(SDCH-SDD)M0}$	SDx_Cy 变为高电平之后SDx_Dy 等待的保持时间	2 个SYSCLK 周期		ns
模式1				
$t_{c(SDC)M1}$	周期时间，SDx_Cy	20 个SYSCLK 周期	256 个SYSCLK 周期	ns
$t_{w(SDCH)M1}$	脉冲持续时间，SDx_Cy 高电平	4 个SYSCLK 周期	6 个SYSCLK 周期	ns
$t_{w(SDDHL)M1}$	脉冲持续时间，SDx_Dy 高电平/低电平	4 个SYSCLK 周期		ns
$t_{su(SDDV-SDCL)M1}$	SDx_Cy 变为低电平之前SDx_Dy 有效的建立时间	2 个SYSCLK 周期		ns
$t_{su(SDDV-SDCH)M1}$	SDx_Cy 变为高电平之前SDx_Dy 有效的建立时间	2 个SYSCLK 周期		ns
$t_{h(SDCL-SDD)M1}$	SDx_Cy 变为低电平之后SDx_Dy 等待的保持时间	2 个SYSCLK 周期		ns
$t_{h(SDCH-SDD)M1}$	SDx_Cy 变为高电平之后SDx_Dy 等待的保持时间	2 个SYSCLK 周期		ns
模式2				
$t_{c(SDD)M2}$	周期时间，SDx_Dy	选项不可用		
$t_{w(SDDH)M2}$	脉冲持续时间，SDx_Dy 高电平			
模式3				
$t_{c(SDC)M3}$	周期时间，SDx_Cy	10 个SYSCLK 周期	256 个SYSCLK 周期	ns
$t_{w(SDCHL)M3}$	脉冲持续时间，SDx_Cy 高电平	4 个SYSCLK 周期	6 个SYSCLK 周期	ns
$t_{w(SDDHL)M3}$	脉冲持续时间，SDx_Dy 高电平/低电平	4 个SYSCLK 周期		ns
$t_{su(SDDV-SDCH)M3}$	SDx_Cy 变为高电平之前SDx_Dy 有效的建立时间	2 个SYSCLK 周期		ns
$t_{h(SDCH-SDD)M3}$	SDx_Cy 变为高电平之后SDx_Dy 等待的保持时间	2 个SYSCLK 周期		ns

(1) 仅当GPIO 输入限定类型为3次采样窗口（GPyQSELx = 1，QUALPRD = 0）选项时，SDFM 时序要求才适用。重要的是， SD-Cx 和SD-Dx 对都配置有3 采样窗口选项。

备注

SDFM 限定的 GPIO（3 采样）模式防止 SDFM 模块因 SDx_Cy 引脚上偶尔随机产生的噪声干扰而损坏，这些噪声可能导致比较器误跳变和滤波器输出。有关更多详细信息，请参考《AVP32F379勘误表》中“SDFM：在嘈杂条件下使用SDFM 时需谨慎”使用说明。

SDFM 限定的GPIO（3 采样）模式对持续违反上述时序要求的情况不提供保护。时序违规将损坏与违反要求的数据位数成正比的数据。

8.12 通信外设

备注

有关特定器件上每个外设的实际数量，请参阅表 6-1。

8.12.1 控制器局域网络 (CAN)

CAN 模块根据ISO 11898-1 执行CAN 协议通信（与Bosch® CAN 协议规范2.0 A、B 相同）。比特率可以编程为最大 1Mbps 的值。与物理层（CAN 总线）的连接需要一个 CAN 收发器芯片。

对于CAN 网络上的通信，可以配置单独的消息对象。消息对象和标识符掩码存储在消息RAM 中。

所有与消息处理有关的功能均在消息处理器内实现。这些功能为：接收过滤；CAN 内核和消息 RAM 之间的消息传输；以及处理传输请求。

CPU 可以通过模块接口直接访问CAN 的寄存器组。这些寄存器用于控制和配置CAN 内核和消息处理程序，以及访问消息RAM。

CAN 模块实现下列特性：

- 符合ISO11898-1（Bosch® CAN 协议规范2.0 A 和B）
- 最高 1Mbps 的比特率
- 多个时钟源
- 32 个消息对象（“消息对象”在本文档中也称为“邮箱”；这两个术语可以互换使用），每个对象都具有以下属性：
  - 可配置为接收或者发送
  - 可配置标准（11 位）或扩展（29 位）标识符
  - 支持可编程标识符接收掩码
  - 支持数据和远程帧
  - 保留0 到8 个字节的数据
  - 奇偶校验配置和数据RAM
- 每个消息对象的单独标识符掩码
- 消息对象的可编程 FIFO 模式
- 自测试工作的可编程回环模式
- 调试支持的挂起模式
- 软件模块复位
- 由可编程 32 位计时器在总线关闭后自动开启总线
- 消息 RAM 奇偶校验机制
- 2 条中断线路

备注

对于 200MHz 的 CAN 位时钟，最小比特率可能为 7.8125kbps。

备注

根据所使用的时序设置，片载零引脚振荡器的精度（在数据手册中指定）可能无法满足 CAN 协议的要求。在这种情况下，必须使用外部时钟源。

图 8-60所示为 CAN 功能框图。




图 8-60 CAN框图

8.12.2 内部集成电路 (I2C)

I2C 模块具有以下特性：

- 符合Philips 半导体I^2C 总线规格（版本2.1）：
  - 支持1 位至8 位格式传输
  - 7 位和10 位寻址模式
  - 常规调用
  - START 字节模式
  - 支持多个主发送器和从接收器
  - 支持多个从发送器和主接收器
  - 组合主器件发送/接收和接收/发送模式
  - 数据传输速率从10kbps 到高达400kbps（I2C 快速模式速率）
- 一个 16 字节接收 FIFO 和一个 16 字节发送 FIFO
- 可以由 CPU 使用的一个中断。该中断可因下列条件中之一而生成：
  - 发送数据准备就绪
  - 接收数据准备就绪
  - 寄存器访问准备就绪
  - 未接收到确认
  - 仲裁丢失
  - 检测到停止条件
  - 被寻址为从器件
- 在 FIFO 模式下，CPU 可以使用附加中断
- 模块启用/禁用能力
- 自由数据格式模式

图 8-61说明了 I2C 外设模块如何在器件内连接。




图 8-61 I2C外设模块接口

8.12.2.1 I2C 电气数据和时序

第8.12.2.1.1节列出了 I2C 时序要求，第8.12.2.1.2节列出了 I2C 开关特征。**图 8-62**所示为I2C时序图。

8.12.2.1.1 I2C 时序要求

编号			最小值	最大值	单位
标准模式					
T0	f_{mod}	I2C 模块频率	7	12	MHz
T1	$t_{h(SDA-SCL)START}$	保持时间，启动条件，SDA 下降后SCL 下降延迟	4.0		µs
T2	$t_{su(SCL-SDA)START}$	建立时间，重复启动，SDA 下降延迟之前SCL 上升	4.7		µs
T3	$t_{h(SCL-DAT)}$	保持时间，SCL 下降后的数据	0		µs
T4	$t_{su(DAT-SCL)}$	建立时间，SCL 上升前的数据	250		ns
T5	$t_{r(SDA)}$	上升时间，SDA		1000	ns
T6	$t_{r(SCL)}$	上升时间，SCL		1000	ns
T7	$t_{f(SDA)}$	下降时间，SDA		300	ns
T8	$t_{f(SCL)}$	下降时间，SCL		300	ns
T9	$t_{su(SCL-SDA)STOP}$	建立时间，停止条件，SDA 上升延迟之前SCL 上升	4.0		µs
T10	$t_{w(SP)}$	将由滤波器抑制的尖峰脉冲持续时间	0	50	ns
T11	C_b	每条总线上的电容负载		400	pF
快速模式					
T0	f_{mod}	I2C 模块频率	7	12	MHz
T1	$t_{h(SDA-SCL)START}$	保持时间，启动条件，SDA 下降后SCL 下降延迟	0.6		µs
T2	$t_{su(SCL-SDA)START}$	建立时间，重复启动，SDA 下降延迟之前SCL 上升	0.6		µs
T3	$t_{h(SCL-DAT)}$	保持时间，SCL 下降后的数据	0		µs
T4	$t_{su(DAT-SCL)}$	建立时间，SCL 上升前的数据	100		ns
T5	$t_{r(SDA)}$	上升时间，SDA	20	300	ns
T6	$t_{r(SCL)}$	上升时间，SCL	20	300	ns
T7	$t_{f(SDA)}$	下降时间，SDA	11.4	300	ns
T8	$t_{f(SCL)}$	下降时间，SCL	11.4	300	ns
T9	$t_{su(SCL-SDA)STOP}$	建立时间，停止条件，SDA 上升延迟之前SCL 上升	0.6		µs
T10	$t_{w(SP)}$	将由滤波器抑制的尖峰脉冲持续时间	0	50	ns
T11	C_b	每条总线上的容性负载		400	pF

8.12.2.1.2 I2C 开关特征

在推荐的工作条件下（除非另有说明）

编号	参数		测试条件	最小值	最大值	单位
标准模式						
S1	f_{SCL}	SCL 时钟频率		0	100	kHz
S2	T_{SCL}	SCL 时钟周期		10		µs
S3	$t_{w(SCLL)}$	脉冲持续时间，SCL 时钟低电平		TBD		µs
S4	$t_{w(SCLH)}$	脉冲持续时间，SCL 时钟高电平		TBD		µs
S5	t_{BUF}	停止和启动条件之间的总线空闲时间		TBD		µs
S6	$t_{v(SCL-DAT)}$	有效时间，SCL 下降后的数据			TBD	µs
S7	$t_{v(SCL-ACK)}$	有效时间，SCL 下降后的确认			TBD	µs
S8	I_I	引脚上的输入电流	$0.1\ V_{bus} < V_i < 0.9\ V_{bus}$	TBD	TBD	µA
快速模式						
S1	f_{SCL}	SCL 时钟频率		0	400	kHz
S2	T_{SCL}	SCL 时钟周期		2.5		µs
S3	$t_{w(SCLL)}$	脉冲持续时间，SCL 时钟低电平		TBD		µs
S4	$t_{w(SCLH)}$	脉冲持续时间，SCL 时钟高电平		TBD		µs
S5	t_{BUF}	停止和启动条件之间的总线空闲时间		TBD		µs
S6	$t_{v(SCL-DAT)}$	有效时间，SCL 下降后的数据			TBD	µs
S7	$t_{v(SCL-ACK)}$	有效时间，SCL 下降后的确认			TBD	µs
S8	I_I	引脚上的输入电流	$0.1\ V_{bus} < V_i < 0.9\ V_{bus}$	TBD	TBD	µA

备注

为了满足所有的 I2C 协议时序规范，I2C 模块时钟 (Fmod) 必须配置为 7MHz 至 12MHz。




图 8-62 I2C 时序图

8.12.3 多通道缓冲串行端口 (McBSP)

McBSP 模块有以下特性：

- 与 AVP32 DSP 器件中的 McBSP 兼容
- 全双工通信
- 允许连续数据流的双缓冲数据寄存器
- 独立的帧和时钟用于接收和发送
- 外部移位时钟生成或者内部可编程频率移位时钟
- 8 位数据传输模式可配置为以 LSB 或 MSB 优先传输
- 用于帧同步和数据时钟的可编程极性
- 高度可编程内部时钟和帧生成
- 直接与业界通用的编解码器、模拟接口芯片 (AIC) 和其他串行连接的模数和数模器件连接
- 支持 AC97、I2S 和 SPI 协议
- McBSP 时钟速率，

$$\mathrm{CLKG} = \frac{\mathrm{CLKSRG}}{(1 + \mathrm{CLKGDV})}$$

其中CLKSRG 源可以是LSPCLK、CLKX 或CLKR。

图 8-63所示为McBSP模块框图。




图 8-63 McBSP 框图

8.12.3.1 McBSP 电气数据和时序

8.12.3.1.1 McBSP 发送和接收时序

第8.12.3.1.1.1节显示了 McBSP 时序要求。第8.12.3.1.1.2节显示了 McBSP 开关特征。**图 8-64**和**图 8-65**所示为 McBSP 时序图。

8.12.3.1.1.1 McBSP 时序要求

编号(1)(2)				最小值	最大值	单位
	McBSP 模块时钟（CLKG、CLKX、CLKR）范围			1		kHz
					25	MHz
	McBSP 模块周期时间（CLKG、CLKX、CLKR）范围			40		ns
					1	ms
M11	$t_{c(CKRX)}$	周期时间，CLKR/X	CLKR/X 外部	2P		ns
M12	$t_{w(CKRX)}$	脉冲持续时间，CLKR/X 高电平或者CLKR/X 低电平	CLKR/X 外部	P-7		ns
M13	$t_{r(CKRX)}$	上升时间，CLKR/X	CLKR/X 外部		7	ns
M14	$t_{f(CKRX)}$	下降时间，CLKR/X	CLKR/X 外部		7	ns
M15	$t_{su(FRH-CKRL)}$	在CLKR 低电平之前外部FSR 为高电平的建立时间	CLKR 内部	18		ns
			CLKR 外部	2		
M16	$t_{h(CKRL-FRH)}$	CLKR 低电平之后，外部FSR 为高电平的保持时间	CLKR 内部	0		ns
			CLKR 外部	6		
M17	$t_{su(DRV-CKRL)}$	在CLKR 低电平之前，DR 有效的保持时间	CLKR 内部	18		ns
			CLKR 外部	5		
M18	$t_{h(CKRL-DRV)}$	在CLKR 低电平之后，DR 有效的保持时间	CLKR 内部	0		ns
			CLKR 外部	3		
M19	$t_{su(FXH-CKXL)}$	在CLKX 低电平之前，外部FSX 为高电平的建立时间	CLKX 内部	18		ns
			CLKX 外部	2		
M20	$t_{h(CKXL-FXH)}$	CLKX 低电平之后，外部FSX 为高电平的保持时间	CLKX 内部	0		ns
			CLKX 外部	6		

(1) 极性位 CLKRP=CLKXP=FSRP=FSXP=0。如果任一信号的极性被反转，那么该信号的时序基准也被反转。

(2) 2P=1/CLKG，单位为ns。CLKG 是采样率发生器复用器的输出。CLKG=CLKSRG/(1+CLKGDV)。CLKSRG 可以是LSPCLK，CLKX，CLKR 作为源。CLKSRG≤(SYSCLK/2)。

8.12.3.1.1.2 McBSP 开关特征

在推荐的工作条件下（除非另有说明）

编号(1) (2)	参数				最小值	最大值	单位
M1	$t_{c(CKRX)}$	周期时间，CLKR/X		CLKR/X 内部	2P		ns
M2	$t_{w(CKRXH)}$	脉冲持续时间，CLKR/X 高电平		CLKR/X 内部	D-5 (3)	D+5 (3)	ns
M3	$t_{w(CKRXL)}$	脉冲持续时间，CLKR/X 低电平		CLKR/X 内部	C-5 (3)	C+5 (3)	ns
M4	$t_{d(CKRH-FRV)}$	CLKR 高电平到内部FSR 有效的延迟时间		CLKR 内部	-7	7.5	ns
				CLKR 外部	3	27	
M5	$t_{d(CKXH-FXV)}$	CLKX 高电平到内部FSX 有效的延迟时间		CLKX 内部	-5	6	ns
				CLKX 外部	3	27	
M6	$t_{dis(CKXH-DXHZ)}$	CLKX 高电平到DX 在最后一个数据位后为高阻抗的禁用时间		CLKX 内部	–8	8	ns
				CLKX 外部	3	15	
M7	$t_{d(CKXH-DXV)}$	CLKX 高电平到DX 有效的延迟时间。 这应用于除传输的第一个位之外的所有位。		CLKX 内部	-3	9	ns
				CLKX 外部	5	25	
		CLKX 高电平到DX 有效的延迟时间 当处于数据延迟1 或者2（XDATDLY=01b 或者10b）模式时，只应用于传输的第一个位	DXENA=0	CLKX 内部	-3	8	
				CLKX 外部	5	20	
			DXENA=1	CLKX 内部	P–3	P+8	
				CLKX 外部	P+5	P+20	
M8	$t_{en(CKXH-DX)}$	CLKX 高电平待DX 被驱动的使能时间 当处于数据延迟1 或者2（XDATDLY=01b 或者 10b）模式时，只应用于传输的第一个位	DXENA=0	CLKX 内部	-6		ns
				CLKX 外部	4		
			DXENA=1	CLKX 内部	P-6		
				CLKX 外部	P+4		
M9	$t_{d(FXH-DXV)}$	FSX 高电平到DX 有效的延迟时间 当处于数据延迟0（XDATDLY=00b）模式时，只应用于传输的第一个位。	DXENA=0	FSX 内部		8	ns
				FSX 外部		17	
			DXENA=1	FSX 内部		P+8	
				FSX 外部		P+17	
M10	$t_{en(FXH-DX)}$	FSX 高电平到DX 驱动的使能时间 当处于数据延迟0（XDATDLY=00b）模式时，只应用于传输的第一个位	DXENA=0	FSX 内部	-3		ns
				FSX 外部	6		
			DXENA=1	FSX 内部	P-3		
				FSX 外部	P+6		

(1) 极性位 CLKRP=CLKXP=FSRP=FSXP=0。如果任一信号的极性被反转，那么该信号的时序基准也被反转。

(2) 2P=1/CLKG，单位为ns。

(3) C=CLKRX 低脉冲宽度=P

D=CLKRX 高脉冲宽度=P




图 8-64 McBSP 接收时序




图 8-65 McBSP 发送时序

8.12.3.1.2 McBSP 作为 SPI 主机或从机时序

第8.12.3.1.2.1节列出了 McBSP 作为 SPI 主器件时序要求。第8.12.3.1.2.2节列出了 McBSP 作为 SPI 主器件开关特征。第8.12.3.1.2.3节列出了 McBSP 作为 SPI 从器件时序要求。第8.12.3.1.2.4节列出了 McBSP 作为 SPI 从器件开关特征。

图 8-66 至**图 8-69** 所示为 McBSP 作为 SPI 主器件或从器件计时示意图。

8.12.3.1.2.1 McBSP 作为 SPI 主器件的时序要求

编号			最小值	最大值	单位
时钟					
	$t_{c(CLKG)}$	周期时间，CLKG(1)	$2*t_{c(LSPCLK)}$		ns
	P	周期时间，LSPCLK(1)	$t_{c(LSPCLK)}$		ns
M33、M42、M52、M61	$t_{c(CKX)}$	周期时间，CLKX	2P		ns
CLKSTP=10b，CLKXP=0					
M30	$t_{su(DRV-CKXL)}$	在CLKX 低电平之前，DR 有效的建立时间	30		ns
M31	$t_{h(CKXL-DRV)}$	在CLKX 低电平之后，DR 有效的保持时间	1		ns
CLKSTP=11b，CLKXP=0					
M39	$t_{su(DRV-CKXH)}$	建立时间，CLKX 高电平前，DR 有效的建立时间	30		ns
M40	$t_{h(CKXH-DRV)}$	CLKX 高电平后，DR 有效的保持时间	1		ns
CLKSTP=10b，CLKXP=1					
M49	$t_{su(DRV-CKXH)}$	建立时间，CLKX 高电平前，DR 有效的建立时间	30		ns
M50	$t_{h(CKXH-DRV)}$	CLKX 高电平后，DR 有效的保持时间	1		ns
CLKSTP=11b，CLKXP=1					
M58	$t_{su(DRV-CKXL)}$	在CLKX 低电平之前，DR 有效的建立时间	30		ns
M59	$t_{h(CKXL-DRV)}$	在CLKX 低电平之后，DR 有效的保持时间	1		ns

(1) 通过设置CLKSM=1 和CLKGDV=1，应将CLKG 配置为LSPCLK/2

8.12.3.1.2.2 McBSP 作为 SPI 主器件开关特征

在自然通风条件下的工作温度范围内测得（除非另有说明）

编号	参数		最小值	典型值	最大值	单位
时钟						
M33	$t_{c(CLKG)}$	周期时间，CLKG(1) ($n*t_{c(LSPCLK)}$)	40			ns
	P	半个CLKG 周期；$0.5*t_{c(CLKG)}$	20			ns
	n	LSPCLK 到CLKG 分频器	2			ns
CLKSTP=10b，CLKXP=0						
M24	$t_{h(CKXL-FXL)}$	CLKX 低电平之后，FSX 高电平的保持时间	2P–6			ns
M25	$t_{d(FXL-CKXH)}$	FSX 低电平到CLKX 高电平的延迟时间	P–6			ns
M26	$t_{d(CLKXH-DXV)}$	CLKX 高电平至DX 有效的延迟时间[检查时钟极性并新增到时序图]	-4		6	ns
M28	$t_{dis(FXH-DXHZ)}$	从CLKX 低电平到最后一个数据位后的DX 高阻抗的禁用时间[重新定义时序图]	P–8			ns
M29	$t_{d(FXL-DXV)}$	FSX 低电平到DX 有效的延迟时间	P–3		P+6	ns
CLKSTP=11b，CLKXP=0						
M34	$t_{h(CKXL-FXH)}$	CLKX 低电平之后，FSX 高电平的保持时间	P–6			ns
M35	$t_{d(FXL-CKXH)}$	FSX 低电平到CLKX 高电平的延迟时间	P–6			ns
M36	$t_{d(CLKXL-DXV)}$	CLKX 低电平至DX 有效的延迟时间[检查时钟极性并新增到时序图]	-4		6	ns
M37	$t_{dis(CKXL-DXHZ)}$	从CLKX 低电平到最后一个数据位后的DX 高阻抗的禁用时间	P–6			ns
M38	$t_{d(FXL-DXV)}$	FSX 低电平到DX 有效的延迟时间	-2		1	ns
CLKSTP=10b，CLKXP=1						
M43	$t_{h(CKXH-FXH)}$	CLKX 高电平之后，FSX 高电平的保持时间	2P–6			ns
M44	$t_{d(FXL-CKXL)}$	FSX 低电平到CLKX 低电平的延迟时间	P–6			ns
M45	$t_{d(CLKXL-DXV)}$	CLKX 低电平至DX 有效的延迟时间[检查时钟极性并新增到计时示意图]	-4		6	ns
M47	$t_{dis(FXH-DXHZ)}$	从CLKX 低电平到最后一个数据位后的DX 高阻抗的禁用时间[重新定义计时示意图]	P–6			ns
M48	$t_{d(FXL-DXV)}$	FSX 低电平到DX 有效的延迟时间	-2		1	ns
CLKSTP=11b，CLKXP=1						
M53	$t_{h(CKXH-FXH)}$	CLKX 高电平之后，FSX 高电平的保持时间	P–6			ns
M54	$t_{d(FXL-CKXL)}$	FSX 低电平到CLKX 低电平的延迟时间	2P–6			ns
M55	$t_{d(CLKXH-DXV)}$	CLKX 高电平到DX 有效的延迟时间	-4		6	ns
M56	$t_{dis(CKXH-DXHZ)}$	从CLKX 高电平到最后一个数据位后的DX 高阻抗的禁用时间	P–8			ns
M57	$t_{d(FXL-DXV)}$	FSX 低电平到DX 有效的延迟时间	-2		1	ns

(1) 通过设置CLKSM=1 和CLKGDV=1，应将CLKG 配置为LSPCLK/2。

8.12.3.1.2.3 McBSP 作为 SPI 从器件的时序要求

编号			最小值	最大值	单位
时钟					
	$t_{c(CLKG)}$	周期时间，CLKG(1)	$2*t_{c(LSPCLK)}$		ns
	P	周期时间，LSPCLK(1)	$t_{c(LSPCLK)}$		ns
M33、M42、M52、M61	$t_{c(CKX)}$	周期时间，CLKX(2)	16P		ns
不适用	$t_{skew(CKX-Data)}$	时钟和数据之间的最差偏移以确保采样时钟和数据的GBD			ns
CLKSTP=10b，CLKXP=0					
M30	$t_{su(DRV-CKXL)}$	在CLKX 低电平之前，DR 有效的建立时间	8P-10		ns
M31	$t_{h(CKXL-DRV)}$	在CLKX 低电平之后，DR 有效的保持时间	8P-10		ns
M32	$t_{su(BFXL-CKXH)}$	CLKX 高电平前，FSX 为低电平的建立时间	8P+10		ns
CLKSTP=11b，CLKXP=0					
M39	$t_{su(DRV-CKXH)}$	CLKX 高电平前，DR 有效的建立时间	8P-10		ns
M40	$t_{h(CKXH-DRV)}$	CLKX 高电平后，DR 有效的保持时间	8P-10		ns
M41	$t_{su(FXL-CKXH)}$	CLKX 高电平前，FSX 为低电平的建立时间	16P+10		ns
CLKSTP=10b，CLKXP=1					
M49	$t_{su(DRV-CKXH)}$	CLKX 高电平前，DR 有效的建立时间	8P-10		ns
M50	$t_{h(CKXH-DRV)}$	CLKX 高电平后，DR 有效的保持时间	8P-10		ns
M51	$t_{su(FXL-CKXL)}$	CLKX 低电平前，FSX 为低电平的建立时间	8P+10		ns
CLKSTP=11b，CLKXP=1					
M58	$t_{su(DRV-CKXL)}$	在CLKX 低电平之前，DR 有效的建立时间	8P-10		ns
M59	$t_{h(CKXL-DRV)}$	在CLKX 低电平之后，DR 有效的保持时间	8P-10		ns
M60	$t_{su(FXL-CKXL)}$	CLKX 低电平前，FSX 为低电平的建立时间	16P+10		ns

(1) 通过设置CLKSM=1 和CLKGDV=1，应将CLKG 配置为LSPCLK/2
(2) 对于SPI 从模式，CLKX 必须至少为8 个CLKG 周期

8.12.3.1.2.4 McBSP 作为 SPI 从器件开关特征

在自然通风条件下的工作温度范围内测得（除非另有说明）

编号	参数		最小值	典型值	最大值	单位
时钟						
	2P	周期时间，CLKG				ns
CLKSTP=10b，CLKXP=0						
M26	$t_{d(CLKXH-DXV)}$	CLKX 高电平到DX 有效的延迟时间	3P+6		5P+20	ns
M28	$t_{dis(FXH-DXHZ)}$	从FSX 高电平到最后一个数据位后DX 高阻抗的禁用时间	6P+6			ns
M29	$t_{d(FXL-DXV)}$	FSX 低电平到DX 有效的延迟时间	4P+6			ns
CLKSTP=11b，CLKXP=0						
M36	$t_{d(CLKXL-DXV)}$	CLKX 低电平到DX 有效时的延迟时间	3P+6		5P+20	ns
M37	$t_{dis(CKXL-DXHZ)}$	从CLKX 低电平到最后一个数据位后的DX 高阻抗的禁用时间	7P+6			ns
M38	$t_{d(FXL-DXV)}$	FSX 低电平到DX 有效的延迟时间	4P+6			ns
CLKSTP=10b，CLKXP=1						
M45	$t_{d(CLKXL-DXV)}$	CLKX 低电平到DX 有效的延迟时间	3P+6		5P+20	ns
M47	$t_{dis(FXH-DXHZ)}$	从FSX 高电平到最后一个数据位后DX 高阻抗的禁用时间	6P+6			ns
M48	$t_{d(FXL-DXV)}$	FSX 低电平到DX 有效的延迟时间	4P+6			ns
CLKSTP=11b，CLKXP=1						
M55	$t_{d(CLKXH-DXV)}$	CLKX 高电平到DX 有效的延迟时间	3P+6		5P+20	ns
M56	$t_{dis(CKXH-DXHZ)}$	从CLKX 高电平到最后一个数据位后的DX 高阻抗的禁用时间	7P+6			ns
M57	$t_{d(FXL-DXV)}$	FSX 低电平到DX 有效的延迟时间	4P+6			ns




图 8-66 McBSP 时序作为 SPI 主器件或从器件：CLKSTP=10b，CLKXP=0




图 8-67 McBSP 时序作为 SPI 主器件或从器件：CLKSTP=11b，CLKXP=0




图 8-68 McBSP 时序作为 SPI 主器件或从器件：CLKSTP=10b，CLKXP=1




图 8-69 McBSP 时序作为 SPI 主器件或从器件：CLKSTP=11b，CLKXP=1

8.12.4 串行通信接口 (SCI)

SCI是一种双线制异步串行端口，通常称为 UART。SCI 模块支持 CPU 与其他异步外设之间使用标准非归零码 (NRZ) 格式的数字通信。

SCI发送器和接收器都有一个用于减少服务开销的 16 级深度 FIFO，且具有各自独立的使能位和中断位。两者都能独立进行半双工通信，或同时进行全双工通信。为了指定数据完整性，SCI 检查接收到的数据是否存在中断检测、奇偶校验、超限和成帧错误。比特率通过 16 位波特选择寄存器可编程为不同的速度。**图 8-70**所示为 SCI 模块框图。

SCI 模块的特性包括：

- 两个外部引脚：
  - SCITXD：SCI 发送-输出引脚
  - SCIRXD：SCI 接收-输入引脚

备注

注意：如果不用于SCI，则两个引脚都可以用作GPIO。

  - 波特率可编程为64K不同速率
- 数据字格式
  - 一个开始位
  - 数据字长度可在1 至8 位之间编程
  - 可选偶数/奇数/无奇偶校验位
  - 1 个或2 个停止位
- 四个错误检测标志：奇偶校验、超限、成帧和中断检测
- 两种唤醒多处理器模式：空闲线和地址位
- 半双工或全双工操作
- 双缓冲接收和发送功能
- 发送器和接收器操作可通过带有状态标志的中断驱动或轮询算法来完成。
  - 发送器：TXRDY 标志（发送器缓冲寄存器已准备好接收另一个字符）和TX EMPTY 标志（发送器移位寄存器为空）
  - 接收器：RXRDY 标志（接收器缓冲寄存器已准备好接收另一个字符）、BRKDT 标志（发生了中断条件）和 RX ERROR 标志（监测四个中断条件）
- 发送器和接收器中断的独立使能位（BRKDT 除外）
- NRZ 格式
- 自动波特检测硬件逻辑
- 16 级发送和接收 FIFO

备注

此模块中的所有寄存器均为 8 位寄存器。当寄存器被访问时，寄存器数据位于低位字节（位 7-0），高位字节（位 15-8）读取为零。对高字节进行写入无效。



TXENA
SCICTL1.1
TXSHF Register
SCITXD
Frame Format and Mode
Parity
Even/Odd
SCICCR.6
Enable
SCICCR.5
TXEMPTY
SCICTL2.6
TX FIFO_0
TX FIFO_1
TX FIFO_N
TX FIFO Interrupts
TX Interrupt Logic
TXINT To CPU
TXINTENA
SCICTL2.0
TXRDY
SCICTL2.7
SCI TX Interrupt Select Logic
TXWAKE
SCICTL1.3
WUT
Transmit Data Buffer Register SCITXBUF.7-0
Auto Baud Detect Logic
RXENA
SCICTL1.0
LSPCLK
Baud Rate MSB/LSB Registers
SCIHBAUD.15-8
SCILBAUD.7-0
RXSHF Register
SCIRXD
RXWAKE
SCIRXST.1
SCIFFENA
SCIFFTX.14
RX FIFO Interrupts
RX Interrupt Logic
RXINT To CPU
RXFFOVF
SCIFFRX.15
RXERRINTENA
SCICTL2.1
RXRDY
SCIRXST.6
BRKDT
SCIRXST.5
RXERRINTENA
SCICTL1.6
SCI RX Interrupt Select Logic
SCIRXST.5-2
BRKDT
FE
DE
PE
RXERROR
SCIRXST.7
Receive Data Buffer Register SCIRXBUF.7-0

图 8-70 SCI框图

全双工操作中使用的主要元素包括：

- 发送器 (TX) 及其主要寄存器：
  - SCITXBUF 寄存器 – 发送器数据缓冲寄存器。包含待传输的数据（由 CPU 加载）
  - TXSHF 寄存器 – 发送器移位寄存器。接收来自 SCITXBUF 寄存器的数据并将数据移到 SCITXD 引脚上，一次移动 1 位
- 接收器 (RX) 及其主要寄存器：
  - RXSHF 寄存器 – 接收器移位寄存器。从 SCIRXD 引脚移入数据，一次移动 1 位
  - SCIRXBUF 寄存器 – 接收器数据缓冲寄存器。包含由 CPU 读取的数据。来自远程处理器的数据被加载到RXSHF 寄存器中，然后加载到 SCIRXBUF 和 SCIRXEMU 寄存器
- 可编程波特生成器
- 数据存储器映射控制和状态寄存器使 CPU 能够访问 I2C 模块寄存器和 FIFO。

SCI 接收器和发送器独立工作。

预览版

8.12.5 串行外设接口 (SPI)

SPI 是一款高速同步串行输入/输出(I/O) 端口，其允许以编程的比特传输速率将编程长度（1 至16 位）的串行位流移入和移出器件。SPI 通常用于微控制器与外部外设或另一控制器之间的通信。典型应用包含通过移位寄存器、显示驱动器和ADC 等器件进行外部I/O 或外设扩展。多器件通信由SPI 的主/从操作支持。该端口支持16 级接收和发送FIFO，以减少CPU 服务开销。

SPI 模块的特性包括：

- SPISOMI：SPI 从器件输出/主器件输入引脚
- SPISIMO：SPI 从器件输入/主器件输出引脚
- $\overline{\text{SPISTE}}$：SPI 从器件发送使能引脚
- SPICLK：SPI 串行时钟引脚
- 两个运行模式：主模式和从模式
- 波特率：125 个不同的可编程速率
- 数据字长度：1 至 16 数据位
- 四种计时方案（由时钟极性和时钟相位的位控制）包含：
  - 无相位延迟的下降沿：SPICLK 高电平有效。SPI 在SPICLK 信号的下降沿上发送数据，在SPICLK 信号的上升沿上接收数据。
  - 有相位延迟的下降沿：SPICLK 高电平有效。SPI 在 SPICLK 信号下降沿提前半个周期发送数据，在SPICLK 信号的下降沿上接收数据。
  - 无相位延迟的上升沿：SPICLK 低电平无效。SPI 在 SPICLK 信号的上升沿上发送数据，在 SPICLK 信号的下降沿上接收数据。
  - 有相位延迟的上升沿：SPICLK 低电平无效。SPI 在 SPICLK 信号上升沿提前半个周期发送数据，在SPICLK 信号的上升沿上接收数据。
- 同时接收和发送操作（可在软件中禁用发送功能）
- 发送器和接收器操作通过中断驱动或轮询算法完成。
- 16 级发送和接收 FIFO
- 延迟的发送控制
- 3 线 SPI 模式
- 在带有两个 SPI 模块的器件上实现数字音频接口接收模式的 $\overline{\text{SPISTE}}$ 反转
- DMA 支持
- 高速模式，可实现高达 50MHz 的全双工通信

SPI 在主模式或从模式下工作。主器件通过发送 SPICLK 信号来启动数据传输。对于主器件和从器件而言，数据都是从 SPICLK 一个边沿上的移位寄存器移出，并锁存到相反的 SPICLK 时钟边沿上的移位寄存器中。如果 CLOCK PHASE 位(SPICTL.3) 为高电平，则在 SPICLK 转换前的半个周期内发送和接收数据。因此，两个控制器同时发送和接收数据。应用软件确定数据是有意义的数据还是虚拟数据。可以通过三种方法发送数据：

- 主器件发送数据，从器件发送虚拟数据
- 主器件发送数据，从器件发送数据
- 主器件发送虚拟数据，从器件发送数据

主器件控制着 SPICLK 信号，故其可随时启动数据传输。然而，当从器件准备好广播数据时，软件确定了主器件如何进行检测。

图 8-71所示为 SPI CPU 接口。




图 8-71 SPI CPU 接口

8.12.5.1 SPI 电气数据和时序

备注

SPI 高速模式的所有时序参数都假设SPICLK、SPISIMO 和SPISOMI 上的负载电容为5pF。

有关高速模式下 SPI 的更多信息，请参阅《AVP32F379技术参考手册》的“串行外设接口(SPI)”一章。

为了在高速模式下使用SPI，应用必须使用支持高速模式的GPIO（请参阅节7.4.5）。

8.12.5.1.1 SPI 主模式时序

第8.12.5.1.1.1节列出了 SPI 主模式时序要求。第8.12.5.1.1.2节列出了 SPI 主模式开关特征（时钟相位 = 0）。第8.12.5.1.1.3节列出了 SPI 主模式开关特征（时钟相位 = 1）。**图 8-72**所示为时钟相位 = 0 时的 SPI 主模式外部时序。**图 8-73**所示为时钟相位 = 1 时的 SPI 主模式外部时序。

8.12.5.1.1.1 SPI 主模式时序要求

编号			(BRR + 1) 条件 (1)	最小值	最大值	单位
高速模式						
8	$t_{su(SOMI)M}$	SPICLK 之前SPISOMI 有效的建立时间	偶数，奇数	1		ns
9	$t_{h(SOMI)M}$	SPICLK 之后SPISOMI 有效的保持时间	偶数，奇数	5		ns
正常模式						
8	$t_{su(SOMI)M}$	SPICLK 之前SPISOMI 有效的建立时间	偶数，奇数	20		ns
9	$t_{h(SOMI)M}$	SPICLK 之后SPISOMI 有效的保持时间	偶数，奇数	0		ns

(1) 当(SPIBRR + 1) 为偶数或SPIBRR 为0 或2 时，(BRR + 1) 条件为偶数。当(SPIBRR + 1) 为奇数且SPIBRR 大于3 时，(BRR + 1) 条件为奇数。

8.12.5.1.1.2 SPI 主模式开关特征（时钟相位 = 0）

在推荐的工作条件下（除非另有说明）

编号	参数		(BRR + 1) 条件 (1)	最小值	最大值	单位
通用						
1	$t_{c(SPC)M}$	周期时间，SPICLK	偶数	$4t_{c(LSPCLK)}$	$128t_{c(LSPCLK)}$	ns
			奇数	$5t_{c(LSPCLK)}$	$127t_{c(LSPCLK)}$	
2	$t_{w(SPC1)M}$	脉冲持续时间，SPICLK，第一个脉冲	偶数	$0.5t_{c(SPC)M}-1$	$0.5t_{c(SPC)M}+1$	ns
			奇数	$0.5t_{c(SPC)M}+0.5t_{c(LSPCLK)}-1$	$0.5t_{c(SPC)M}+0.5t_{c(LSPCLK)}+1$	
3	$t_{w(SPC2)M}$	脉冲持续时间，SPICLK，第二个脉冲	偶数	$0.5t_{c(SPC)M}-1$	$0.5t_{c(SPC)M}+1$	ns
			奇数	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}-1$	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}+1$	
23	$t_{d(SPC)M}$	延迟时间，$\overline{SPISTE}$ 有效至SPICLK的时间	Even	$1.5t_{c(SPC)M}-3t_{c(SYSCLK)}-7$	$1.5t_{c(SPC)M}-3t_{c(SYSCLK)}+5$	ns
			奇数	$1.5t_{c(SPC)M}-4t_{c(SYSCLK)}-7$	$1.5t_{c(SPC)M}-4t_{c(SYSCLK)}+5$	
24	$t_{v(STE)M}$	有效时间，SPICLK 至$\overline{SPISTE}$ 无效的时间	偶数	$0.5t_{c(SPC)M}-7$	$0.5t_{c(SPC)M}+5$	ns
			奇数	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}-7$	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}+5$	

在推荐的工作条件下（除非另有说明）

编号	参数		(BRR + 1) 条件 (1)	最小值	最大值	单位
高速模式						
4	$t_{d(SIMO)M}$	延迟时间，SPICLK 至SPISIMO 有效的时间	偶数，奇数		1	ns
5	$t_{v(SIMO)M}$	有效时间，SPICLK 之后SPISIMO 有效的时间	Even	$0.5t_{c(SPC)M}-2$		ns
			奇数	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}-2$		
正常模式						
4	$t_{d(SIMO)M}$	延迟时间，SPICLK 至SPISIMO 有效的时间	偶数，奇数		6	ns
5	$t_{v(SIMO)M}$	有效时间，SPICLK 之后SPISIMO 有效的时间	Even	$0.5t_{c(SPC)M}-5$		ns
			奇数	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}-5$		


(1) 当(SPIBRR + 1) 为偶数或SPIBRR 为0 或2 时，(BRR + 1) 条件为偶数。当(SPIBRR + 1) 为奇数且SPIBRR 大于3 时，(BRR + 1) 条件为奇数。

8.12.5.1.1.3 SPI 主模式开关特征（时钟相位 = 1）

在推荐的工作条件下（除非另有说明）


编号	参数		(BRR + 1) 条件 (1)	最小值	最大值	单位
通用						
1	$t_{c(SPC)M}$	周期时间，SPICLK	偶数	$4t_{c(LSPCLK)}$	$128t_{c(LSPCLK)}$	ns
			奇数	$5t_{c(LSPCLK)}$	$127t_{c(LSPCLK)}$	
2	$t_{w(SPCH)M}$	脉冲持续时间，SPICLK，第一个脉冲	偶数	$0.5t_{c(SPC)M}-1$	$0.5t_{c(SPC)M}+1$	ns
			奇数	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}-1$	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}+1$	
3	$t_{w(SPC2)M}$	脉冲持续时间，SPICLK，第二个脉冲	偶数	$0.5t_{c(SPC)M}-1$	$0.5t_{c(SPC)M}+1$	ns
			奇数	$0.5t_{c(SPC)M}+0.5t_{c(LSPCLK)}-1$	$0.5t_{c(SPC)M}+0.5t_{c(LSPCLK)}+1$	
23	$t_{d(SPC)M}$	延迟时间，$\overline{SPISTE}$有效至 SPICLK 的时间	偶数，奇数	2tc(SPC)M–3tc(SYSCLK)–7	2tc(SPC)M–3tc(SYSCLK)+5	ns
24	$t_{v(STE)M}$	有效时间，SPICLK 至$\overline{SPISTE}$无效的时间	偶数	–7	+5	ns
			奇数	–7	+5	
高速模式						
4	$t_{d(SIMO)M}$	延迟时间，SPISIMO 有效至 SPICLK 的时间	偶数	$0.5t_{c(SPC)M}-1$		ns
			奇数	$0.5t_{c(SPC)M}+0.5t_{c(LSPCLK)}-1$		
5	$t_{v(SIMO)M}$	有效时间，SPICLK 之后 SPISIMO 有效的时间	偶数	$0.5t_{c(SPC)M}-2$		ns
			奇数	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}-2$		
正常模式						
4	$t_{d(SIMO)M}$	延迟时间，SPISIMO 有效至 SPICLK 的时间	偶数	$0.5t_{c(SPC)M}-5$		ns
			奇数	$0.5t_{c(SPC)M}+0.5t_{c(LSPCLK)}-5$		
5	$t_{v(SIMO)M}$	有效时间，SPICLK 之后 SPISIMO 有效的时间	偶数	$0.5t_{c(SPC)M}-5$		ns
			奇数	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}-5$		

(1) 当(SPIBRR + 1) 为偶数或SPIBRR 为0 或2 时，(BRR + 1) 条件为偶数。当(SPIBRR + 1) 为奇数且SPIBRR 大于3 时，(BRR + 1) 条件为奇数。



A. 除了在FIFO 和非FIFO 模式下的背对背传输字之间的情况外，在字的尾端，SPISTE 将变为停止状态。

图 8-72 SPI 主模式外部时序（时钟相位 = 0）



A. 除了在FIFO 和非FIFO 模式下的背对背传输字之间的情况外，在字的尾端，SPISTE 将变为停止状态。

图 8-73 SPI 主模式外部时序（时钟相位 = 1）

8.12.5.1.2 SPI 从模式时序

第8.12.5.1.2.1节列出了 SPI 从模式时序要求。第8.12.5.1.2.2节列出了 SPI 从模式开关特征。**图 8-74**显示了时钟相位 = 0 时的 SPI 从模式外部时序。**图 8-75**显示了时钟相位 = 1 时的 SPI 从模式外部时序。

8.12.5.1.2.1 SPI 从模式时序要求

编号			最小值	最大值	单位
12	$t_{c(SPC)S}$	周期时间，SPICLK	$4t_{c(SYSCLK)}$		ns
13	$t_{w(SPC1)S}$	脉冲持续时间，SPICLK，第一个脉冲	$2t_{c(SYSCLK)}-1$		ns
14	$t_{w(SPC2)S}$	脉冲持续时间，SPICLK，第二个脉冲	$2t_{c(SYSCLK)}-1$		ns
19	$t_{su(SIMO)S}$	SPICLK 之前SPISIMO 有效的建立时间	$1.5t_{c(SYSCLK)}$		ns
20	$t_{h(SIMO)S}$	SPICLK 之后SPISIMO 有效的保持时间	$1.5t_{c(SYSCLK)}$		ns
25	$t_{su(STE)S}$	SPICLK 之前$\overline{SPISTE}$ 有效的建立时间（时钟相位 = 0）	$2t_{c(SYSCLK)}+4$		ns
		SPICLK 之前$\overline{SPISTE}$ 有效的建立时间（时钟相位 = 1）	$2t_{c(SYSCLK)}+14$		ns
26	$t_{h(STE)S}$	SPICLK 之后$\overline{SPISTE}$ 无效的保持时间	$1.5t_{c(SYSCLK)}$		ns

8.12.5.1.2.2 SPI 从模式开关特征

在推荐的工作条件下（除非另有说明）

编号	参数		最小值	最大值	单位
高速模式					
15	$t_{d(SOMI)S}$	延迟时间，SPICLK 至SPISOMI 有效的时间		9	ns
16	$t_{v(SOMI)S}$	有效时间，SPICLK 之后SPISOMI 有效的时间	0		ns
正常模式					
15	$t_{d(SOMI)S}$	延迟时间，SPICLK 至SPISOMI 有效的时间		20	ns
16	$t_{v(SOMI)S}$	有效时间，SPICLK 之后SPISOMI 有效的时间	0		ns




图 8-74 SPI 从模式外部时序（时钟相位 = 0）




图 8-75 SPI 从模式外部时序（时钟相位 = 1）

8.12.6 通用串行总线(USB)控制器

在与USB 主机或器件功能进行点对点通信过程中，USB 控制器作为全速或低速功能控制器工作。

USB 模块具有如下特性：

- USB 2.0 全速和低速运行
- 集成 PHY
- 三种传输类型：控制传输、中断传输和批量传输
- 32 个端点
  - 一个专用的控制输入端点和一个专用的控制输出端点
  - 15 个可配置输入端点和15 个可配置输出端点
- 4KB 专用端点内存

图 8-76所示为 USB 框图。




图 8-76 USB 框图

备注

片上零引脚振荡器的精度（第8.9.3.5.1节，内部振荡器电气特征）将无法满足USB 协议的精度要求。对于使用 USB 的应用，必须使用外部时钟源。有关使用 USB 引导模式的应用，请参阅第9.10节（引导 ROM 和外设引导）的时钟频率要求。

8.12.6.1 USB 电气数据和时序

第8.12.6.1.1节显示了 USB 输入端口 DP 和 DM 时序要求。第8.12.6.1.2节 显示了 USB 输出端口 DP 和 DM 开关特征。

8.12.6.1.1 USB 输入端口 DP 和 DM 时序要求

		最小值	最大值	单位
V(CM)	差分输入共模范围	0.8	2.5	V
Z(IN)	输入阻抗	300		kΩ
VCRS	交叉电压	1.3	2.0	V
V_{IL}	静态SE 输入逻辑低电平	0.8		V
V_{IH}	静态SE 输入逻辑高电平		2.0	V
VDI	差分输入电压		0.2	V

8.12.6.1.2 USB 输出端口 DP 和 DM 开关特征

在推荐的工作条件下（除非另有说明）

参数		测试条件	最小值	最大值	单位
V_{OH}	D+，D- 单端	USB 2.0 负载条件	2.8	3.6	V
V_{OL}	D+，D- 单端	USB 2.0 负载条件	0	0.3	V
Z(DRV)	D+，D- 阻抗		28	44	Ω
t_r	上升时间	全速，差分，C_L = 50pF，10%/90%，Rpu 处于 D+ 上	4	20	ns
t_f	下降时间	全速，差分，C_L = 50pF，10%/90%，Rpu 处于 D+ 上	4	20	ns

8.12.7 通用并行端口 (uPP) 接口

uPP 接口是一种具有专用数据线和最小控制信号的高速并行接口。uPP 接口旨在轻松连接具有 8 位数据宽度的高速 ADC 或 DAC。它还可以与现场可编程门阵列 (FPGA) 或其他 uPP 器件相互连接，以实现高速数字数据传输。该接口可在接收模式或发送模式（单工模式）下工作。

uPP 接口包含内部 DMA 控制器，用于在高速数据传输期间最大程度地提高吞吐量并减少 CPU 开销。所有 uPP事务都使用内部 DMA 将数据馈送至 I/O 通道或从 I/O 通道检索数据。即使只有一个 I/O 通道，DMA 控制器也包含两个 DMA 通道来支持数据交错模式，在该模式中，所有 DMA 资源都服务于单个 I/O 通道。

在此器件上，uPP 接口是 CPU1 子系统的专用资源。CPU1、CPU1.CLA1 和 CPU1.DMA 可以访问此模块。两个专用的 512 字节数据 RAM（也称为 MSG RAM）与 uPP 模块紧密耦合（ TX 和 RX 各耦合一个）。这些数据 RAM 用于存储大量数据，以避免频繁中断 CPU。只有 CPU1 和 CPU1.CLA1 可以访问这些数据 RAM。**图 8-77**显示了此器件上的 uPP 集成。




图 8-77 uPP 集成

备注

在某些器件上，uPP 模块也称为无线电外设接口(RPI) 模块。

uPP 接口支持以下内容：

- 具有并行转换接口的主流高速数据转换器。
- 具有帧 START 指示的主流高速流接口。
- 具有数据 ENABLE （使能）指示的主流高速流接口。
- 具有同步 WAIT （等待）信号的主流高速流接口。
- SDR（单倍数据速率）或 DDR（双倍数据速率，交错）接口。
- 在 SDR 发送情况下交错式数据的多路复用。
- 在 DDR 情况下交错式数据的多路分离和多路复用。
- I/O 接口时钟频率对于 SDR 高达 50MHz（适用于 SDR），对于 DDR 高达 25MHz。
- 单通道 8 位输入接收或输出发送模式。
- 对于纯读或纯写，最大吞吐量为 50MB/s。
- 可作为 DSP 到 FPGA 通用流接口。

图 8-78 所示为uPP功能框图。




图 8-78 uPP 功能框图

8.12.7.1 uPP 电气数据和时序

第8.12.7.1.1节说明了 uPP 时序要求。第8.12.7.1.2节说明了 uPP 开关特征。**图 8-79** 至**图 8-82**所示为uPP时序图。

8.12.7.1.1 uPP 时序要求

编号				最小值	最大值	单位
1	$t_{c(CLK)}$	周期时间，CLK	SDR 模式	20		ns
			DDR 模式	40		
2	$t_{w(CLKH)}$	脉冲宽度，CLK 高电平	SDR 模式	8		ns
			DDR 模式	18		
3	$t_{w(CLKL)}$	脉冲宽度，CLK 低电平	SDR 模式	8		ns
			DDR 模式	18		
4	$t_{su(STV-CLKH)}$	CLK 高电平之前开始有效的建立时间		4		ns
5	$t_{h(CLKH-STV)}$	CLK 高电平之后开始有效的保持时间		0.8		ns
6	$t_{su(ENV-CLKH)}$	CLK 高电平之前使能有效的建立时间		4		ns
7	$t_{h(CLKH-ENV)}$	CLK 高电平之后使能有效的保持时间		0.8		ns
8	$t_{su(DV-CLKH)}$	CLK 高电平之前数据有效的建立时间		4		ns
9	$t_{h(CLKH-DV)}$	CLK 高电平之后数据有效的保持时间		0.8		ns
10	$t_{su(DV-CLKL)}$	CLK 低电平之前数据有效的建立时间		4		ns
11	$t_{h(CLKL-DV)}$	CLK 低电平之后数据有效的保持时间		0.8		ns
19	$t_{su(WTV-CLKH)}$	CLK 高电平之前等待有效的建立时间	SDR 模式	20		ns
20	$t_{h(CLKH-WTV)}$	CLK 高电平之后等待有效的保持时间	SDR 模式	0		ns
21	$t_{su(WTV-CLKL)}$	CLK 低电平之前等待有效的建立时间	DDR 模式	20		ns
22	$t_{h(CLKL-WTV)}$	CLK 低电平之后等待有效的保持时间	DDR 模式	0		ns

8.12.7.1.2 uPP 开关特征

在推荐的工作条件下（除非另有说明）

编号	参数			最小值	最大值	单位
12	$t_{c(CLK)}$	周期时间，CLK	SDR 模式	20		ns
			DDR 模式	40		
13	$t_{w(CLKH)}$	脉冲宽度，CLK 高电平	SDR 模式	8		ns
			DDR 模式	18		
14	$t_{w(CLKL)}$	脉冲宽度，CLK 低电平	SDR 模式	8		ns
			DDR 模式	18		
15	$t_{d(CLKH-STV)}$	CLK 高电平之后START 有效的延迟时间		3	12	ns
16	$t_{d(CLKH-ENV)}$	CLK 高电平之后ENABLE 有效的延迟时间		3	12	ns
17	$t_{d(CLKH-DV)}$	CLK 高电平之后DATA 有效的延迟时间		3	12	ns
18	$t_{d(CLKL-DV)}$	CLK 低电平之后DATA 有效的延迟时间		3	12	ns




图 8-79 uPP 单倍数据速率 (SDR) 接收时序




图 8-80 uPP 双倍数据速率 (DDR) 接收时序




图 8-81 uPP 单倍数据速率 (SDR) 发送时序




图 8-82 uPP 双倍数据速率 (DDR) 发送时序

8.12.8 模块化控制器局域网（CANFD）

CAN FD 是CAN 2.0的扩展协议，二者的主要区别在于：在数据传输负载方面，CAN 2.0最高8字节，CAN FD最高64字节；在数据传输速率方面，CAN 2.0有一个可配置的比特率，而CAN FD有两个，仲裁过程慢，数据传输快。CANFD模块具有以下特性：

- 支持CAN规范
  - CAN 2.0B（最高8字节的有效荷载）
  - 支持CAN FD（最高64字节的有效荷载）
- 可编程数据传输速率
  - CAN 2.0B 1Mbit/s
  - CAN FD 受收发器和CAN控制器的时钟频率影响
- 可编程带宽波特率分频(1~1/256)
- 主机接口和CAN协议有独立时钟域
- 可配置的接收缓冲区（RB）
  - 64个RB
  - 类似FIFO功能
  - 接收到的“不被接收的信号”或者“不正确”的消息不会覆盖已存储的消息
- 两个传输缓冲器
  - 一个主传输缓冲区(PTB)
  - 可选可配置的辅助传输缓冲区（STB）
    -63个STB
    - 可配置在FIFO模式或优先级模式下的操作
- 独立可编程的29位内部接收滤波器
- 扩展特征
  - 单次发送模式(发送PTB或/和STB)
  - 侦听模式
  - 回环模式 (内部回环或外部回环)
  - 传输控制器待机模式
- 扩展状态和错误报告
  - 捕获上次发生的错误类型和仲裁丢失的位置；
  - 可编程的错误警告限制
- 可配置中断源
- 支持TTCAN模式
- CiA 603时间戳
  - ISO 11898-4带部分硬件支持的时间触发CAN
- 一个用于帧缓冲器的可配置ECC检查的存储器块（SRAM），在模块处于复位状态下CPU可直接访问该SRAM
- 与AUTOSAR兼容

- 仅支持16 bit寻址，偶数地址有效




图 8-83 CAN控制器的结构框图

9详细说明

9.1 概述

AVP32F379 是一款功能强大的 32 位数字信号处理器 (DSP)，专为工业电机驱动器、光伏逆变器和数字电源、电动汽车和运输以及感应和信号处理等高级闭环控制应用而设计。AVP32F379 支持新型双核 A2000 架构，显著提升了系统性能。集成模拟和控制外设还允许设计人员整合控制架构，并消除了高端系统对多处理器的需求。

双实时控制子系统基于 32 位 A2000 浮点 CPU，每个内核均可提供 200MHz 的信号处理性能。A2000 CPU 的性能通过新型 TMU 加速器和 VCU 加速器得到了进一步提升，TMU 加速器能够快速执行变换和转矩环路计算中常见的三角运算的算法；VCU 加速器能够缩短编码应用中常见的复杂数学运算的时间。

AVP32F379 微控制器产品系列具有两个 CLA 实时控制协处理器。CLA 是一款独立的 32 位浮点处理器，运行速度与主 CPU 相同。该 CLA 对外设触发器作出响应，并与主 A2000 CPU 同时执行代码。这种并行处理功能可以有效地将实时控制系统的计算性能提高一倍。通过利用 CLA 为时间关键型功能提供服务，主 A2000 CPU 自由地执行其他任务，如通信和诊断。双路A2000 +CLA 架构可在各种系统任务之间实现智能分区。例如，一个 A2000 +CLA 内核可用于跟踪速度和位置，而另一个 A2000+CLA 内核则可用于控制转矩和电流环路。

AVP32F379 支持高达 1MB (512KW) 且具有误差校正代码（ECC）的板载闪存（以及高达 204KB (102KW)的 SRAM。每个 CPU 上还具有两个 128 位安全区用于代码保护。

AVP32F379 MCU 上还集成了性能模拟和控制外设以进一步实现系统整合。四个独立的 16 位 ADC 可准确、高效地管理多个模拟信号，从而最终提高系统吞吐量。新型 Σ-Δ 滤波器模块 (SDFM) 与 Σ-Δ 调制器配合使用可实现隔离式电流并联测量。具有窗口比较器的比较器子系统 (CMPSS) 允许在超过或未满足电流限制条件的情况下对功率级进行保护。其他模拟和控制外设包含 DAC、PWM、eCAP、eQEP 以及其他外设。

EMIF、CAN 模块（符合 ISO 11898-1/CAN 2.0B 标准）等外设以及新型 uPP 接口扩展了 AVP32F379 的连接性。uPP 接口支持利用相似的 uPP 接口与 FPGA 或其他处理器实现高速并行连接。最后，具有 MAC 和 PHY 的 USB 2.0 端口使用户能够轻松地将通用串行总线 (USB) 连接到其应用中。

9.2 功能框图

图9-1所示为 CPU 系统及相关外设。




图9-1 功能框图

9.3 存储器

9.3.1 A2000 存储器映射

除非表9-1中另有注明，器件上的两个 A2000 CPU 具有相同的存储器映射。GSx_RAM（全局共享 RAM）应由 GSxMSEL 寄存器分配给任一 CPU。可由 CLA 或 DMA 访问的存储器（直接存储器访问）也被注明。

表9-1 A2000 存储器映射

存储器	大小	起始地址	结束地址	CLA 存取	DMA 存取
M0 RAM	1K × 16	0x0000 0000	0x0000 03FF		
M1 RAM	1K × 16	0x0000 0400	0x0000 07FF		
PieVectTable	512 × 16	0x0000 0D00	0x0000 0EFF		
CPUx.CLA1 至CPUx MSGRAM	128 × 16	0x0000 1480	0x0000 14FF	是	
CPUx 至CPUx.CLA1 MSGRAM	128 × 16	0x0000 1500	0x0000 157F	是	
UPP TX MSG RAM	512 × 16	0x0000 6C00	0x0000 6DFF	是 (仅限CPU1.CLA1)	
UPP RX MSG RAM	512 × 16	0x0000 6E00	0x0000 6FFF	是 (仅限CPU1.CLA1)	
LS0 RAM	2K × 16	0x0000 8000	0x0000 87FF	是	
LS1 RAM	2K × 16	0x0000 8800	0x0000 8FFF	是	
LS2 RAM	2K × 16	0x0000 9000	0x0000 97FF	是	
LS3 RAM	2K × 16	0x0000 9800	0x0000 9FFF	是	
LS4 RAM	2K × 16	0x0000 A000	0x0000 A7FF	是	
LS5 RAM	2K × 16	0x0000 A800	0x0000 AFFF	是	
D0 RAM	2K × 16	0x0000 B000	0x0000 B7FF		
D1 RAM	2K × 16	0x0000 B800	0x0000 BFFF		
GS0 RAM(1)	4K × 16	0x0000 C000	0x0000 CFFF		是
GS1 RAM(1)	4K × 16	0x0000 D000	0x0000 DFFF		是
GS2 RAM(1)	4K × 16	0x0000 E000	0x0000 EFFF		是
GS3 RAM(1)	4K × 16	0x0000 F000	0x0000 FFFF		是
GS4 RAM(1)	4K × 16	0x0001 0000	0x0001 0FFF		是
GS5 RAM(1)	4K × 16	0x0001 1000	0x0001 1FFF		是
GS6 RAM(1)	4K × 16	0x0001 2000	0x0001 2FFF		是
GS7 RAM(1)	4K × 16	0x0001 3000	0x0001 3FFF		是
GS8 RAM(1)	4K × 16	0x0001 4000	0x0001 4FFF		是
GS9 RAM(1)	4K × 16	0x0001 5000	0x0001 5FFF		是
GS10 RAM(1)	4K × 16	0x0001 6000	0x0001 6FFF		是
GS11 RAM(1)	4K × 16	0x0001 7000	0x0001 7FFF		是
GS12 RAM(1)	4K × 16	0x0001 8000	0x0001 8FFF		是
GS13 RAM(1)	4K × 16	0x0001 9000	0x0001 9FFF		是
GS14 RAM(1)	4K × 16	0x0001 A000	0x0001 AFFF		是
GS15 RAM(1)	4K × 16	0x0001 B000	0x0001 BFFF		是
CPU2 至CPU1 MSGRAM(1)	1K × 16	0x0003 F800	0x0003 FBFF		是
CPU1 至CPU2 MSGRAM(1)	1K × 16	0x0003 FC00	0x0003 FFFF		是
CAN A 消息RAM(1)	2K × 16	0x0004 9000	0x0004 97FF		
CAN B 消息RAM(1)	2K × 16	0x0004 B000	0x0004 B7FF		
CAN FD消息RAM	8K × 16	0x0004 C000	0x0004 E67F		
闪存	256K × 16	0x0008 0000	0x000B FFFF		
安全ROM	32K × 16	0x003F 0000	0x003F 7FFF		
引导ROM	32K × 16	0x003F 8000	0x003F FFBF		
向量	64 × 16	0x003F FFC0	0x003F FFFF		

(1) 在CPU 子系统之间共享。

9.3.2 闪存映射

在AVP32F379器件上，每个 CPU 都具有自身的闪存库 [512KB (256KW)]，器件的总闪存为 1MB (512KW)。一次只能对一个库进行编程或擦除，并且对闪存进行编程的代码应在RAM 外执行。表9-2显示了AVP32F379的 CPU1 和 CPU2 上的闪存扇区地址。

表9-2 AVP32F379的 CPU1 和 CPU2 上的闪存扇区地址

扇区	大小	起始地址	结束地址
OTP 扇区			
进芯 OTP	1K x 16	0x0007 0000	0x0007 03FF
用户可配置DCSM OTP	1K x 16	0x0007 8000	0x0007 83FF
扇区			
扇区0	8K x 16	0x0008 0000	0x0008 1FFF
扇区1	8K x 16	0x0008 2000	0x0008 3FFF
扇区2	8K x 16	0x0008 4000	0x0008 5FFF
扇区3	8K x 16	0x0008 6000	0x0008 7FFF
扇区4	32K x 16	0x0008 8000	0x0008 FFFF
扇区5	32K x 16	0x0009 0000	0x0009 7FFF
扇区6	32K x 16	0x0009 8000	0x0009 FFFF
扇区7	32K x 16	0x000A 0000	0x000A 7FFF
扇区8	32K x 16	0x000A 8000	0x000A FFFF
扇区9	32K x 16	0x000B 0000	0x000B 7FFF
扇区10	8K x 16	0x000B 8000	0x000B 9FFF
扇区11	8K x 16	0x000B A000	0x000B BFFF
扇区12	8K x 16	0x000B C000	0x000B DFFF
扇区13	8K x 16	0x000B E000	0x000B FFFF
闪存ECC 位置			
进芯 OTP ECC	128 x 16	0x0107 0000	0x0107 007F
用户可配置DCSM OTP ECC	128 x 16	0x0107 1000	0x0107 107F
闪存ECC（扇区0)	1K x 16	0x0108 0000	0x0108 03FF
闪存ECC（扇区1)	1K x 16	0x0108 0400	0x0108 07FF
闪存ECC（扇区2)	1K x 16	0x0108 0800	0x0108 0BFF
闪存ECC（扇区3)	1K x 16	0x0108 0C00	0x0108 0FFF
闪存ECC（扇区4)	4K x 16	0x0108 1000	0x0108 1FFF
闪存ECC（扇区5)	4K x 16	0x0108 2000	0x0108 2FFF
闪存ECC（扇区6)	4K x 16	0x0108 3000	0x0108 3FFF
闪存ECC（扇区7)	4K x 16	0x0108 4000	0x0108 4FFF
闪存ECC（扇区8)	4K x 16	0x0108 5000	0x0108 5FFF
闪存ECC（扇区9)	4K x 16	0x0108 6000	0x0108 6FFF
闪存ECC（扇区10)	1K x 16	0x0108 7000	0x0108 73FF

表9-2 AVP32F379的 CPU1 和 CPU2 上的闪存扇区地址 (续)

扇区	大小	起始地址	结束地址
闪存ECC（扇区11）	1K x 16	0x0108 7400	0x0108 77FF
闪存ECC（扇区12）	1K x 16	0x0108 7800	0x0108 7BFF
闪存ECC（扇区13）	1K x 16	0x0108 7C00	0x0108 7FFF

9.3.3 EMIF 芯片选择内存映射

EMIF1内存映射对于两个 CPU 子系统是相同的。EMIF2 仅在 CPU1 子系统上可用。表9-4中显示了EMIF内存映射。

表9-4 EMIF 芯片选择内存映射

EMIF 芯片选择	大小(2)	起始地址	结束地址	CLA 存取	DMA 存取
EMIF1_CS0n - 数据	256M × 16	0x8000 0000	0x8FFF FFFF		是
EMIF1_CS2n - 程序+ 数据(3)	2M × 16	0x0010 0000	0x002F FFFF		是
EMIF1_CS3n - 程序+ 数据	512K × 16	0x0030 0000	0x0037 FFFF		是
EMIF1_CS4n - 程序+ 数据	393K × 16	0x0038 0000	0x003D FFFF		是
EMIF2_CS0n - 数据(1)	3M × 16	0x9000 0000	0x91FF FFFF		
EMIF2_CS2n - 程序+ 数据(1)	4K × 16	0x0000 2000	0x0000 2FFF	是（仅数据）	

(1) 仅在 CPU1 子系统上可用。

(2) 此表中列出的可用内存大小是假设 32 位内存的最大可能大小。由于引脚多路复用设置的原因，这可能不适用于其他内存大小。有关查找适用于您的使用用例的可用地址行，请参阅第7.4.1节。

(3) 2M × 16 大小适用于 32 位接口，并且假设不执行 16 位访问；因此，不使用字节使能（与板上的有效值相关）。如果使用了字节使能，则最大大小更小，因为字节使能与地址引脚进行多路复用（参阅节 7.4.1）。如果使用 16 位内存，则最大大小为 1M × 16。

9.3.4 外设寄存器内存映射

外设寄存器内存映射可参阅表9-5。外设寄存器可以分配给 CPU1 或 CPU2 子系统，除非表9-5中另有说明。外设帧中的寄存器与同一外设帧中的所有其他寄存器共享一个二级主控（CLA 或 DMA）选项。有关 CPU 子系统和二级主控选项的详细信息，请参阅《AVP32F379技术参考手册》。

表9-5 外设寄存器内存映射

寄存器	结构名称	起始地址	结束地址	受保护(1)	CLA存取	DMA存取
AdcaResultRegs	ADC_RESULT_REGS	0x0000 0B00	0x0000 0B1F		是	是
AdcbResultRegs	ADC_RESULT_REGS	0x0000 0B20	0x0000 0B3F		是	是
AdccResultRegs	ADC_RESULT_REGS	0x0000 0B40	0x0000 0B5F		是	是
AdcdResultRegs	ADC_RESULT_REGS	0x0000 0B60	0x0000 0B7F		是	是
CpuTimer0Regs(2)	CPUTIMER_REGS	0x0000 0C00	0x0000 0C07			
CpuTimer1Regs(2)	CPUTIMER_REGS	0x0000 0C08	0x0000 0C0F			
CpuTimer2Regs(2)	CPUTIMER_REGS	0x0000 0C10	0x0000 0C17			
PieCtrlRegs(2) (5)	PIE_CTRL_REGS	0x0000 0CE0	0x0000 0CFF			

寄存器	结构名称	起始地址	结束地址	受保护[1]	CLA存取	DMA存取
Cla1SoftIntRegs[5]	CLA_SOFTINT_REGS	0x0000 0CE0	0x0000 0CFF		是 - 仅限CLA，对CPU 无访问权限	
DmaRegs[2]	DMA_REGS	0x0000 1000	0x0000 11FF			
Cla1Regs[2]	CLA_REGS	0x0000 1400	0x0000 147F			
外设帧1						
EPwm1Regs	EPWM_REGS	0x0000 4000	0x0000 40FF	是	是	是
EPwm2Regs	EPWM_REGS	0x0000 4100	0x0000 41FF	是	是	是
EPwm3Regs	EPWM_REGS	0x0000 4200	0x0000 42FF	是	是	是
EPwm4Regs	EPWM_REGS	0x0000 4300	0x0000 43FF	是	是	是
EPwm5Regs	EPWM_REGS	0x0000 4400	0x0000 44FF	是	是	是
EPwm6Regs	EPWM_REGS	0x0000 4500	0x0000 45FF	是	是	是
EPwm7Regs	EPWM_REGS	0x0000 4600	0x0000 46FF	是	是	是
EPwm8Regs	EPWM_REGS	0x0000 4700	0x0000 47FF	是	是	是
EPwm9Regs	EPWM_REGS	0x0000 4800	0x0000 48FF	是	是	是
EPwm10Regs	EPWM_REGS	0x0000 4900	0x0000 49FF	是	是	是
EPwm11Regs	EPWM_REGS	0x0000 4A00	0x0000 4AFF	是	是	是
EPwm12Regs	EPWM_REGS	0x0000 4B00	0x0000 4BFF	是	是	是
ECap1Regs	ECAP_REGS	0x0000 5000	0x0000 501F	是	是	是
ECap2Regs	ECAP_REGS	0x0000 5020	0x0000 503F	是	是	是
ECap3Regs	ECAP_REGS	0x0000 5040	0x0000 505F	是	是	是
ECap4Regs	ECAP_REGS	0x0000 5060	0x0000 507F	是	是	是
ECap5Regs	ECAP_REGS	0x0000 5080	0x0000 509F	是	是	是
ECap6Regs	ECAP_REGS	0x0000 50A0	0x0000 50BF	是	是	是
EQep1Regs	EQEP_REGS	0x0000 5100	0x0000 513F	是	是	是
EQep2Regs	EQEP_REGS	0x0000 5140	0x0000 517F	是	是	是
EQep3Regs	EQEP_REGS	0x0000 5180	0x0000 51BF	是	是	是
DacaRegs	DAC_REGS	0x0000 5C00	0x0000 5C0F	是	是	是
DacbRegs	DAC_REGS	0x0000 5C10	0x0000 5C1F	是	是	是
DaccRegs	DAC_REGS	0x0000 5C20	0x0000 5C2F	是	是	是
Cmpss1Regs	CMPSS_REGS	0x0000 5C80	0x0000 5C9F	是	是	是
Cmpss2Regs	CMPSS_REGS	0x0000 5CA0	0x0000 5CBF	是	是	是
Cmpss3Regs	CMPSS_REGS	0x0000 5CC0	0x0000 5CDF	是	是	是
Cmpss4Regs	CMPSS_REGS	0x0000 5CE0	0x0000 5CFF	是	是	是
Cmpss5Regs	CMPSS_REGS	0x0000 5D00	0x0000 5D1F	是	是	是
Cmpss6Regs	CMPSS_REGS	0x0000 5D20	0x0000 5D3F	是	是	是
Cmpss7Regs	CMPSS_REGS	0x0000 5D40	0x0000 5D5F	是	是	是
Cmpss8Regs	CMPSS_REGS	0x0000 5D60	0x0000 5D7F	是	是	是
Sdfm1Regs	SDFM_REGS	0x0000 5E00	0x0000 5E7F	有	是	是
Sdfm2Regs	SDFM_REGS	0x0000 5E80	0x0000 5EFF	有	是	是
外设帧2						
McbspaRegs	MCBSP_REGS	0x0000 6000	0x0000 603F	有	是	是
McbspbRegs	MCBSP_REGS	0x0000 6040	0x0000 607F	有	是	是
SpiaRegs	SPI_REGS	0x0000 6100	0x0000 610F	有	是	是

寄存器	结构名称	起始地址	结束地址	受保护[1]	CLA存取	DMA存取
SpibRegs	SPI_REGS	0x0000 6110	0x0000 611F	有	是	是
SpicRegs	SPI_REGS	0x0000 6120	0x0000 612F	有	是	是
UppRegs[3]	UPP_REGS	0x0000 6200	0x0000 62FF	有	是	是
WdRegs[2]	WD_REGS	0x0000 7000	0x0000 703F	是		
NmiIntruptRegs[2]	NMI_INTRUPT_REGS	0x0000 7060	0x0000 706F	是		
XintRegs[2]	XINT_REGS	0x0000 7070	0x0000 707F	是		
SciaRegs	SCI_REGS	0x0000 7200	0x0000 720F	是		
ScibRegs	SCI_REGS	0x0000 7210	0x0000 721F	是		
ScicRegs	SCI_REGS	0x0000 7220	0x0000 722F	是		
ScidRegs	SCI_REGS	0x0000 7230	0x0000 723F	是		
I2caRegs	I2C_REGS	0x0000 7300	0x0000 733F	是		
I2cbRegs	I2C_REGS	0x0000 7340	0x0000 737F	是		
AdcaRegs	ADC_REGS	0x0000 7400	0x0000 747F	有	是	
AdcbRegs	ADC_REGS	0x0000 7480	0x0000 74FF	有	是	
AdccRegs	ADC_REGS	0x0000 7500	0x0000 757F	有	是	
AdcdRegs	ADC_REGS	0x0000 7580	0x0000 75FF	有	是	
InputXbarRegs[3]	INPUT_XBAR_REGS	0x0000 7900	0x0000 791F	是		
XbarRegs[3]	XBAR_REGS	0x0000 7920	0x0000 793F	是		
TrigRegs[3]	TRIG_REGS	0x0000 7940	0x0000 794F	是		
DmaClaSrcSelRegs[2]	DMA_CLA_SRC_SEL_REGS	0x0000 7980	0x0000 798F	是		
EPwmXbarRegs[3]	EPWM_XBAR_REGS	0x0000 7A00	0x0000 7A3F	是		
OutputXbarRegs[3]	OUTPUT_XBAR_REGS	0x0000 7A80	0x0000 7ABF	是		
GpioCtrlRegs[3]	GPIO_CTRL_REGS	0x0000 7C00	0x0000 7D7F	是		
GpioDataRegs[2]	GPIO_DATA_REGS	0x0000 7F00	0x0000 7F2F	有	是	
UsbaRegs[3]	USB_REGS	0x0004 0000	0x0004 0FFF	是		
Emif1Regs	EMIF_REGS	0x0004 7000	0x0004 77FF	是		
Emif2Regs[3]	EMIF_REGS	0x0004 7800	0x0004 7FFF	是		
CanaRegs	CAN_REGS	0x0004 8000	0x0004 87FF	是		
CanbRegs	CAN_REGS	0x0004 A000	0x0004 A7FF	是		
IpcRegs[2]	IPC_REGS_CPU1 IPC_REGS_CPU2	0x0005 0000	0x0005 0023	是		
FlashPumpSemaphoreRegs[2]	FLASH_PUMP_SEMAPHORE_REGS	0x0005 0024	0x0005 0025	是		
DevCfgRegs[3]	DEV_CFG_REGS	0x0005 D000	0x0005 D17F	是		
AnalogSubsysRegs[3]	ANALOG_SUBSYS_REGS	0x0005 D180	0x0005 D1FF	是		
ClkCfgRegs[4]	CLK_CFG_REGS	0x0005 D200	0x0005 D2FF	是		
CpuSysRegs[2]	CPU_SYS_REGS	0x0005 D300	0x0005 D3FF	是		
RomPrefetchRegs[3]	ROM_PREFETCH_REGS	0x0005 E608	0x0005 E60B	是		
DcsmZ1Regs[2]	DCSM_Z1_REGS	0x0005 F000	0x0005 F02F	是		
DcsmZ2Regs[2]	DCSM_Z2_REGS	0x0005 F040	0x0005 F05F	是		
DcsmCommonRegs[2]	DCSM_COMMON_REGS	0x0005 F070	0x0005 F07F	是		
MemCfgRegs[2]	MEM_CFG_REGS	0x0005 F400	0x0005 F47F	是		
Emif1ConfigRegs[2]	EMIF1_CONFIG_REGS	0x0005 F480	0x0005 F49F	是		
Emif2ConfigRegs[3]	EMIF2_CONFIG_REGS	0x0005 F4A0	0x0005 F4BF	是		
AccessProtectionRegs[2]	ACCESS_PROTECTION_REGS	0x0005 F4C0	0x0005 F4FF	是		

寄存器	结构名称	起始地址	结束地址	受保护[1]	CLA存取	DMA存取
MemoryErrorRegs[2]	MEMORY_ERROR_REGS	0x0005 F500	0x0005 F53F	是		
RomWaitStateRegs[3]	ROM_WAIT_STATE_REGS	0x0005 F540	0x0005 F541	是		
Flash0CtrlRegs[2]	FLASH_CTRL_REGS	0x0005 F800	0x0005 FAFF	是		
Flash0EccRegs[2]	FLASH_ECC_REGS	0x0005 FB00	0x0005 FB3F	是		

(1) CPU（不适用于CLA 或DMA）包含先写后读保护模式，以确保在受保护地址范围内，通过延迟读取操作直至启动写入操作，以按写入式执行写入操作之后的任何读取操作。

(2) 这些寄存器的唯一副本存在于每个CPU 子系统上。

(3) 这些寄存器仅在CPU1 子系统上可用。

(4) 这些寄存器根据信标映射到CPU1 或CPU2。

(5) PieCtrlRegs 和Cla1SoftIntRegs 的地址重叠是正确的。每个CPU、A2000 和CLA 只能访问其中一个寄存器组。

9.3.5 存储器类型

表9-6提供了有关每种存储器类型的更多信息。

表9-6 存储器类型

内存类型	支持ECC	奇偶校验	安全	休眠保持	访问保护
M0、M1	支持	-	-	支持	-
D0、D1	支持	-	支持	-	支持
LSx	-	支持	支持	-	支持
GSx	-	支持	-	-	支持
CPU/CLA MSGRAM	-	支持	支持	-	支持
引导ROM	–	-	-	不适用	–
安全ROM	–	-	支持	不适用	–
闪存	支持	-	支持	不适用	不适用
用户可配置的DCSM OTP	支持	-	支持	不适用	不适用

9.3.5.1 专用 RAM（Mx 和 Dx RAM）

CPU 子系统有四个支持 ECC 功能的专用 RAM 模块：M0、M1、D0 和 D1。M0/M1 存储器是与 CPU 紧密耦合的小型非安全块（那就是只有 CPU 可以访问这些存储器）。D0/D1 存储器是安全块，还具有访问保护功能（CPU 写入/CPU 获取保护）。

9.3.5.2 本地共享 RAM (LSx RAM)

专用于每个子系统且仅对其CPU 和CLA 进行访问的RAM 块被称为本地共享RAM (LSx RAM)。

所有LSx RAM 块都具有奇偶校验功能。这些存储器都是安全的，且具有访问保护（CPU 写入/CPU 获取）特性。默认情况下，这些存储器仅供CPU 使用，用户可以通过适当地配置LSxMSEL 寄存器中的MSEL_LSx 位字段来选择与 CLA 共享这些存储器。

表9-7显示了对 LSx RAM 的主访问。

表9-7 对 LSx RAM 的主访问
（假设已禁用所有其他访问保护）

MSEL_LSx	CLAPGM_LSx	CPU 允许访问	CLA 允许访问	注释
00	X	全部	–	LSx 存储器被配置为CPU 专用RAM。
01	0	全部	数据读取 数据写入	LSx 存储器在CPU 和 CLA1 之间共享。
01	1	仿真读取 仿真写入	仅获取	LSx 存储器是CLA1 程序存储器。

9.3.5.3 全局共享 RAM (GSx RAM)

可从 CPU 和 DMA 访问的 RAM 块被称为全局共享 RAM (GSx RAM)。根据 GSxMSEL 寄存器中各自位的配置，任一 CPU 子系统都可以拥有每个共享 RAM 块。

所有 GSx RAM 块都具有奇偶校验功能。

当 CPU 子系统拥有 GSx RAM 块时，CPUx 和 CPUx.DMA 将拥有对该 RAM 块的完全访问权限，而 CPUy 和 CPUy.DMA 将仅拥有读取访问权限（无获取/写入访问权限）。

表9-8显示了对 GSx RAM 的主访问。

表9-8 对 GSx RAM 的主访问
(假设禁用所有其他访问保护)

GSxMSEL	CPU	指令获取	读取	写入	CPUx.DMA 读取	CPUx.DMA 写入
0	CPU1	是	是	是	是	是
	CPU2	-	是	-	是	-
1	CPU1	-	是	-	是	-
	CPU2	是	是	是	是	是

GSx RAM 具有访问保护（CPU 写入/CPU 获取/DMA 写入）。

9.3.5.4 CPU 消息 RAM (CPU MSGRAM)

这些RAM 块可用于在CPU1 和CPU2 之间共享数据。由于这些RAM 用于处理器间的通信，因此也被称为IPC RAM。CPU MSGRAM 具有源自其自身 CPU 子系统的 CPU/DMA 读取/写入访问权限，以及源自其他子系统的 CPU/DMA 只读权限。

该RAM 具有奇偶校验功能。

9.3.5.5 CLA 消息 RAM (CLA MSGRAM)

这些 RAM 块可用于在 CPU 和 CLA 之间共享数据。CLA 具有对“CLA 到 CPU MSGRAM”的读写访问权限。CPU 具有对“CPU 到CLA MSGRAM”的读写访问权限。CPU 和CLA 都具有对两个MSGRAM 的读取权限。

该RAM 具有奇偶校验功能。

9.4 标识

表9-9为器件标识寄存器。

表9-9 器件标识寄存器

名称	地址	大小(x16)	说明
PARTIDH	0x0005 D00A (CPU1) 0x0007 0202 (CPU2)	2	器件型号识别号(1) AVP32F379 0x**F9 0300
REVID	0x0005 D00C	2	器件版本号 0x0000 0000
UID_UNIQUE	0x0007 03CC	2	唯一识别号。此编号在具有相同 PARTIDH 的每个单独器件上是不同的。这可以用作应用中的序列号。
CPU ID	0x0007 026D	1	CPU 识别号 CPU1 0xXX01 CPU2 0xXX02
JTAG ID	不适用	不适用	JTAG 器件ID 0x0B99 C02F

(1) PARTIDH 对每个器件型号可以有两个值中的一个值，其中八个最高有效位用上面的“**”标识为0x00 或0x02。

9.5 总线架构 - 外设连接

表9-10 显示了每个总线主控访问外设和配置寄存器的总体视图。外设可以单独分配给 CPU1 或 CPU2 子系统（例如，ePWM 可以分配给 CPU1，eQEP 可以分配给 CPU2）。外设帧 1 或 2 内的外设都将作为一个组被映射到各自的二级主控（如果 SPI 分配给 CPUx.DMA，则 McBSP 也分配给 CPUx.DMA）。

表9-10 总线主控外设访问

外设 (按总线访问类型)	CPU1.DMA	CPU1.CLA1	CPU1	CPU2	CPU2.CLA1	CPU2.DMA
可分配给CPU1 或CPU2 且具有通用可选二级主控的外设						
外设帧1: • ePWM • SDFM • eCAP(1) • eQEP(1) • CMPSS(1) • DAC(1)	是	是	是	是	是	是
外设帧1: • HRPWM	是	是	是			
外设帧2: • SPI • McBSP	是	是	是	是	是	是
外设帧2: • uPP 配置(1)	是	是	是			
可分配给CPU1 或CPU2 子系统的外设						
SCI			是	是		
I2C			是	是		
CAN			是	是		
ADC 配置		是	是	是	是	
EMIF1	是		是	是		是
仅在CPU1 子系统上的外设和器件配置寄存器						
EMIF2		是	是			
USB			Y			
器件功能、外设复位、外设CPU 选择			Y			
GPIO 引脚映射和配置			Y			
模拟系统控制			Y			
uPP 消息RAM		是	是			
复位配置			Y			
使用Semaphore 一次只能由一个CPU 访问						
时钟和PLL 配置			是	是		
外设和寄存器，每个CPU 和CLA 主控都有唯一的寄存器副本(2)						
系统配置 （WD、NMIWD、LPM、外设时钟门控）			是	是		
闪存配置(3)			是	是		
CPU 计时器			是	是		
DMA 和CLA 触发源选择			是	是		
GPIO 数据(4)		是	是	是	是	
ADC 结果	是	是	是	是	是	是

(1) 这些模块在具有 DMA 访问的外设帧上；然而，这些模块无法触发 DMA 传输。

(2) 每个 CPUx 和 CPUx.CLA1 只能访问自身的寄存器副本。

(3) 在任何给定时间，只有一个 CPU 可以对闪存执行编程或擦除操作。

(4) 每个 CPUx 和 CPUx.CLAx 的 GPIO 数据寄存器都是唯一的。当 GPIO 引脚映射寄存器配置为将 GPIO 分配给特定主控时，相应的 GPIO 数据寄存器将控制该 GPIO。有关更多详细信息，请参阅《AVP32F379 技术参考手册》的“通用输入/输出 (GPIO)”一章。

9.6 A2000 处理器

CPU 是 32 位定点处理器。该器件借鉴了数字信号处理的最佳特性；精简指令集计算 (RISC)；以及微控制器架构、固件和工具集。

CPU 的特性包含修改后的 Harvard 架构和循环寻址。RISC 特性是单周期指令执行、寄存器到寄存器操作和修改后的 Harvard 架构。微控制器特性包含通过直观的指令集、字节打包和解包以及位操作来实现易用性。CPU 修改后的 Harvard 架构使指令和数据获取能够并行执行。CPU 可以读取指令和数据，同时写入数据以在整个流水线中保持单周期指令操作。CPU 通过六条独立的地址/数据总线完成此操作。

9.6.1 浮点单元

A2000 加浮点 (A2000+FPU) 处理器通过增加支持 IEEE 单精度浮点运算的寄存器和指令来扩展 A2000 定点 CPU 的功能。

具有 A2000+FPU 的器件包含标准 A2000 寄存器集以及一组额外的浮点单元寄存器。额外的浮点单元寄存器如下：

- 八个浮点结果寄存器，RnH（其中 n=0–7）
- 浮点状态寄存器 (STF)
- 重复块寄存器 (RB)

除重复块寄存器外，所有浮点寄存器都被隐藏。这种隐藏可用于高优先级中断，以实现浮点寄存器的快速上下文保存和恢复。

9.6.2 三角函数加速器

TMU 通过增加指令和利用可加速执行常见三角函数和表9-11中所列算术运算的现有 FPU 指令来扩展 A2000+FPU的功能。

表9-11 TMU 支持的指令

指令	C 等效运算	流水线周期
MPY2PIF32 RaH,RbH	a = b * 2π	2/3
DIV2PIF32 RaH,RbH	a = b / 2π	2/3
DIVF32 RaH,RbH,RcH	a = b/c	5
SQRTF32 RaH,RbH	a = sqrt(b)	5
SINPUF32 RaH,RbH	a = sin(b*2π)	4
COSPUF32 RaH,RbH	a = cos(b*2π)	4
ATANPUF32 RaH,RbH	a = atan(b)/2π	4
QUADF32 RaH,RbH,RcH,RdH	用于协助计算ATANPU2 的运算	5

对现有指令、流水线或内存总线架构均未做任何更改。所有 TMU 指令都使用现有的 FPU 寄存器集（R0H

至R7H）来执行运算。

9.6.3 Viterbi、复杂数学和 CRC 单元 II (VCU-II)

VCU-II 是A2000 CPU 的第二代Viterbi、复杂数学和CRC 扩展。VCU-II 通过增加寄存器和指令来扩展A2000 CPU的功能，以加快FFT 和基于通信的算法的速度。A2000+VCU-II 支持以下算法类型：

- Viterbi 解码

Viterbi 解码通常用于基带通信应用中。Viterbi 解码算法包含三个主要部分：分支度量计算、比较-选择（Viterbi蝶形）和回溯运算。表9-12显示了每个运算的 VCU 性能汇总。

表9-12 Viterbi 解码性能

VITERBI 运算	VCU 周期
分支度量计算（码速率= 1/2）	1
分支度量计算（码速率= 1/3）	2p
Viterbi 蝶形（相加-比较-选择）	2(1)
每阶段回溯	3(2)

(1) A2000 CPU 完成每个蝶形需要15 个周期。

(2) A2000 CPU 完成每个阶段需要22 个周期。

- **循环冗余校验**

循环冗余校验 (CRC) 算法提供了一种简单的方法来验证大型数据块、通信数据包或代码段上的数据完整性。A2000+VCU 可执行8 位、16 位、24 位和32 位CRC。例如，VCU 可以在10 个周期内计算出块长度为10 字节的 CRC。 CRC 结果寄存器包含当前CRC,每次执行CRC 指令时,该CRC 都会更新。

- **复杂数学**

复杂数学用于许多应用中，例如：

– 快速傅里叶变换 (FFT)

复数FFT 用于扩频通信以及许多信号处理算法中。

– 复数滤波器

复数滤波器可增加数据可靠性、延长传输距离和提高功效。A2000+VCU 可在单个周期内将复数I 和Q 乘以系数（四倍）。此外，A2000+VCU 可在单个周期内将 16 位复数数据的实部和虚部读/写入内存中。

表9-13显示了VCU 实现的VCU 运算摘要。

表9-13 复杂数学性能

复杂数学运算	VCU 周期	注意事项
加法或减法	1	32 +/- 32 = 32 位（适用于滤波器）
加法或减法	1	16 +/- 32 = 15 位（适用于FFT）
乘法	2p	16 x 16 = 32 位
乘法和累加(MAC)	2p	32 + 32 = 32 位，16 x 16 = 32 位
RPT MAC	2p+N	重复MAC。第一次运算后的单个周期。

9.7 控制律加速器

CLA 是一款独立的单精度（32 位）FPU 处理器，具有其自己的总线结构、获取机制和流水线。可指定 8 个独立的CLA 任务。每个任务均由软件或外设（例如 ADC、ePWM、eCAP、eQEP 或CPU 计时器 0）启动。CLA 每次执行一个任务直至完成。当一个任务完成时，主 CPU 会收到 PIE 中断的通知，而 CLA 自动开始下一个优先级最高的待办任务。CLA 可以直接访问ADC 结果寄存器、ePWM、eCAP、eQEP、比较器和DAC 寄存器。专用消息RAM 提供了一种在主CPU 和CLA 之间传递附加数据的方法。图9-2 为 CLA 功能框图。




图9-2 CLA框图

9.8 直接存储器访问

每个CPU都有自身的6通道DMA模块。DMA模块提供了一种在外设和/或存储器之间传输数据的硬件方法，无需CPU干预，从而为其他系统功能释放带宽。此外，DMA还能够在数据传输时对其进行正交重排，以及在缓冲器之间对数据执行“乒乓”操作。这些特性对于将数据结构化为模块以实现最优CPU处理非常有用。

DMA模块是基于事件的机器，这意味着，该模块需要借助外设或软件触发才能启动DMA传输。尽管可以通过配置计时器作为中断触发源使其成为定期时间驱动机器，但模块本身并没有机制来定期启动存储器。六个DMA通道中的每个通道的中断触发源都可以单独配置，每个通道都包含自身独立的PIE中断，使CPU知道DMA传输何时开始或完成。6个通道中的5个通道完全相同，只有通道1能够配置成优先级高于其他通道。

DMA特性包括：

- 六个具有独立PIE中断的通道
- 外设中断触发源
  - ADC中断和EVT信号
  - 多通道缓冲串行端口发送和接收
  - 外部中断
  - CPU计时器
  - EPWMxSOC信号
  - SPIx发送和接收
  - SDFM
  - 软件触发
- 数据源和目标：
  - GSx RAM
  - CPU消息RAM (IPC RAM)
  - ADC结果寄存器
  - ePWMx
  - SPI
  - McBSP
  - EMIF
- 字大小：16位或32位（SPI和McBSP限制为16位）
- 吞吐量：4个周期/字（无仲裁）

图9-3显示了 DMA 的器件级框图。




图9-3 DMA 框图

9.9 处理器间通信模块

IPC 模块支持多种处理器间通信方法：

- 每个CPU 有32 个IPC 标志，可用于通过软件轮询发出事件信号或指示状态。每个CPU 有四个标志可以生成中断。
- 共享数据寄存器，可用于在 CPU 之间发送命令或其他小段信息。尽管选择寄存器名称是为了支持命令/响应系统，但它们可以用于软件中定义的任何目的。
- 引导模式和状态寄存器，允许 CPU1 控制 CPU2 的引导过程。
- 一个通用的自由运行的 64 位计数器。
- 两个共享的消息 RAM，可用于传输批量数据。每个 RAM 都可以由两个 CPU 读取。CPU1 可以写入一个RAM，CPU2 可以写入另一个RAM。

图9-4所示为IPC 架构。




图9-4 IPC 架构

9.10 引导ROM 和外设引导

器件引导ROM 位于两个CPU 上，包含引导加载软件。CPU1 引导ROM 在CPU2 退出复位之前进行系统初始化。每次器件退出复位时，都会执行器件引导 ROM 。用户可以将器件配置为引导至闪存（使用获取模式），或者通过配置引导模式 GPIO 引脚，选择通过可引导外设之一来引导器件。

CPU1 引导 ROM 作为主控，拥有引导模式 GPIO 和引导配置。CPU2 引导 ROM 要么引导至闪存（如果通过用户可配置的 DCSM OTP 进行配置），要么在未对 OTP 进行编程的情况下进入等待引导模式。在等待引导模式下，CPU1 应用指示CPU2 引导ROM 如何使用CPU2 引导ROM 支持的引导模式IPC 命令进一步引导。

表9-14 显示了器件上可能支持的引导模式。默认引导模式引脚为 GPIO72（引导模式引脚 1）和 GPIO 84（引导模式引脚 0）。如果用户在这些引脚上也使用外设，则可选择为引导模式引脚设置弱上拉，因此上拉可能会过驱动。在此器件上，客户可以通过对用户可配置的 DCSM OTP 位置进行编程来更改出厂默认的引导模式引脚。只有在出厂默认的引导模式引脚不适合客户设计的情况下，才建议执行此操作。有关待编程的位置的更多详细信息，请参阅《AVP32F379技术参考手册》。

表9-14 器件引导模式

模式编号	CPU1 引导模式	CPU2 引导模式	TRST	GPIO72 (引导模式引脚1)	GPIO84 (引导模式引脚0)
0	并行I/O	从主控引导	0	0	0
1	SCI 模式	从主控引导	0	0	1
2	等待引导模式	从主控引导	0	1	0
3	获取模式	从主控引导	0	1	1
4-7	EMU 引导模式（已连接JTAG 调试探针）	从主控引导	1	X	X

备注

获取模式的默认行为是引导至闪存。在未编程的器件上，使用获取模式将导致看门狗反复复位，可能会使 JTAG 连接和器件初始化无法正常进行。对未编程的器件使用等待模式或其他引导模式。

注意事项

有些复位源由器件内部驱动。在这些情况下，用户必须确保用于引导模式的引脚不会被系统中的其他器件主动驱动。引导配置规定可更改OTP 中的引导引脚。有关更多详细信息，请参阅《AVP32F379技术参考手册》。

9.10.1 EMU 引导或仿真引导

当 CPU 检测到 TRST 为高电平时（即连接了 JTAG 调试探针/调试器时），就会进入该引导。在此模式下，用户可以对 EMU_BOOTCTRL 控制字（位于位置 0xD00）进行编程，以指示器件如何引导。如果 EMU_BOOTCTRL位置的内容无效，器件将默认为等待引导模式。仿真引导允许用户在将引导模式编程到 OTP 之前验证器件引导。请注意，EMU_BOOTCTRL 实际上并不是寄存器，而是指 RAM（PIE RAM）中的一个位置。PIE RAM 从 0xD00开始，但为这些引导 ROM 变量保留前几个位置（在应用代码中初始化 PIE 向量表时）。

9.10.2 等待引导模式

处于此引导模式下的器件在引导 ROM 中循环运行。如果用户希望将调试器连接到安全器件，或者还不希望器件在闪存中执行应用，此模式就非常有用。

9.10.3 Get模式

获取模式的默认行为是引导至闪存。通过在用户可配置 DCSM OTP 中对 Zx-OTPBOOTCTRL 位置进行编程可更改该行为。该器件上用户可配置 DCSM OTP 分为两个安全区域：Z1 和 Z2。引导 ROM 中的获取模式功能首先检查 Z1 中是否编程了有效的 OTPBOOTCTRL 值。如果答案是肯定的，那么器件按照 Z1-OTPBOOTCTRL 位置进行引导。仅当 Z1-OTPBOOTCTRL 无效或未编程时，才会读取 Z2-OTPBOOTCTRL 位置并解码。如果任一 Zx-OTPBOOTCTRL 位置未编程，则器件默认为出厂默认操作，即在引导模式引脚设置为获取模式的情况下，使用出厂默认引导模式引脚引导至闪存。用户可以通过将适当的值编程到用户可配置 DCSM OTP 中来选择引导的器件：SPI、I2C、CAN 和USB。有关这方面的更多详细信息，请参阅《AVP32F379 技术参考手册》。

9.10.4 引导加载器使用的外设引脚

表9-15显示了每个外设引导加载器所使用的GPIO 引脚。该器件为每种模式支持两组GPIO，如表9-15 所示。

表9-15 每个外设引导加载器使用的 GPIO 引脚

引导加载器	GPIO 引脚	注释
SCI-Boot0	SCITXDA：GPIO84 SCIRXDA：GPIO85	SCIA 引导I/O 选项1（通过引导模式GPIO 选择默认SCI 选项）
SCI-Boot1	SCIRXDA：GPIO28 SCITXDA：GPIO29	SCIA 引导选项2 –具有备用I/O。
并行引导	D0 – GPIO65 D1 – GPIO64 D2 – GPIO58 D3 – GPIO59 D4 – GPIO60 D5 – GPIO61 D6 – GPIO62 D7 –GPIO63 HOST_CTRL – GPIO70 DSP_CTRL – GPIO69	
CAN-Boot0	CANRXA：GPIO70 CANTXA：GPIO71	CAN-A 引导–I/O 选项1
CAN-Boot1	CANRXA：GPIO62 CANTXA：GPIO63	CAN-A 引导–I/O 选项2
I2C-Boot0	SDAA：GPIO91 SCLA：GPIO92	I2CA 引导–I/O 选项1
I2C-Boot1	SDAA：GPIO32 SCLA：GPIO33	I2CA 引导–I/O 选项2
SPI-Boot0	SPISIMOA - GPIO58 SPISOMIA - GPIO59 SPICLKA - GPIO60 SPISTEA - GPIO61	SPIA 引导–I/O 选项1
SPI-Boot1	SPISIMOA – GPIO16 SPISOMIA – GPIO17 SPICLKA – GPIO18 SPISTEA –GPIO19	SPIA 引导–I/O 选项2
USB 引导	USB0DM - GPIO42 USB0DP - GPIO43	USB 引导加载程序将时钟源切换到外部晶体振荡器（X1 和 X2 引脚）。如果选择了这种引导模式，电路板上应该有20MHz 的晶体。

9.11 双代码安全模块

双代码安全模块 (DCSM) 防止对片上安全内存进行访问。术语“安全”意味着阻止对安全存储器和资源的访问。术语“不安全”是指允许访问；例如，通过 代码调试器™ (CSS) 等调试工具。

代码安全机制为两个区域，即区域 1 (Z1) 和区域 2 (Z2)，提供保护。这两个区域的安全实现是相同的。每个区域都有自身的专用安全资源（OTP 存储器和安全 ROM）和分配的安全资源（CLA、LSx RAM 和闪存扇区）。

每个区域的安全性都由自身的 128 位密码（CSM 密码）确保。每个区域的密码根据区域专用链接指针存储在OTP 存储器位置中。可以更改链接指针值，以在OTP 中编程一组不同的安全设置（包括密码）。

备注

本器件上包含的代码安全模块（CSM）旨在密码保护存储在相关内存（ROM 或 FLASH）中的数据，并由进芯电子根据其标准条款和条件，符合适用的保修规范。

然而，进芯电子不保证或声明 CSM 不能被破坏或破坏存储在相关内存中的数据不能通过其他方式访问。此外，除上文规定外，进芯电子对 CSM 或本器件的操作不作任何保证或陈述，包括任何对适销性或适合于特定用途的隐含保证。

在任何情况下，进芯电子均不对因您使用 CSM 而产生的任何后果性、特殊性、间接性、附带性或惩罚性损害承担责任，无论您是否告知进芯电子此类损害的可能。损害包括且不限于数据损失、商誉损失、使用损失或业务中断等其他经济损失。

9.12 计时器

CPU 计时器0，1，和2 是完全一样的32 位计时器，具有可预设定周期和16 位时钟预分频。此计时器具有32 位递减计数寄存器，该寄存器在计数器达到0 时生成一中断。计数器以CPU 时钟速度除以预分频值设置形式递减。当计数器达到0 时，则自动重新加载32 位周期值。

CPU 计时器0 用于普通用途并连接至PIE 块。CPU 计时器1 也用于普通用途，并连接至CPU 的INT13。CPU 计时器2 为进芯-RTOS 保留。该计时器连接至CPU 的INT14。如果未使用进芯-RTOS，CPU 计时器2 也可用于普通用途。

CPU 计时器2 可由下列任一器件计时：

- SYSCLK（默认）
- 内部零引脚振荡器 1 (INTOSC1)
- 内部零引脚振荡器 2 (INTOSC2)
- X1 (XTAL)
- AUXPLLCLK

9.13 带有看门狗计时器的非可屏蔽中断 (NMIWD)

NMIWD 模块用于处理系统级错误。每个CPU 都有一个NMIWD 模块。监测的条件为：

- 由于振荡器故障导致系统时钟丢失
- CPU 访问闪存时出现不可纠正的 ECC 错误
- CPU、CLA 或 DMA 访问 RAM 时出现不可纠正的 ECC 错误
- 另一个 CPU 上的向量获取错误
- 仅 CPU1：看门狗或 NMI 看门狗在 CPU2 上复位

如果CPU 未对锁存错误条件做出响应，NMI 看门狗将在一个可编程时间间隔后触发复位。默认时间为65536 个SYSCLK 周期。

9.14 看门狗

该看门狗模块与之前的A2000器件上的模块相同，但对计数器的软件复位之间的时间提供一个可选的下限。默认情况下禁用此窗口倒计时，因此看门狗完全向后兼容。

看门狗生成复位或中断。看门狗使用可选分频器通过内部振荡器计时。图9-5 显示了看门狗模块内的各种功能块。




图9-5 窗口看门狗

9.15 可配置逻辑块(CLB)

可配置逻辑块(CLB)是一组模块的集合，这些模块使用软件进行互连，以实现自定义数字逻辑功能或增强现有的片上外设。CLB 能够通过一组交叉开关互连来增强现有的外设，为现有的控制外设（例如增强型脉宽调制器(ePWM)、增强型捕获模块(eCAP)和增强型正交编码器脉冲模块(eQEP)）提供高度连接性。交叉开关还允许将CLB 连接到外部GPIO 引脚。通过这种方式，CLB 可以配置为与器件外设交互以执行小型逻辑功能（例如比较器），或实现自定义串行数据交换协议。通过 CLB，原本需要使用外部逻辑器件实现的功能现在可在 MCU 内实现。

CLB 模块及其互连如图9-6 所示。




图9-6 CLB 概述

有关支持 CLB 特性的器件，请参阅表6-1。

10 器件和文档支持

10.1 器件命名规则




图10-1 器件命名规则

10.2 标记

图10-2 提供了 AVP32F379 器件标识示例并对标识进行了说明。




图10-2 器件标识示例

10.3 文档支持

介绍处理器、相关外设以及其他配套技术资料的最新文档如下。

勘误表

《AVP32F379勘误表》介绍了器件的已知勘误项并提供了应对措施。

技术参考手册


《AVP32F379技术参考手册》详述了 AVP32F379 微控制器中每个外设和子系统的集成、环境、功能说明和编程模型。


预览版

11 机械、封装和可订购信息


11.1 封装信息


LQFP176 **Unit: mm**





132
89
133
88
7.06
7.80
EXPOSED
THERMAL
PAD
176
45
1
44


LQFP100 Unit: mm




1
25
100
26
6.5
6.5
EXPOSED
THERMAL
PAD
76
50
75
51

BGA337 **Unit: mm**





DETAIL A
ROTATED 90°

DIMENSION	MINIMUM	NOMINAL	MAXIMUM
A	1.229	1.300	1.371
A1	0.350	0.400	0.450
A2	0.850	0.900	0.950
b	0.450	0.500	0.550
NUMBER OF BALL 337			

重要声明和免责声明

Advancechip均以“原样”提供技术性及可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证其中不含任何瑕疵，且不做任何明示或暗示的担保，包括但不限于对适销性、适合某特定用途或不侵犯任何第三方知识产权的暗示担保。

所述资源可供专业开发人员应用Advancechip产品进行设计使用。您将对以下行为独自承担全部责任：（1）针对您的应用选择合适的Advancechip产品；（2）设计、验证并测试您的应用；（3）确保您的应用满足相应标准以及任何其他安全、安保或其他要求。所述资源如有变更，恕不另行通知。进芯电子对您使用所述资源的授权仅限于开发资源所涉及Advancechip产品的相关应用。除此之外不得复制或展示所述资源，也不提供其它进芯电子或任何第三方的知识产权授权许可。如因使用所述资源而产生任何索赔、赔偿、成本、损失及债务等，进芯电子对此概不负责，并且您须赔偿由此对进芯电子及其代表造成的损害。

联系方式

公司网址：www.advancechip.com

联系邮箱：sales@advancechip.com

销售联系电话：0731-88731027（长沙）

公司总部地址：长沙高新开发区东方红街道东方红北路601号湖南媒体艺术产业园A5栋

南京销售中心：南京市秦淮区卡子门大街19号紫云智慧广场6号楼15层

科汛版